KR101118817B1 - 다층 임베디드 인쇄회로기판 및 이의 제조 방법 - Google Patents

다층 임베디드 인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101118817B1
KR101118817B1 KR1020100064386A KR20100064386A KR101118817B1 KR 101118817 B1 KR101118817 B1 KR 101118817B1 KR 1020100064386 A KR1020100064386 A KR 1020100064386A KR 20100064386 A KR20100064386 A KR 20100064386A KR 101118817 B1 KR101118817 B1 KR 101118817B1
Authority
KR
South Korea
Prior art keywords
ccl
circuit board
printed circuit
ccls
cavity
Prior art date
Application number
KR1020100064386A
Other languages
English (en)
Other versions
KR20120003659A (ko
Inventor
김홍인
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100064386A priority Critical patent/KR101118817B1/ko
Publication of KR20120003659A publication Critical patent/KR20120003659A/ko
Application granted granted Critical
Publication of KR101118817B1 publication Critical patent/KR101118817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 다층 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 코어층을 포함하고, 각각에 캐비티가 형성되어 상하로 서로 이격되게 배치된 제1 및 제2 CCL; 캐비티에 실장된 복수의 부품 소자; 제1 및 제2 CCL 상하면에 형성된 회로층; 제1 및 제2 CCL, 회로층을 포함하는 기판 상면에 형성된 패턴 안테나;를 포함하여, 다중 코어를 가진 인쇄회로기판에 캐비티를 형성하고 인쇄회로기판 상면에 배치될 부품을 모두 내부에 실장하여, 인쇄회로기판 상면을 부품 배치가 아닌 다른 용도로 활용할 수 있다는 효과를 기대할 수 있다.

Description

다층 임베디드 인쇄회로기판 및 이의 제조 방법{Duplex Embedded Printed Circuit Board and Method of Manufacturing the same}
본 발명은 다층 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 다중 코어를 가진 인쇄회로기판에 캐비티를 형성하고 인쇄회로기판 상면에 배치될 부품을 모두 내부에 실장하여, 인쇄회로기판 상면을 부품 배치가 아닌 다른 용도로 활용할 수 있도록 하기 위한 다층 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
최근 무선 통신 모듈의 소형화 요구가 커지므로, 일부 수동 소자(Passive Component) 또는 능동 소자(Active Component)를 인쇄회로기판 내부에 실장하는 기술이 각광을 받고 있다.
이에 따라, 당업자는 부품을 내장하는 형태의 임베디드 인쇄회로기판을 보다 효율적으로 활용할 수 있는 방안에 대해 모색하게 되었다.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 창안된 것으로서, 다중 코어를 가진 인쇄회로기판을 적용하여 인쇄회로기판 상면에 배치될 부품을 내부에 실장하기 때문에, 인쇄회로기판 상면에 패턴 안테나를 형성하거나, 또는 그라운드를 형성하는 등의 다른 용도로 활용할 수 있도록 하는 다층 임베디드 인쇄회로기판 및 이의 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 다층 임베디드 인쇄회로기판은, 코어층을 포함하고, 각각에 캐비티가 형성되어 상하로 서로 이격되게 배치된 제1 및 제2 CCL;
상기 캐비티에 실장된 복수의 부품 소자;
상기 제1 및 제2 CCL 상하면에 형성된 회로층;
상기 제1 및 제2 CCL, 회로층을 포함하는 기판 상면에 형성된 패턴 안테나;를 포함할 수 있다.
또한, 부품 소자는, 능동 소자 또는 수동 소자인 것이 바람직하다.
이에 더하여, 제1 및 제2 CCL에 형성된 캐비티 각각은, 능동 소자 또는 수동 소자만을 실장하거나, 또는 능동 소자와 수동 소자를 모두 실장하는 것이 바람직하다.
다른 본 발명의 다층 임베디드 인쇄회로기판은, 코어층을 포함하고, 각각에 캐비티가 형성되어 상하로 서로 이격되게 배치된 제1 및 제2 CCL;
상기 캐비티에 실장된 복수의 부품 소자;
상기 제1 및 제2 CCL 상하면에 형성된 회로층;
상기 제1 및 제2 CCL, 회로층을 포함하는 기판 상면에 형성된 그라운드(GND);를 포함할 수 있다.
또한, 다층 임베디드 인쇄회로기판은,
그라운드 상면과 기판 양측면에 형성된 컨포멀 쉴드(Conformal Shield);를 더 포함하는 것이 바람직하다.
이에 더하여, 부품 소자는, 능동 소자 또는 수동 소자인 것이 바람직하다.
그리고, 제1 및 제2 CCL에 형성된 캐비티 각각은, 능동 소자 또는 수동 소자만을 실장하거나, 또는 능동 소자와 수동 소자를 모두 실장하는 것이 바람직하다.
또 다른 본 발명의 다층 임베디드 인쇄회로기판의 제조 방법은, 제1 및 제2 코어층을 각각 포함하는 제1 및 제2 CCL을 상하로 서로 이격되게 배치하는 단계;
상기 제1 및 제2 CCL 각각에 캐비티를 형성하는 단계;
상기 캐비티에 부품 소자를 실장하는 단계;
상기 제1 및 제2 CCL 하면에 회로층을 형성하는 단계;
상부쪽에 위치한 회로가 형성된 제1 CCL 상면에 패턴 안테나를 형성하는 단계; 및
회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성하는 단계;를 포함할 수 있다.
또한, 부품 소자는, 능동 소자 또는 수동 소자인 것이 바람직하다.
또 다른 본 발명의 다층 임베디드 인쇄회로기판 제조 방법은, 제1 및 제2 코어층을 각각 포함하는 제1 CCL 및 제2 CCL을 상하로 서로 이격되게 배치하는 단계;
상기 제1 및 제2 CCL 각각에 캐비티를 형성하는 단계;
상기 캐비티에 부품 소자를 실장하는 단계;
상기 제1 및 제2 CCL 하면에 회로층을 형성하는 단계;
상부쪽에 위치한 회로가 형성된 제1 CCL 상면에 그라운드로 연결하는 단계;
회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성하는 단계;를 포함할 수 있다.
또한, 다층 임베디드 인쇄회로기판 제조 방법은,
그라운드 상면과 기판 양측면에 도전성 액체를 도포하여 컨포멀 쉴드(Conformal Shield)를 형성하는 단계;를 더 포함하는 것이 바람직하다.
이에 더하여, 부품 소자는, 능동 소자 또는 수동 소자인 것이 바람직하다.
본 발명의 다층 임베디드 인쇄회로기판 및 이의 제조 방법은, 다중 코어를 가진 인쇄회로기판에 캐비티를 형성하고 인쇄회로기판 상면에 배치될 부품을 모두 내부에 실장하여, 인쇄회로기판 상면을 부품 배치가 아닌 다른 용도로 활용할 수 있다는 효과를 기대할 수 있다.
또한, 본 발명은 쉴드 케이스(Shield Case) 또는 몰드 컴파운드(Mold Compound)를 사용하지 않기 때문에 해당 공정 생략이 가능하므로 몰드 생산 시간을 줄일 수 있다는 장점이 있다.
이에 더하여, 본 발명은 다중 코어를 적용한 인쇄회로기판에 캐비티를 형성하여 컴포넌트(Component)를 임베디드 하기 때문에, 여러 층으로 적층하여 모듈을 제작함으로 IC 사이즈와 비슷한 사이즈의 모듈 생산이 가능하다는 장점이 있다.
또한, 본 발명은 능동 소자와 수동 소자를 맞닿게 배치하여 바이패스 캡(Bypass Cap)을 가장 가깝게 임베디드 함으로 신호 라인(Signal Line) 및 파워 라인(Power Line)을 최소화함으로 모듈 성능에 영향을 끼치는 기생 효과(Parasitic Effect)를 최소화할 수 있다.
도 1은 본 발명에 의한 다층 임베디드 인쇄회로기판의 단면도,
도 2는 본 발명에 의한 다층 임베디드 인쇄회로기판의 일 예를 나타내는 단면도,
도 3은 본 발명에 의한 다층 임베디드 인쇄회로기판의 다른 예를 나타내는 단면도,
도 4는 본 발명에 의한 다층 임베디드 인쇄회로기판에 부품 실장 방법을 설명하기 위한 단면도,
도 5 내지 도 14는 본 발명에 의한 다층 임베디드 인쇄회로기판의 제조 방법을 설명하기 위해 순차적으로 나타내는 공정 단면도이다.
이하, 본 발명의 실시예들은 다층 임베디드 인쇄회로기판 및 이의 제조 방법을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 의한 다층 임베디드 인쇄회로기판의 단면도로서, 다층 임베디드 인쇄회로기판의 일 예로 인쇄회로기판 상면에 패턴 안테나를 형성한 도 2를 참조하여 설명하기로 한다.
도시하는 바와 같이, 다층 임베디드 인쇄회로기판(10)은 코어층(20)을 각각 포함하는 제1 및 제2 CCL, 부품 소자(40, 50), 회로층(60) 및 패턴 안테나층(70)을 포함한다.
보다 상세히 설명하면, 제1 및 제2 CCL은 코어층(20)을 포함하고, 각각에 캐비티(30)가 형성되어 상하로 서로 이격되게 배치될 수 있다.
부품 소자(40, 50)는 제1 및 제2 CCL에 형성된 캐비티(30)에 복수 개가 실장될 수 있다.
여기에서, 부품 소자(40, 50)는 능동 소자(Active Component)(40) 또는 수동 소자(Passive Component)(50)일 수 있다.
예를 들어, 능동 소자(40)는 IC를 포함하고, 수동 소자(50)는 커패시터(Capacitor), 레지스터(Resistor), 인덕터(Inductor)를 포함할 수 있다.
한편, 본 발명에 의한 다층 임베디드 인쇄회로기판(10)은 능동 소자(40)와 수동 소자(50)가 서로 맞닿은 구조로, 바이패스 캡(Bypass Cap)을 가장 가깝게 임베디드 함으로 신호 라인(Signal Line) 및 파워 라인(Power Line)을 최소화 함으로 모듈 성능에 영향을 끼치는 기생 효과(Parasitic Effect)를 최소화할 수 있다는 효과가 있다.
회로층(60)은 제1 및 제2 CCL 상하면에 형성될 수 있다.
본 발명의 다층 임베디드 인쇄회로기판(10)은 도 2에서 도시하는 바와 같이, 기판 상면에 형성된 패턴 안테나층(70)을 더 포함할 수 있다.
패턴 안테나층(70)은 제1 및 제2 CCL 및 회로층(60)을 포함하는 기판 상면에 형성될 수 있다.
이는, 부품 소자(40, 50)를 모두 기판에 내장하기 때문에, 기판 상면을 부품 배치가 아닌 별도의 용도로 사용할 수 있기 때문이다.
패턴 안테나층(70) 형성 이후, 비아(Via)를 통해 인쇄회로기판의 내층에 형성된 회로와 패턴 안테나(70)를 연결할 수 있다. 또한, 비아를 통해 CCL 상부 회로층와 하부 회로층을 전기적으로 연결할 수 있다.
도 3은 본 발명에 의한 다층 임베디드 인쇄회로기판의 다른 예를 나타내는 단면도로서, 인쇄회로기판 상면에 그라운드를 형성한 경우를 예로 들어 설명하기로 한다.
먼저, 다층 임베디드 인쇄회로기판(10)은 코어층(20)을 각각 포함하는 제1 및 제2 CCL, 부품 소자(40, 50), 회로층(60), 그라운드(GND)(80) 및 컨포멀 쉴드(Conformal Shield)(90)를 포함한다.
보다 상세히 설명하면, 제1 및 제2 CCL은 코어층(20)을 포함하고, 각각에 캐비티(30)가 형성되어 상하로 서로 이격되게 배치될 수 있다.
부품 소자(40, 50)는 제1 및 제2 CCL에 형성된 캐비티(30)에 복수 개가 실장될 수 있다.
여기에서, 부품 소자(40, 50)는 능동 소자(Active Component)(40) 또는 수동 소자(Passive Component)(50)일 수 있다.
예를 들어, 능동 소자(40)는 IC를 포함하고, 수동 소자(50)는 커패시터(Capacitor), 레지스터(Resistor), 인덕터(Inductor)를 포함할 수 있다.
회로층(60)은 제1 및 제2 CCL 상하면에 형성될 수 있다. 이때, 회로층(60)은 패터닝을 통해 형성된다.
그라운드(GND)(80)는 제1 및 제2 CCL, 회로층(60)을 포함하는 기판 상면에 형성될 수 있다.
이에 더하여, 다층 임베디드 인쇄회로기판(10)은 그라운드(80) 상면과 기판 양측면에 컨포멀 쉴드(90)를 형성할 수 있다.
이는, 기판 상면을 그라운드로 노출시키기 때문에, 그라운드 노출을 위한 컷팅 공정을 수행하지 않아도 금속 재질의 도전성 액체를 도포하여 컨포멀 쉴드를 적용할 수 있기 때문에, 공정 절차를 간소화할 수 있다는 효과를 기대할 수 있다.
또한, 실드 케이스(Shield Case) 또는 몰드 컴파운드(Mold Compound)를 사용하지 않기 때문에, 해당 공정이 생략 가능하고, 이로 인해 몰드 생산 시간이 줄어들 수 있다는 효과가 있다.
도 4는 본 발명에 의한 다층 임베디드 인쇄회로기판에 부품 실장 방법을 설명하기 위한 단면도로서, 하나의 코어에 여러 종류의 부품 소자를 실장하는 구조를 예로 들어 설명하기로 한다.
도시하는 바와 같이, 다층 임베디드 인쇄회로기판(10)은 코어층(20)을 포함하는 제1 및 제2 CCL, 부품 소자(40, 50), 회로층(60) 및 패턴 안테나층(70)을 포함한다.
도 4에서 개시하는 코어층(20)을 포함하는 제1 및 제2 CCL, 부품 소자(40, 50), 회로층(60) 및 패턴 안테나층(70)에 대한 설명 중 상술한 도 1 내지 도 3의 구성과 일치하는 구성에 대한 상세한 설명은 생략하기로 한다.
보다 상세히 설명하면, 제1 및 제2 CCL은 코어층(20)을 포함하고, 각각에 캐비티(30)가 형성되어 상하로 서로 이격되게 배치될 수 있다.
부품 소자(40, 50)는 제1 및 제2 CCL에 형성된 캐비티에 복수 개가 실장될 수 있다.
제1 및 제2 CCL에 형성된 캐비티(30) 각각은, 도 4에서 도시하는 바와 같이, 능동 소자(40)와 수동 소자(50)를 모두 실장할 수 있다.
한편, 도 4에서 개시하는 하나의 캐비티에 다양한 종류의 부품 소자(예를 들어, 수동 소자와 능동 소자)를 모두 함께 실장할 수 있는 구조에도 도 3에서 개시하는 기판 상면을 그라운드로 하고, 컨포멀 쉴드를 형성한 구조를 적용하는 것이 가능하다.
도 5 내지 도 14는 본 발명에 의한 다층 임베디드 인쇄회로기판의 제조 방법을 설명하기 위해 순차적으로 나타내는 공정 단면도이다.
먼저, 도 5에서 도시하는 바와 같이, 제1 및 제2 코어층(20)을 각각 포함하는 제1 CCL(Copper Clad Laminate) 및 제2 CCL이 상하로 서로 이격되게 배치될 수 있다.
이어서, 도 6에서 도시하는 바와 같이, CCL 하면에 구리 도금(Plating)을 수행할 수 있다.
도 7 내지 도 9에서 도시하는 바와 같이, 레이저 드릴 등을 이용하여 캐비티를 형성하고, 부품 소자를 실장하며, 패턴 작업을 통해 회로 형성 절차를 수행한다.
상술한 과정을 보다 상세히 설명하면, 도 7에서 도시하는 바와 같이, 제1 및 제2 CCL 각각에 캐비티(30)를 형성할 수 있다.
이후, 캐비티(30)에 부품 소자(40, 50)를 실장할 수 있다.
여기에서, 부품 소자(40, 50)는, 능동 소자(40) 또는 수동 소자(50)일 수 있다.
이어서, 캐비티(30) 충진 후, 제1 및 제2 CCL 하면에 패턴 작업을 통해 회로층(60)을 형성할 수 있다.
도 8 및 도 9에서 도시하는 바와 같이, 제1 및 제2 CCL 상면에 구리 도금 후, 패터닝을 수행하고, 비아를 형성하여 CCL 상부 회로와 하부 회로를 전기적으로 연결할 수 있다.
도 10 내지 도 12는 적층, 드릴 가공 및 패터닝을 수행하는 단계로, 상하로 서로 이격되어 배치된 CCL 중 상부쪽에 위치한 제1 CCL 상면에 패턴 안테나(70)를 형성할 수 있다.
이후, 하부쪽에 위치한 제2 CCL을 뒤집어서 부품 소자(40, 50)가 실장된 면이 제1 CCL과 맞닿을 수 있도록 한다.
이는, 상하의 캐비티에 각각에 배치된 부품 소자가 서로 맞닿은 구조로, 바이패스 캡(Bypass Cap)을 가장 가깝게 임베디드 함으로 신호 라인(Signal Line) 및 파워 라인(Power Line)을 최소화 함으로 모듈 성능에 영향을 끼치는 기생 효과(Parasitic Effect)를 최소화할 수 있다는 효과가 있다.
도 13에서 도시하는 바와 같이, 회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성할 수 있다.
한편, 도 11의 제조 단계에서, 제1 CCL 상면에 패턴 안테나가 아닌 그라운드를 형성할 수도 있다.
이를 보다 상세히 설명하며, 상부쪽에 위치한 회로가 형성된 제1 CCL 상면에 그라운드로 연결하는 것이다.
이후, 도 12와 도 13 공정을 수행하여 회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성할 수 있다.
마지막으로, 도 14에서 도시하는 바와 같이, 그라운드 상면과 기판 양측면에 도전성 액체를 도포하여 컨포멀 쉴드(Conformal Shield)를 형성할 수 있다.
본 발명의 상세한 설명에서, 기판에 형성된 캐비티에 부품 소자들을 실장함에 따라 기판 상면에 패턴 안테나 또는 그라운드를 형성하는 것을 예로 들어 설명하였지만, 운용자의 필요에 따라 패턴 안테나 및 그라운드를 제외한 다른 용도로 이용하는 것도 가능하다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
10 : 다층 임베디드 인쇄회로기판
20 : 제1 및 제2 코어층
30 : 캐비티
40 : 능동 소자
50 : 수동 소자
60 : 회로층
70 : 패턴 안테나
80 : 그라운드
90 : 컨포멀 쉴드

Claims (12)

  1. 코어층을 포함하고, 각각에 캐비티가 형성되어 상하로 서로 이격되게 배치된 제1 및 제2 CCL;
    상기 제1 CCL의 캐비티에 실장된 능동 소자;
    상기 제2 CCL의 캐비티에 실장된 수동 소자:
    상기 제1 및 제2 CCL 상하면에 형성된 회로층;
    상기 제1 및 제2 CCL, 회로층을 포함하는 기판 상면에 형성된 패턴 안테나;
    를 포함하며,
    상기 제1 CCL과 제2 CCL은 상기 캐비티에 실장된 상기 능동 소자와 수동 소자가 서로 맞닿도록 접합되어 신호라인 및 파워 라인의 간격을 최소화하는 다층 임베디드 인쇄회로기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1 및 제2 코어층을 각각 포함하는 제1 및 제2 CCL을 상하로 서로 이격되게 배치하는 단계;
    상기 제1 및 제2 CCL 각각에 캐비티를 형성하는 단계;
    상기 제1 CCL의 캐비티에 능동 소자를 실장하는 단계
    상기 제2 CCL의 캐비티에 수동 소자를 실장하는 단계;
    상기 제1 CCL과 제2 CCL을 상기 능동 소자와 수동 소자가 서로 맞닿도록 하여 신호라인 및 파워라인의 간격을 최소화되게 접합하는 단계;캐비티에 부품 소자를 실장하는 단계;
    상기 제1 및 제2 CCL 하면에 회로층을 형성하는 단계;
    상부쪽에 위치한 회로가 형성된 제1 CCL 상면에 패턴 안테나를 형성하는 단계; 및
    회로층이 형성된 제1 및 제2 CCL을 서로 적층하여 하나의 기판 형태로 형성하는 단계;
    를 포함하는 다층 임베디드 인쇄회로기판 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020100064386A 2010-07-05 2010-07-05 다층 임베디드 인쇄회로기판 및 이의 제조 방법 KR101118817B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064386A KR101118817B1 (ko) 2010-07-05 2010-07-05 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064386A KR101118817B1 (ko) 2010-07-05 2010-07-05 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109372A Division KR101175901B1 (ko) 2011-10-25 2011-10-25 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120003659A KR20120003659A (ko) 2012-01-11
KR101118817B1 true KR101118817B1 (ko) 2012-03-12

Family

ID=45610549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064386A KR101118817B1 (ko) 2010-07-05 2010-07-05 다층 임베디드 인쇄회로기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101118817B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166525A (ja) * 2006-12-28 2008-07-17 Alps Electric Co Ltd 電子回路モジュール
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100901985B1 (ko) 2005-12-22 2009-06-08 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 모듈 및 그 제조방법
KR100935139B1 (ko) 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 모듈의 제조 방법 및 부품 내장 모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935139B1 (ko) 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 모듈의 제조 방법 및 부품 내장 모듈
KR100901985B1 (ko) 2005-12-22 2009-06-08 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 모듈 및 그 제조방법
JP2008166525A (ja) * 2006-12-28 2008-07-17 Alps Electric Co Ltd 電子回路モジュール
KR20080076241A (ko) * 2007-02-15 2008-08-20 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20120003659A (ko) 2012-01-11

Similar Documents

Publication Publication Date Title
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
KR101976602B1 (ko) 인쇄회로 기판 및 그 제조 방법
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
US7338892B2 (en) Circuit carrier and manufacturing process thereof
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
KR20130014122A (ko) 전자 소자 내장 인쇄회로기판 및 그 제조방법
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
KR101883046B1 (ko) 코일 전자 부품
CN104684244A (zh) 电子部件内置基板、电子部件内置基板的制造方法
KR20150008771A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR102231101B1 (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20150024643A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조 방법
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101175901B1 (ko) 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
US20170020000A1 (en) Component-mounted board, method of manufacturing component-mounted board and component-embedded board
TWI485839B (zh) 電子模組以及其製造方法
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR101118817B1 (ko) 다층 임베디드 인쇄회로기판 및 이의 제조 방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee