KR101337568B1 - 마이크로 그리드 구조체 제조방법 - Google Patents

마이크로 그리드 구조체 제조방법 Download PDF

Info

Publication number
KR101337568B1
KR101337568B1 KR1020110092464A KR20110092464A KR101337568B1 KR 101337568 B1 KR101337568 B1 KR 101337568B1 KR 1020110092464 A KR1020110092464 A KR 1020110092464A KR 20110092464 A KR20110092464 A KR 20110092464A KR 101337568 B1 KR101337568 B1 KR 101337568B1
Authority
KR
South Korea
Prior art keywords
grid
oxide film
silicon oxide
forming
groove
Prior art date
Application number
KR1020110092464A
Other languages
English (en)
Other versions
KR20130029208A (ko
Inventor
김재홍
전석기
김정일
김근주
허두창
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020110092464A priority Critical patent/KR101337568B1/ko
Publication of KR20130029208A publication Critical patent/KR20130029208A/ko
Application granted granted Critical
Publication of KR101337568B1 publication Critical patent/KR101337568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)

Abstract

본 발명은, 실리콘 플레이트의 제1면에 복수 개의 그리드 홈을 형성하는 제1단계, 열적 산화 공정을 통해 상기 실리콘 플레이트의 제1면 및 상기 제1면과 대향하는 제2면에 제1실리콘 산화막을 형성하는 제2단계, 상기 실리콘 플레이트의 제1면과 대향하는 제2면에 그루브를 형성하여 그리드 홀을 형성하는 제3단계 및 열적 산화 공정을 통해 상기 제1면 및 제2면에 제2실리콘 산화막을 형성하는 제4단계를 포함하는 마이크로 그리드 구조체 제조방법을 제공한다.

Description

마이크로 그리드 구조체 제조방법{Method for manufacturing a micro-grid structure}
본 발명은 마이크로 스케일을 가지는 그리드 구조체의 제조방법에 관한 것으로서, 보다 상세하게는 실리콘 플레이트를 이용하여 마이크로 그리드 구조체를 제조하는 방법에 관한 것이다.
종래의 마이크로 스케일을 가지는 그리드 구조체의 제조방법은 주로 금속 재질의 플레이트를 이용한 고가의 정밀 금형이나 기계적인 정밀 가공기술, MEMS 공정 등을 이용하였다. 이렇게 제작된 그리드 구조체는 센서나 광학적 필터, 전계방출용 게이트 등 매우 다양한 용도로 사용되고 있다. 그러나 종래의 제작 방법들은 열적, 구조적인 안정성이 미흡하고, 마이크로 스케일의 구조를 이용하여 높은 투과율을 얻기에는 많은 한계점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 창안된 것으로서, 정밀하고 안정된 마이크로 그리드 구조체를 고가의 정밀 금형이나 기계적인 정밀 가공을 이용하지 않고도 정밀한 그리드 패턴의 형상을 다양하고 용이하게 구현하는 것을 목적으로 한다.
본 발명은 상술한 목적을 달성하기 위하여, 실리콘 플레이트의 제1면에 복수 개의 그리드 홈을 형성하는 제1단계, 열적 산화 공정을 통해 상기 실리콘 플레이트의 제1면 및 상기 제1면과 대향하는 제2면에 제1실리콘 산화막을 형성하는 제2단계, 상기 실리콘 플레이트의 제1면과 대향하는 제2면에 그루브를 형성하여 그리드 홀을 형성하는 제3단계 및 열적 산화 공정을 통해 상기 제1면 및 제2면에 제2실리콘 산화막을 형성하는 제4단계를 포함하는 마이크로 그리드 구조체 제조방법을 제공한다.
이때, 상기 실리콘 플레이트의 제1면에 형성된 제2실리콘 산화막 위에 금속층을 형성하는 제5단계를 더 포함할 수 있다.
이때, 제2단계를 수행한 후, 그루브를 형성하기 위해 식각 공정을 통해 상기 제1실리콘 산화막에 패턴을 형성하는 단계를 더 포함할 수 있다.
한편, 제3단계 수행 후, 상기 제1실리콘 산화막을 제거하는 단계를 더 포함할 수 있다.
상기 그리드 홈은 건식 식각 공정을 이용하여 형성되는 것이 바람직하다.
상기 그루브는 습식 식각 공정을 이용하여 형성되는 것이 바람직하다.
상기 금속층은 제1금속층과 제2금속층을 포함할 수 있다.
이때, 상기 제1금속층은 티타늄 층이며, 제2금속층은 골드층인 것이 바람직하다.
본 발명은 정밀하고 안정된 마이크로 그리드 구조체를 고가의 정밀 금형이나 기계적인 정밀 가공을 이용하지 않고도 정밀한 그리드 패턴의 형상을 다양하고 용이하게 구현할 수 있는 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 마이크로 그리드 구조체 제조방법의 플로우 차트이다.
도 2a 내지 도 2p는 마이크로 그리드 구조체 제조과정을 나타낸 도면이다.
도 3a는 본 발명의 일 실시예에 따라 제조된 마이크로 그리드 구조체를 나타낸 평면도이다.
도 3b는 도 3a의 A를 확대한 도면이다.
이하 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.
먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 마이크로 그리드 구조체 제조방법은, 실리콘 플레이트의 제1면에 복수 개의 그리드 홈을 형성하는 제1단계(S10), 열적 산화 공정을 통해 실리콘 플레이트의 제1면 및 제2면에 제1실리콘 산화막을 형성하는 제2단계(S20), 실리콘 플레이트의 제1면과 대향하는 제2면에 그루브를 형성하여 그리드 홀을 형성하는 제3단계(S30), 열적 산화 공정을 통해 실리콘 플레이트의 제1면 및 제2면에 제2실리콘 산화막을 형성하는 제4단계(S40) 및 실리콘 플레이트의 제1면에 형성된 제2실리콘 산화막 위에 금속층을 형성하는 제5단계(S50)를 포함한다.
이하, 도 2a 내지 2p를 참조하여 마이크로 그리드 구조체의 제조과정을 상세히 설명한다.
먼저, 도핑되지 않은 노말(Normal) 실리콘 플레이트(110)를 마련하고(도 2a 참조) 폴리싱(polishing) 작업을 한다(도 2b 참조). 상기 실리콘 플레이트(110)은 실리콘 웨이퍼를 일정한 크기로 다이싱(dicing)하여 얻을 수 있다. 상기 실리콘 플레이트(110)의 두께는 400㎛ 내지 550㎛일 수 있으며, 바람직하게는 480㎛이다. 한편, 실리콘 플레이트(110)는 DSP(Double Side Polishing)된 것이 바람직하며, 정밀한 그리드 구조의 형성을 위해 CMP(Chemical mechanical Polishing) 공정을 이용하여 표면 거칠기를 최소화 한다.
다음으로, 실리콘 플레이트(110)의 제1면(111)에 포토레지스트(P1)를 코팅하고(도 2c 참조), 리소그래피 공정을 통해 그리드 홈이 형성될 부분을 노광(도 2d 참조)시킨 후 현상한다(도 2e 참조).
도 2f를 참조하면, 상기 실리콘 플레이트(110)의 제1면(111)에 포토레지스트 패턴이 형성되면, 건식 식각 공정을 통해 상기 제1면(111)에 복수 개의 그리드 홈(131')을 형성한다. 복수 개의 그리드 홈(131')은 일정간격을 가지고 이격되도록 형성되며, 그리드 홈과 그리드 홈 사이에는 그리드 프레임(130)이 형성된다. 한편, 상기 그리드 프레임(130)의 두께(H2)는 40㎛ 내지 80㎛일 수 있으며, 바람직하게는 60㎛이다. 건식식각 공정은 플라즈마를 이용한 RIE(Reactive Ion Etching) 또는 ICP(Inductively Coupled Plasma) 장비에 의해 수행될 수 있다. 이때, 사용되는 공정가스는 SF6 및 C4F8 중 적어도 하나를 포함할 수 있다.
그리드 홈(131')이 형성된 후에는 PR 제거용액을 이용하여 상기 제1면(111) 위의 포토레지스트(PR1)를 제거한다(도 2g 참조).
도 2h를 참조하면, 실리콘 플레이트(110)의 제1면(111) 및 제2면(113)에 제1실리콘 산화막(201)을 형성한다. 이때, 상기 제1실리콘 산화막(201)은 열적 산화(Themal Oxidation) 공정을 이용하여 형성한다. 상기 제1실리콘 산화막(201)의 두께는 0.1㎛ 내지 1.5㎛일 수 있으며, 바람직하게는 0.5㎛일 수 있다. 열적 산화 공정을 이용하여 실리콘 산화막을 형성하는 경우, 실리콘 플레이트의 양면을 동시에 산화시킬 수 있다. 또한, 다수의 실리콘 플레이트를 한번에 산화시킬 수 있는 이점이 있다.
한편, 열적 산화 공정을 통해 제1실리콘 산화막(201)을 형성함으로써, 제1실리콘 산화막(201)은 실리콘 플레이트(110)의 측면과 제1면(111)에 형성된 그리드 홈(131')의 바닥면 및 측면에 고루 형성된다.
다음으로, 실리콘 플레이트(110)의 제2면(113)에 그루브를 형성한다. 그루브를 형성하기 위해 먼저 제2면(113)에 포토레지스트(P2)를 코팅하고(도 2i 참조), 리소그래피 공정을 통해 그루브가 형성될 부분을 노광(도 2j 참조)시킨 후 현상한다(도 2k 참조). 그리고, 도 2l을 참조하면, 그루브가 형성될 위치에 존재하는 제1실리콘 산화막(201)을 식각하여 패턴을 형성한다. 이때, 제1실리콘 산화막(201)은 건식식각 또는 습식식각 공정을 통해 제거될 수 있다. 그루브가 형성될 위치에 존재하는 제1실리콘 산화막이 제거되면 제2면(113)에 존재하는 포토레지스트(P2)를 제거한다.
도 2m를 참조하면, 실리콘 플레이트(110)의 제1면(111)과 대향하는 제2면(113)에 습식식각 공정을 통해 그루브(120)를 형성하며, 바람직하게는 비등방성 습식식각 공정을 통해 그루브(120)를 형성한다. 상기 그루브(120)는 대략 'U'자 형상을 가진다. 이때, 습식식각 공정은 상기 그루브(120)의 바닥면(121)이 상기 제1면(111)에 형성된 그리드 홈(131')과 만날 때까지 진행된다. 따라서, 상기 그리드 홈(131')은 양측이 개구된 그리드 홀(131)이 된다. 즉, 일측은 상기 제1면(111)을 관통하며, 타측은 상기 그루브(120)의 바닥면(121)을 관통하는 그리드 홀(131)이 형성된다. 이때, 에천트로는 KOH, TMAH(Tetra Methyl Ammonium Hydroxide) 용액 또는 비등방석 식각 특성을 갖는 에천트가 이용될 수 있다. 더불어, 상기 그루브(120)의 깊이(D)는 350 내지 500㎛일 수 있으며, 바람직하게는 420㎛이다.
그루브(120) 형성이 완료되면 실리콘 플레이트(110) 위에 존재하는 제1실리콘 산화막(201)을 제거한다. 이때, 제1실리콘 산화막(201)은 BHF 용액을 이용하여 제거될 수 있다.(도 2n 참조)
도 2o를 참조하면, 그리드 홀(131)이 형성되면, 실리콘 플레이트(110)의 식각면을 보호하기 위해 실리콘 플레이트(110)의 제1면(111) 및 제2면(113)에 제2실리콘 산화막층(202)을 형성한다. 제2실리콘 산화막(202)은 그리드 홀(131)의 측면 및 그리드 프레임(130)을 포함한 실리콘 플레이트(110)의 외부면을 모두 감싸도록 형성된다. 상기 제2실리콘 산화막(202)은 건식식각 공정에 의해 형성된 그리드 홀(131) 및 습식식각 공정에 의해 형성된 그루브(120)의 표면을 보호하는 역할을 한다. 이때, 제2실리콘 산화막(202)은 열적 산화 공정에 의해 형성되는 것이 바람직하다. 그러나 반드시 이에 한정되지는 않으며, LPCVD(Low Pressure Chemical Vapor Deposition) 공정에 의해 형성될 수도 있다. 상기 제2실리콘 산화막(202)의 두께는 0.1㎛ 내지 1.5㎛일 수 있으며, 바람직하게는 0.5㎛일 수 있다.
도 2p를 참조하면, 전자빔 증발(E-beam Evaporation)에 의해 실리콘 플레이트(110)의 제1면(111)에 금속층(150)을 증착한다. 상기 금속층(150)은 상기 제2실리콘 산화막(202)의 상부면에 증착된다. 상기 금속층(150)은 제1금속층(151)과 제2금속층(152)을 포함할 수 있다. 제1금속층(151)은 티타늄(Ti)층이며, 제2금속층(152)은 골드(Au)층일 수 있다. 이 경우, 제1금속층(151) 및 제2금속층(152)은 차례로 증착된다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
110 실리콘 플레이트 111 제1면
113 제2면 120 그루브
130 그리드 프레임 131 그리드 홀
150 금속층 201 제1실리콘 산화막
202 제2실리콘 산화막

Claims (8)

  1. 실리콘 플레이트의 제1면에 복수 개의 그리드 홈을 형성하는 제1단계;
    열적 산화 공정을 통해 상기 실리콘 플레이트의 제1면 및 상기 제1면과 대향하는 제2면에 제1실리콘 산화막을 형성하는 제2단계;
    상기 실리콘 플레이트의 제1면과 대향하는 제2면에 그루브를 형성하여 상기 실리콘 플레이트를 관통하는 그리드 홀을 형성하는 제3단계;
    열적 산화 공정을 통해 상기 제1면, 제2면 및 상기 그리드 홀의 내면에 제2실리콘 산화막을 형성하는 제4단계; 및
    상기 실리콘 플레이트의 제1면으로부터 상기 그리드 홀의 측면 및 상기 그리드 홀에 의해 형성된 그리드 프레임의 측면까지 연장되도록 상기 제2실리콘 산화막 위에 금속층을 형성하는 제5단계를 포함하여, 마이크로 스케일의 복수개 그리드 홀을 갖는 마이크로 그리드 구조체 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    제2단계를 수행한 후, 그루브를 형성하기 위해 식각 공정을 통해 상기 제1실리콘 산화막에 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 그리드 구조체 제조방법.
  4. 제1항에 있어서,
    제3단계 수행 후, 상기 제1실리콘 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 그리드 구조체 제조방법.
  5. 제1항에 있어서,
    상기 그리드 홈은 건식 식각 공정을 이용하여 형성되는 것을 특징으로 하는 마이크로 그리드 구조체 제조방법.
  6. 제1항에 있어서,
    상기 그루브는 습식 식각 공정을 이용하여 형성되는 것을 특징으로 하는 마이크로 그리드 구조체 제조방법.
  7. 제1항에 있어서,
    상기 금속층은 제1금속층과 제2금속층을 포함하는 것을 특징으로 하는 마이크로 그리드 구조체 제조방법.
  8. 제7항에 있어서,
    상기 제1금속층은 티타늄 층이며, 제2금속층은 골드층인 것을 특징으로 하는 마이크로 그리드 구조체 제조방법.
KR1020110092464A 2011-09-14 2011-09-14 마이크로 그리드 구조체 제조방법 KR101337568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110092464A KR101337568B1 (ko) 2011-09-14 2011-09-14 마이크로 그리드 구조체 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110092464A KR101337568B1 (ko) 2011-09-14 2011-09-14 마이크로 그리드 구조체 제조방법

Publications (2)

Publication Number Publication Date
KR20130029208A KR20130029208A (ko) 2013-03-22
KR101337568B1 true KR101337568B1 (ko) 2013-12-06

Family

ID=48179234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110092464A KR101337568B1 (ko) 2011-09-14 2011-09-14 마이크로 그리드 구조체 제조방법

Country Status (1)

Country Link
KR (1) KR101337568B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105409A (ja) 2007-10-24 2009-05-14 Advanced Optoelectronic Technology Inc 光電デバイスのパッケージ構造及びその製造方法
JP2010182773A (ja) * 2009-02-04 2010-08-19 Shinko Electric Ind Co Ltd 配線基板、電子装置及び電子装置実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105409A (ja) 2007-10-24 2009-05-14 Advanced Optoelectronic Technology Inc 光電デバイスのパッケージ構造及びその製造方法
JP2010182773A (ja) * 2009-02-04 2010-08-19 Shinko Electric Ind Co Ltd 配線基板、電子装置及び電子装置実装構造

Also Published As

Publication number Publication date
KR20130029208A (ko) 2013-03-22

Similar Documents

Publication Publication Date Title
JP5353101B2 (ja) 微細構造体形成方法
US20150091140A1 (en) Multiple silicon trenches forming method for mems sealing cap wafer and etching mask structure thereof
CN214528128U (zh) Mems器件
EP3210936B1 (en) A method of manufacturing a plurality of through-holes in a layer
TWI300593B (en) Method of segmenting wafer
KR101337568B1 (ko) 마이크로 그리드 구조체 제조방법
JP2010014857A (ja) マイクロレンズモールド製造方法、マイクロレンズモールド、マイクロレンズ
KR100712336B1 (ko) 프리즘의 제조방법
JP4646705B2 (ja) 金型の製造方法及び成型品の製造方法
EP2697156B1 (en) Method of forming non-planar membranes using cmp
JP4714889B2 (ja) シリコン角柱およびその製造法
US20140322918A1 (en) Micro-posts having improved uniformity and a method of manufacture thereof
KR100836505B1 (ko) 반도체 소자의 절연막을 식각하는 방법
JP5608462B2 (ja) インプリントモールドの製造方法
EP3210935B1 (en) A method of manufacturing a plurality of through-holes in a layer of material
JP5382937B2 (ja) 厚膜底部におけるフィーチャ限界寸法の制御性の向上されたエッチング方法
KR101596110B1 (ko) 다단 메쉬구조체 및 그 제조방법
JP2008264951A (ja) 傾斜形状の加工方法
EP3642152B1 (en) A method of providing a through-hole in a layer of structural material
NL2016329B1 (en) A method of manufacturing a plurality of through-holes in a layer of first material.
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
KR101384725B1 (ko) Ｓｏｉ 구조 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
WO2022047977A1 (zh) 一种具有粗糙表面的硅片的制备方法以及硅片
WO2022047978A1 (zh) 一种具有粗糙表面的硅片的制备方法以及硅片
JP2008246616A (ja) 結晶基板のエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee