KR100879731B1 - 측면 지향성을 갖는 표면실장형 발광다이오드 패키지 - Google Patents

측면 지향성을 갖는 표면실장형 발광다이오드 패키지 Download PDF

Info

Publication number
KR100879731B1
KR100879731B1 KR1020060108120A KR20060108120A KR100879731B1 KR 100879731 B1 KR100879731 B1 KR 100879731B1 KR 1020060108120 A KR1020060108120 A KR 1020060108120A KR 20060108120 A KR20060108120 A KR 20060108120A KR 100879731 B1 KR100879731 B1 KR 100879731B1
Authority
KR
South Korea
Prior art keywords
light
emitting diode
light emitting
circuit board
resin material
Prior art date
Application number
KR1020060108120A
Other languages
English (en)
Other versions
KR20080040321A (ko
Inventor
유순재
김돈수
이정현
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR1020060108120A priority Critical patent/KR100879731B1/ko
Publication of KR20080040321A publication Critical patent/KR20080040321A/ko
Application granted granted Critical
Publication of KR100879731B1 publication Critical patent/KR100879731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 측면 지향성을 갖는 표면실장형 발광다이오드 패키지 및 그 제조방법에 관한 것이다.
이러한 본 발명의 측면 지향성을 갖는 표면실장형 발광다이오드 패키지는, 구리(Cu) 또는 금속층과 절연층을 구비한 회로기판 상에 전극구조 및 반사구조와 더불어 지향구조가 형성된 것을 특징으로 한다.
또한, 본 발명의 측면 지향성을 갖는 표면실장형 발광다이오드 패키지의 제조방법은, 구리(Cu) 또는 금속층과 절연층으로 이루어짐과 동시에 상기 절연층 하부에 구리(Cu) 또는 금속층의 하부전극이 증착된 회로기판과; 상기 회로기판 중 구리(Cu) 또는 금속층의 일부분을 식각 또는 증착하여 오목한 구조로 형성함과 동시에 반사율 높은 금속이 도금 처리된 칩실장부와; 상기 칩실장부에 실장되어 와이어 본딩에 의해 전기적 연결을 이루는 발광다이오드 칩과; 광투과성수지재를 이용해 각 칩실장부를 개별적으로 1차 몰딩되어 발광다이오드 칩으로부터 방출된 광을 추출하는 광추출부와; 상기 광추출부 사이의 회로기판을 다이싱 기법으로 제거함과 아울러 광반사성수지재를 이용해 2차 몰딩되어 추출된 광을 반사 및 유도하는 광유도부와; 광투과성수지재를 이용해 상기 광추출부 상단과 연결되도록 광유도부 사이에 3차 몰딩되어 외부로 광을 추출하는 렌즈부로 구성된 것을 특징으로 한다.
따라서 본 발명에 의하면, 회로기판에 형성된 전극구조, 광 반사 및 지향구조와 더불어 광추출부 및 광유도부의 설치가 정밀하게 되어 발광다이오드 칩으로부 터 방출 방사된 광의 유도 및 이용 효율이 개선됨과 아울러 상기 반사구조를 통해 발광다이오드 칩으로부터 방출 방사된 광이 재 흡수되는 것을 방지하여 광 추출 효율 역시 크게 개선됨에 따라 이로 인한 소형 및 박형 형상의 특성을 유지하면서 소자의 발광성능 및 생산 수율을 크게 향상시킬 수 있으며, 특히 렌즈부를 형성하는 광투과성수지재에 형광체 등 각종 첨가제를 혼합하여 사용할 경우 광의 파장변환 및 확산 등 기타 목적으로 광의 이용 효율을 높일 수 있는 등의 탁월한 효과가 있다.
박형, 측면 지향성, 표면실장형, 발광다이오드 패키지, 광 반사 및 지향구조, 광추출부, 광투과성수지재, 광반사성수지재, 광유도부, 렌즈부, 부분 식각, 하프 에칭(half etching)

Description

측면 지향성을 갖는 표면실장형 발광다이오드 패키지{Side view type surface mounted device LED package and manufacturing of the same}
도 1은 본 발명에 대한 표면실장형 발광다이오드 패키지를 개략적으로 나타낸 단면 사시도.
도 2는 본 발명의 표면실장형 발광다이오드 패키지 중 회로기판에 형성하는 전극구조, 반사구조 및 지향구조의 형상을 나타낸 상태도.
도 3은 본 발명의 표면실장형 발광다이오드 패키지 중 회로기판의 지향구조에 광추출부를 형성하는 모식도.
도 4는 본 발명의 표면실장형 발광다이오드 패키지 중 광추출부가 형성된 회로기판에 광유도부를 형성하는 모식도.
도 5a 및 도 5b는 본 발명에 대한 표면실장형 발광다이오드 패키지의 제조과정을 나타낸 공정도.
도 6은 도 5a 및 도 5b의 표면실장형 발광다이오드 패키지 제조과정을 순서적으로 나타낸 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
1a, 1b. 표면실장형 발광다이오드 패키지
10. 회로기판 10a. 구리(Cu) 또는 금속층
11. 절연층 12. 하부전극
14. 칩실장부 16. 반사구조(은(Ag) 도금층)
20. 발광다이오드 칩 22. 광추출부
24. 광유도부 26. 렌즈부
본 발명은 측면 지향성 특성을 가지는 표면실장형 발광다이오드 패키지에 관한 것으로, 보다 상세하게는 하나의 회로기판 상에 반도체의 도금 및 식각 기술을 사용하여 광의 반사 및 지향을 위한 반사구조 및 지향구조를 형성함과 동시에 상기 지향구조에 광의 추출 및 유도의 정밀화를 위한 광추출부 및 광유도부를 몰딩처리하고, 상기 광유도부 사이에 외부로 광을 추출하기 위한 렌즈부를 몰딩처리하여 측면 지향성을 갖는 표면실장형 발광다이오드 패키지를 구성함으로써, 상기한 광 반사 및 지향구조와 더불어 광추출부 및 광유도부의 설치가 정밀하게 되어 발광다이오드 칩으로부터 방출 방사된 광의 유도 및 이용 효율이 개선됨과 아울러 상기 반사구조를 통해 발광다이오드 칩으로부터 방출 방사된 광이 재 흡수되는 것을 방지하여 광 추출 효율 역시 크게 개선됨에 따라 이로 인한 소형 및 박형 형상의 특성을 유지하면서 소자의 발광성능 및 생산 수율을 크게 향상시킬 수 있으며, 특히 렌즈부를 형성하는 광투과성수지재에 형광체 등 각종 첨가제를 혼합하여 사용할 경우 광의 파장변환 및 확산 등 기타 목적으로 광의 이용 효율을 높일 수 있도록 한 측 면 지향성을 갖는 표면실장형 발광다이오드 패키지 및 그 제조방법에 관한 것이다.
일반적으로, 측면 지향형 표면실장형 발광다이오드 패키지는 보통 금속제 리드 기판을 사출 몰딩으로 프레임을 구성하는데, 이 때 프레임의 안쪽 면에 반사판을 설치하여 광 지향구조 역할을 하게 한다.
또한, 회로기판을 이용하는 경우에는 칩을 집적하여 실장 한 후 또 다른 회로기판에 반사판을 형성하여 원래의 제 1 층 회로기판에 맞추어 접착하여 지향구조를 형성하거나, 또는 회로기판 전체나 일정한 크기의 섬 모양의 몰딩부를 형성한 다음 다이싱 기법을 통하여 1차 몰딩 렌즈부를 제거한 후 상기 구조에 제 2의 반사재료를 몰딩하여 반사판을 설치하여 박형으로 지향성을 갖도록 형성되어 있다.
그러나, 상기한 구조 중 칩을 실장하는 바닥 상에 광 지향구조가 없는 경우 발광다이오드 칩으로부터 방출 방사된 광을 방출방향으로 지향시키는 광 지향성 성능이 없어 이에 따른 광 추출 성능이 크게 저하되는 단점이 있으며, 특히 몰딩기법으로 측면에 지향판을 제작하는 경우 측면에 설치하는 반사판 지향구조마저 광 지향성 성능이 떨어져 광 추출 성능이 크게 저하되는 등의 커다란 문제점이 있었다.
또한, 광 반사판을 몰딩기법으로 형성하는 경우 발광다이오드 칩을 회로기판의 평면상에 실장하여 칩으로부터의 방출광이 대부분 박형의 측면 광 반사판에서 반사하여 지향성을 가져야하는데, 이 때 광 반사 효율 및 광 지향성, 기타 광 이용 효율 등에서 회로기판에 지향구조를 설치하는 것에 비해 전반적인 성능의 저하가 발생하게 되며, 특히 다이싱을 한 후에 설치하는 광 반사판은 광의 리크를 방지하기 위하여 회로기판에서부터 설치해야하므로 1차적으로 몰딩하는 광의 렌즈부와 거 의 같은 높이로 제작해야하는데 열팽창계수 등의 물성이 유사하지 않을 시 리플로우 공정시에 박리의 문제가 생겨 칩의 박리 및 와이어 단선, 반사판의 박리 등의 많은 문제가 야기됨과 아울러 최종적으로 소자의 신뢰성이 크게 저하되게 되는 등의 문제점도 있었다.
그리고, 제조 공정상에서 두 개의 회로기판을 맞추어 반사판을 형성하는 경우, 공차의 발생으로 회로기판의 가격이나 소자의 생산 수율에 손해가 발생하게 되며, 또한 다이싱 후 몰딩으로 반사판을 설치하는 경우에서는 에폭시 수지의 경화 시의 응축율이 회로기판의 온도 변화에 따른 응축율과 달라 보통 몰딩 응축율이 0.5% - 1.5% 정도의 값을 가지므로 상기 회로기판에 몰딩 수지의 응력이 전달되어 변형되면서 크게 휘어지게 되는데, 이 때 상기 회로기판의 두께나 금속기판의 두께를 목표로 하는 값으로 일정하게 유지하기 위해서는 회로기판의 휨을 감수해야 하며 이 때 가운데와 양측에서의 휜 높이의 차가 약 0.5 mm 이상 시 다이싱을 통해 반사재료를 몰딩 할 구조를 제작하는데 불편함이 발생하여 소자의 생산 수율에 손해가 발생함과 아울러, 소자의 분리나 또는 몰딩된 수지의 내부에 많은 응력을 포함하게 되어 제작이 완료된 소자에서 박리 등의 문제가 발생할 수 있는 등의 문제점 역시 있었다.
따라서, 이러한 바닥 및 측면 반사판을 이용하는 지향구조는 매우 미세한 두께의 박막으로 형성해야하며, 후에 형성되는 광 투과성 몰딩 재료와 보통 광 투과율이나 굴절율이 다른 종류의 재료를 사용하므로 재료의 변형 등으로 제조상의 수율이나 사용상의 신뢰성에 매우 중요한 공정이라 하겠다.
상기와 같은 종래의 문제점을 해소하기 위하여 안출된 본 발명은, 하나의 회로기판 상에 반도체의 도금 및 식각 기술을 사용하여 광의 반사 및 지향을 위한 반사구조 및 지향구조를 형성함과 동시에 상기 지향구조에 광의 추출 및 유도의 정밀화를 위한 광추출부 및 광유도부를 몰딩처리하고, 상기 광유도부 사이에 외부로 광을 추출하기 위한 렌즈부를 몰딩처리하여 측면 지향성을 갖는 표면실장형 발광다이오드 패키지를 구성함으로써, 상기한 광 반사 및 지향구조와 더불어 광추출부 및 광유도부의 설치가 정밀하게 되어 발광다이오드 칩으로부터 방출 방사된 광의 유도 및 이용 효율이 개선됨과 아울러 상기 반사구조를 통해 발광다이오드 칩으로부터 방출 방사된 광이 재 흡수되는 것을 방지하여 광 추출 효율 역시 크게 개선됨에 따라 이로 인한 소형 및 박형 형상의 특성을 유지하면서 소자의 발광성능 및 생산 수율이 크게 향상될 수 있도록 하는데 그 목적이 있다.
또한, 본 발명의 경우 상기와 같이 소형 및 박형 형상의 특성을 유지하면서 소자의 발광성능 및 생산 수율의 향상에 따른 제조공정의 간편성과 아울러 제조기술의 개선으로 인한 제조단가 및 제품가격의 저하 특성을 기대할 수 있으며, 특히 렌즈부를 형성하는 광투과성수지재에 형광체 등 각종 첨가제를 혼합하여 사용할 경우 광의 파장변환 및 확산 등 기타 목적으로 광의 이용 효율을 높일 수 있도록 하는데 다른 목적이 있다.
그리고, 본 발명의 경우 회로기판 상에 형성된 지향구조에 광의 추출 및 유도의 정밀화를 위하여 광추출부와 광유도부를 상호 직접 연결되게 몰딩 처리함으로 써, 사용시 발광다이오드 칩으로부터 방출되는 열에 의해 광추출부와 광유도부 간에 상호 박리가 일어나는 현상을 방지하여 소자의 신뢰성을 확보할 수 있도록 함과 아울러, 상기 광유도부를 통한 광 지향성이 양호한 상태를 이룰 수 있도록 일정한 기울기를 갖는 경사 형상으로 광유도부를 형성할 수 있도록 하는데 또 다른 목적이 있다.
본 발명의 측면 지향성을 갖는 표면실장형 발광다이오드 패키지는, 구리(Cu) 또는 금속층과 절연층을 구비한 회로기판 상에 전극구조 및 반사구조와 더불어 지향구조가 형성된 것을 특징으로 한다.
여기서, 상기 반사구조를 포함하는 지향구조는 회로기판 상 구리(Cu) 또는 금속층의 일정 두께를 부분적으로 식각하여 발광다이오드 칩이 실장되도록 오목한 구조의 칩실장부로 형성되되, 2개 이상의 곡률반경을 가지는 곡면으로 형성된 것을 특징으로 한다.
또한, 상기 반사구조를 포함하는 지향구조는 회로기판 상 구리(Cu) 또는 금속층에 일정 두께의 구리(Cu)층을 부분적으로 증착하거나 도금하여 발광다이오드 칩이 실장되도록 오목한 구조로 형성된 칩실장부인 것을 특징으로 하며, 이 때 상기 칩실장부 내에는 은(Ag)이나 반사율이 큰 금속재료가 도금 또는 코팅되어 회로기판 상의 반사구조를 형성하는 것을 특징으로 한다.
그리고, 상기 전극구조는 회로기판의 절연층 하부에 구리(Cu) 또는 금속층이 증착된 것을 특징으로 한다.
한편, 본 발명의 측면 지향성을 갖는 표면실장형 발광다이오드 패키지의 제조방법은, 구리(Cu) 또는 금속층과 절연층으로 이루어짐과 동시에 상기 절연층 하부에 구리(Cu) 또는 금속층의 하부전극이 증착된 회로기판과; 상기 회로기판 중 구리(Cu) 또는 금속층의 일부분을 식각 또는 증착하여 오목한 구조로 형성함과 동시에 반사율 높은 금속이 도금 처리된 칩실장부와; 상기 칩실장부에 실장되어 와이어 본딩에 의해 전기적 연결을 이루는 발광다이오드 칩과; 광투과성수지재를 이용해 각 칩실장부를 개별적으로 1차 몰딩되어 발광다이오드 칩으로부터 방출된 광을 추출하는 광추출부와; 상기 광추출부 사이의 회로기판을 다이싱 기법으로 제거함과 아울러 광반사성수지재를 이용해 2차 몰딩되어 추출된 광을 반사 및 유도하는 광유도부와; 광투과성수지재를 이용해 상기 광추출부 상단과 연결되도록 광유도부 사이에 3차 몰딩되어 외부로 광을 추출하는 렌즈부로 구성된 것을 특징으로 한다.
이하, 본 발명의 측면 지향성을 갖는 표면실장형 발광다이오드 패키지(이하, 표면실장형 발광다이오드 패키지라 함.)를 도면과 대비하여 상세히 설명한다.
도 1은 본 발명에 대한 표면실장형 발광다이오드 패키지를 개략적으로 나타낸 단면 사시도이고, 도 2는 본 발명의 표면실장형 발광다이오드 패키지 중 회로기판에 형성하는 전극구조, 반사구조 및 지향구조의 형상을 나타낸 상태도이며, 도 3은 본 발명의 표면실장형 발광다이오드 패키지 중 회로기판의 지향구조에 광추출부를 형성하는 모식도를 나타낸 것이다.
또한, 도 4는 본 발명의 표면실장형 발광다이오드 패키지 중 광추출부가 형성된 회로기판에 광유도부를 형성하는 모식도를 나타낸 것이다.
본 발명의 표면실장형 발광다이오드 패키지(1a,1b)는, 구리(Cu) 또는 금속층(10a)과 유리섬유나 에폭시수지재인 절연층(11)으로 이루어진 회로기판(10) 상에 전극구조 및 반사구조(16)와 더불어 지향구조가 형성된 구조로서 이의 전체적인 형상은 도 1과 같다.
여기서, 상기한 회로기판(10) 상의 지향구조는, 크게 도 2의 (a)에 도시한 바와 같이 회로기판(10) 상 구리(Cu) 또는 금속층(10a)의 일정 두께를 부분적으로 식각(half etching)하여 발광다이오드 칩(20)을 실장시킬 수 있는 구조로 이루어진 칩실장부(14)로 형성되거나 또는 도 2의 (b)에 도시한 바와 같이 회로기판(10) 상에 일정 두께의 구리(Cu) 또는 금속층(10a)을 부분적으로 증착하거나 도금하여 발광다이오드 칩(20)을 실장시킬 수 있는 구조로 이루어진 칩실장부(14)로 형성되어 있다.
이 때, 상기한 지향구조 즉, 상기 회로기판(10) 상 구리(Cu) 또는 금속층(10a)의 일정 두께를 부분적으로 식각하여 형성된 칩실장부(14)의 경우 전술한 바와 같이 발광다이오드 칩(20)을 실장하면서 상기 실장된 발광다이오드 칩(20)에서 사방으로 방사하는 빛의 지향특성을 효과적으로 향상시킬 수 있도록 2개 이상의 곡률반경을 갖는 곡면을 이루면서 오목한 구조의 형태로 설계 형성되어 상기 발광다이오드 칩(20)의 방출광을 오목한 구조의 칩실장부(14) 즉, 지향구조를 통해 상층으로 지향시키게 된다.
또한, 상기 오목한 구조의 칩실장부(14)에는 상기 발광다이오드 칩(20)에서 사방으로 방사되는 방출광 중 측면 및 하방향으로 향하는 빛을 반사하여 상기 지향구조인 칩실장부(14)를 통해 상층으로 지향되도록 은(Ag)이나 반사율이 큰 금속재료가 도금 또는 코팅되어 회로기판(10) 상의 반사구조(16)를 형성하게 되며, 이 때 상기 반사구조(16)는 발광다이오드 칩(20)에서 방출된 광의 재흡수가 일어나지 않도록 최적화 설계가 이루어진다.
이와 더불어, 상기 회로기판(10)의 절연층(11) 하부에는 구리(Cu) 또는 금속층을 도금으로 형성하여 상기한 회로기판(10) 상의 전극구조를 이루게 되는데, 이 때 상기 전극구조의 경우 본 발명에 대한 표면실장형 발광다이오드 패키지(1a,1b)의 제조과정이 종료된 후 최종적으로 다이싱 기법을 통해 개별 분리시켜 하나의 완성된 발광다이오드 패키지(1a,1b)로 형성시 상기 절연층(11) 하부에 증착된 구리(Cu) 또는 금속층 즉, 전극구조가 메인 PCB와 전기적 연결을 이루는 표면실장형 발광다이오드 패키지(1a,1b)의 하부전극(12)으로 사용되게 된다.
그리고, 상기와 같이 전극구조 및 반사구조(16)와 더불어 지향구조가 형성된 회로기판(10) 상에 발광다이오드 칩(20)을 집적하여 실장하게 되는데, 이 때 상기 발광다이오드 칩(20)은 회로기판(10)의 구리(Cu) 또는 금속층의 일정 두께를 부분적으로 식각하여 오목한 구조를 형성하거나 또는 상기 회로기판(10)의 절연층(11)에 일정 두께의 구리(Cu) 또는 금속층(10a)을 부분적으로 증착하거나 도금하여 오목한 구조를 형성하면서 은(Ag)이나 반사율이 큰 금속재료가 도금 또는 코팅된 반사구조(16)를 구비한 칩실장부(14)에 집적하여 실장된 후 와이어 본딩에 의해 전기적 연결을 이룬 다음 여기에 도 3의 (a)(b)에 도시한 바와 같이 본 발명의 표면실장형 발광다이오드 패키지(1a,1b) 구성요소인 광추출부(22)를 형성시키게 되며, 상기 광추출부(22)에 대한 상세한 설명은 다음과 같다.
이와 같이 발광다이오드 칩(20)이 실장된 회로기판(10)의 칩실장부(14)에 형성되는 상기 광추출부(22)의 경우 발광다이오드 칩(20)과 와이어를 보호함과 동시에 발광다이오드 칩(20)으로부터 방출된 광의 추출 효율을 향상시키기 위하여 상기 발광다이오드 칩(20)이 실장되는 회로기판(10)의 칩실장부(14)를 포함하여 일정 높이로 광투과성수지재를 통해 1차 몰딩 처리되어 형성되게 되는데, 이 때 상기 광추출부(22)는 회로기판(10)의 휨을 방지함과 아울러 응축의 중심이 집적된 발광다이오드 칩(20)의 개수만큼으로 나누어지도록 하기 위하여 상기 발광다이오드 칩(20)이 실장된 각각의 칩실장부(14)를 개별적으로 몰딩 처리하여 형성되게 되고, 상기한 광투과성수지재로서 에폭시나 실리콘 또는 발광다이오드 칩(20)에서 방출되는 광보다 굴절율이 작은 수지재가 1차 몰딩 재료로 사용된다.
한편, 본 발명에 대한 표면실장형 발광다이오드 패키지(1a,1b)의 박형 지향구조 즉, 일측면의 극한 박형화를 이루기 위해서는 정밀한 광유도부(24)의 적용이 필수적인데 이러한 광유도부(24)의 경우 회로기판(10)의 칩실장부(14) 측에 광투과성수지재를 통해 1차 몰딩된 광추출부(22)로부터 추출된 광의 반사 및 상층으로 유도시키기 위한 목적으로서 상기한 광추출부(22)의 주위에 광반사성수지재를 통해 2차 몰딩하여 도 4의 (a)(b)에 도시한 바와 같이 본 발명의 표면실장형 발광다이오드 패키지(1a,1b) 구성요소인 광유도부(24)를 형성시킨다.
이와 같이 상기 광유도부(24)를 1차 몰딩된 광추출부(22)의 주위에 형성시키기 위해서는 먼저, 상기 광추출부(22) 주위의 회로기판(10) 즉, 상기 광추출부(22) 와 이웃한 광추출부(22) 사이의 회로기판(10)을 다이싱 기법을 이용해 50∼200㎛ 두께로 제거해야 하는데, 이 때 상기 제거되는 두께는 회로기판(10) 중 유리섬유나 에폭시수지재로 이루어진 절연층(11)의 두께 1/2 이하의 깊이로 이루어지면서 상기한 다이싱 기법으로 회로기판(10)의 절연층(11)이 외부로 노출되게 되고, 이와 더불어 상기 칩실장부(14) 측에 1차 몰딩된 광추출부(22) 역시 노출되게 되는데, 이는 상기 광반사성수지재의 2차 몰딩처리에 의한 광유도부(24) 형성시 상기 1차 몰딩재인 광투과성수지재와의 접착성이 향상되도록 하여 상기 광추출부(22)와 직접 연결시킴으로써 사용시 발광다이오드 칩(20)으로부터 방출되는 열에 의해 광추출부(22)와 광유도부(24) 간에 상호 박리가 일어나지 않도록 하여 소자 즉, 발광다이오드 칩(20)의 신뢰성을 확보할 수 있도록 하기 위함이다.
또한, 상기와 같이 광추출부(22) 사이의 회로기판(10)을 다이싱 기법으로 제거하는 작업을 회로기판(10)의 칩실장부(14) 측에 1차 몰딩하여 광추출부(22)를 형성하기 전(前)에 상기 칩실장부(14) 사이의 회로기판(10)을 다이싱 기법으로 제거한 다음 상기 칩실장부(14)에 개별적으로 광투과성수지재를 이용해 1차 몰딩하여 광추출부(22)를 형성할 수도 있다.
이상과 같이 광유도부(24) 형성을 위한 2차 몰딩이 이루어지도록 다이싱 기법을 통해 광추출부(22) 사이의 회로기판(10)이 부분 제거된 상태에서 상기 회로기판(10)의 제거된 부위 즉, 광추출부(22)의 주위에 광반사성수지재를 통해 2차 몰딩하여 회로기판(10)의 칩실장부(14)에 1차 몰딩된 광추출부(22)로부터 추출된 광의 반사 및 유도를 위한 광유도부(24)가 형성되게 되는데, 이 때 상기 광반사성수지재 로서 화이트 에폭시 또는 반사율이 큰 수지재가 2차 몰딩 재료로 사용된다.
그리고, 상기한 광유도부(24)의 다른 실시예로서, 알루미늄(Al) 또는 기타 반사율이 큰 금속막을 광추출부(22)에 증착 또는 도금하여 광유도부(24)를 형성할 수도 있는데, 이 때 상기와 같이 알루미늄(Al) 또는 기타 반사율이 큰 금속막을 1차 몰딩된 광추출부(22) 상에 증착이나 도금시킬 경우 전술한 바와 같이 광유도부(24) 형성을 위한 2차 몰딩작업이 이루어지도록 상기 광추출부(22) 사이의 회로기판(10)을 50∼200㎛ 두께로 다이싱 기법으로 제거한 부위까지 1차 몰딩 처리하여 광추출부(22)를 형성한 후 3차 몰딩시 렌즈부(26)를 형성할 부분을 제외한 상기 1차 몰딩 처리된 광추출부(22) 전체에 알루미늄(Al) 또는 기타 반사율이 큰 금속막을 증착 또는 도금시켜 다른 실시예의 광유도부(24)를 형성 사용할 수 있다.
이와 더불어, 상기한 광유도부(24)의 또 다른 실시예로서, 알루미늄(Al) 또는 기타 반사율이 큰 금속막을 광추출부(22)의 측면 즉, 상기 발광다이오드 칩(20)이 실장된 회로기판(10)의 각 칩실장부(14)를 개별적으로 광투과성수지재를 이용해 1차 몰딩하여 형성된 광추출부(22)의 테두리에 증착 또는 도금하여 광유도부(24)를 형성할 수도 있다.
한편, 상기와 같이 다이싱 기법을 통해 1차 몰딩된 광추출부(22) 주위 즉, 광추출부(22) 사이의 회로기판(10)을 유리섬유나 에폭시수지재로 이루어진 절연층(11) 및 광추출부(22)가 노출되도록 다이싱 기법으로 제거함과 아울러, 여기에 광반사성수지재를 통해 2차 몰딩하여 광추출부(22)로부터 추출된 광의 반사 및 유도를 위한 광유도부(24)를 형성시킨 상태에서 상기 광유도부(24)를 통해 반사 유도 된 광을 외부로 추출시키기 위한 목적으로서 상기 광유도부(24) 사이에 렌즈부(26) 즉, 상기 광추출부(22)의 상단과 연결되면서 외부로 방출되는 광의 이용 효율이 향상되도록 광투과성수지재를 통해 3차 몰딩하여 본 발명의 표면실장형 발광다이오드 패키지(1a,1b) 구성요소인 렌즈부(26)를 형성시킨다.
이 때, 상기한 광투과성수지재로서 에폭시나 실리콘이 3차 몰딩 재료로 사용되며, 더욱이 상기한 렌즈부(26)에 있어, 광의 이용 효율을 향상시키기 위하여 1차 몰딩된 광추출부(22)와 굴절율이 다른 층을 이용하거나 광의 파장변환 또는 확산을 위한 목적으로 광투과성수지재에 형광체 등 각종 첨가제를 혼합하여 상기 광유도부(24) 사이에 광추출부(22)의 상단과 연결되도록 하는 몰딩작업에 사용될 수 있다.
이와 아울러, 상기 광추출부(22) 역시 광의 파장변환 또는 확산을 위한 목적으로 광투과성수지재에 형광체 등 각종 첨가제를 혼합하여 발광다이오드 칩(20)이 실장된 회로기판(10)의 각 칩실장부(14)에 개별적으로 실행되는 몰딩작업에 사용될 수 있다.
그리고, 상기 렌즈부(26)의 경우 필요에 따라 광투과성수지재를 이용해 몰딩하는 방식 대신에 필름을 상기 광유도부(24) 사이의 광추출부(22) 상단에 접착하여 렌즈로서의 사용이 가능한 것을 미리 밝혀 둔다.
도 5a 및 도 5b는 본 발명에 대한 표면실장형 발광다이오드 패키지의 제조과정을 나타낸 공정도이고, 도 6은 도 5a 및 도 5b의 표면실장형 발광다이오드 패키지 제조과정을 순서적으로 나타낸 블록도이다.
그 다음, 상기와 같이 구성된 본 발명의 표면실장형 발광다이오드 패키지(1a,1b)에 대한 제조방법은, 도 5a 및 도 5b와 도 6에 도시한 바와 같이 구리(Cu) 또는 금속층(10a)과 절연층(11)으로 이루어진 회로기판(10) 상에 전극구조와 더불어 일부분의 식각 또는 증착을 통해 광의 반사 및 지향되는 오목한 형상의 지향구조 및 반사구조(16)를 형성하는 단계(S100)와; 상기 지향구조 내에 발광다이오드 칩(20)을 집적하여 실장 및 와이어 본딩(S110)한 후 광투과성수지재를 이용해 각 지향구조를 개별적으로 1차 몰딩하여 광추출부(22)를 형성하는 단계(S120)와; 상기 광추출부(22) 사이의 회로기판(10)을 다이싱 기법으로 제거(S130)한 후 상기 제거된 부위에 광반사성수지재를 이용해 2차 몰딩하여 광유도부(24)를 형성하는 단계(S140)와; 상기 광추출부(22) 상단과 연결되도록 광유도부(24) 사이에 광투과성수지재를 3차 몰딩하여 광을 외부로 추출하는 렌즈부(26)를 형성하는 단계(S150)와; 상기 다이싱 기법을 통해 개별 분리시키는 단계(S160)를 포함하여 이루어져 있다.
이 때, 상기 광추출부(22) 사이의 회로기판(10)을 다이싱 기법으로 제거하는 과정을 회로기판(10) 상에 전극구조 및 지향구조와 더불어 반사구조(16)를 형성하는 단계 후(後) 즉, 상기 지향구조 내에 발광다이오드 칩(20)을 집적하여 실장한 후 광투과성수지재를 이용해 각 지향구조를 개별적으로 1차 몰딩하여 광추출부(22)를 형성하는 단계 전(前)에 시행해도 무방하다는 것을 미리 밝혀 둔다.
이상과 같이 구성된 본 발명의 표면실장형 발광다이오드 패키지(1a,1b) 제조 과정을 바람직한 실시예로 도 5a 및 도 5b와 도 6과 대비하여 설명하면 다음과 같다.
실시예
먼저, 구리(Cu) 또는 금속층(10a)과 절연층(11)으로 이루어진 회로기판(10) 중 절연층(11) 하부에 하부전극(12)이 증착된 전극구조와 더불어 구리(Cu) 또는 금속층(10a)의 일부분을 식각 또는 증착하여 광의 반사 및 지향을 위한 오목한 형상의 지향구조 및 반사구조(16) 즉, 도 5a의 (a)에 도시한 바와 같이 회로기판(10) 상에 구리(Cu) 또는 금속층(10a)의 일정 두께를 부분적으로 식각(half etching)하여 발광다이오드 칩(20)이 실장되도록 2개 이상의 곡률반경을 갖는 오목한 형태의 칩실장부(14)로 이루어진 지향구조 및 상기 지향구조에 은(Ag)이나 반사율이 큰 금속재료가 도금이나 코팅된 반사구조(16)를 형성하거나 또는 도 5b의 (a)에 도시한 바와 같이 회로기판(10) 상에 일정 두께의 구리(Cu)또는 금속층(10a)을 부분적으로 증착하거나 도금하여 발광다이오드 칩(20)이 실장되도록 오목한 형태의 칩실장부(14)로 이루어진 지향구조 및 상기 지향구조에 은(Ag)이나 반사율이 큰 금속재료가 도금이나 코팅된 반사구조(16)를 형성(S100)한다.
그리고, 상기와 같이 회로기판(10) 상에 전극구조와 더불어 지향구조 및 반사구조(16)를 형성한 상태에서 도 5a 및 도 5b의 (b)에 도시한 바와 같이 상기 회로기판(10)의 지향구조 즉, 오목한 구조로 식각 또는 증착된 칩실장부(14) 내에 발광다이오드 칩(20)을 집적하여 실장하고 와이어 본딩(S110)을 통해 전기적 연결을 이룬 다음 상기 칩실장부(14) 내에 실장된 발광다이오드 칩(20)과 와이어를 보호함과 동시에 발광다이오드 칩(20)으로부터 방출된 광의 추출 효율을 향상시키기 위하여 도 5a 및 도 5b의 (c)에 도시한 바와 같이 상기 발광다이오드 칩(20)이 실장된 회로기판(10)의 각 칩실장부(14)를 개별적으로 에폭시나 실리콘 또는 발광다이오드 칩(20)에서 방출된 광보다 굴절율이 작은 수지재로 이루어진 광투과성수지재를 이용해 1차 몰딩하여 광추출부(22)를 형성(S120)한다.
또한, 상기와 같이 발광다이오드 칩(20)이 실장된 회로기판(10)의 각 칩실장부(14)를 개별적으로 1차 몰딩하여 회로기판(10) 상에 광추출부(22)를 형성시킨 상태에서 도 5a 및 도 5b의 (d)에 도시한 바와 같이 상기 광추출부(22)의 주위에 광유도부(24)를 형성시키기 위한 전초적인 과정으로 상기 광추출부(22) 주위의 회로기판(10) 즉, 상기 광추출부(22) 사이의 회로기판(10)을 다이싱 기법을 이용해 50∼200㎛ 두께(절연층(11)의 두께 1/2 이하)로 제거(S130)하여 상기 칩실장부(14) 측에 1차 몰딩된 광추출부(22)와 함께 회로기판(10)의 절연층(11)을 외부로 노출시킨 후 상기 노출된 절연층(11) 및 광추출부(22)와 직접 연결되도록 상기 노출된 부위에 도 5a 및 도 5b의 (e)에 도시한 바와 같이 화이트 에폭시 또는 반사율이 큰 수지재로 이루어진 광반사성수지재를 이용해 2차 몰딩하여 상기 광추출부(22)로부터 추출된 광의 반사 및 상층으로 유도시키기 위한 광유도부(24)를 형성(S140)한다.
이와 같이 광반사성수지재의 2차 몰딩처리에 의해 광유도부(24)를 형성할 경우 1차 몰딩재인 광투과성수지재와의 접착성이 향상되는 등 상기 광추출부(22)와 직접 연결됨에 따라 사용시 발광다이오드 칩(20)으로부터 방출되는 열에 의해 광추 출부(22)와 광유도부(24) 간에 상호 박리가 일어나지 않아 소자 즉, 발광다이오드 칩(20)의 신뢰성을 확보할 수 있는 특징적 효과를 이룰 수가 있다.
그리고, 상기와 같이 광추출부(22) 사이의 회로기판(10)을 절연층(11) 및 광추출부(22)가 노출되도록 다이싱 기법으로 제거함과 아울러, 상기 제거된 부위에 광반사성수지재를 이용해 2차 몰딩하여 광유도부(24)를 형성시킨 상태에서 상기 광유도부(24)를 통해 반사 유도된 광을 외부로 추출시키기 위하여 도 5a 및 도 5b의 (f)에 도시한 바와 같이 상기 광유도부(24) 사이에 광추출부(22)의 상단과 연결되도록 에폭시나 실리콘으로 이루어진 광투과성수지재를 이용해 3차 몰딩하여 외부로 방출되는 광의 이용 효율을 향상시키기 위한 렌즈부(26)를 형성(S150)하며, 이 때 상기한 광의 이용 효율을 향상시키기 위한 방법으로서, 광의 파장변환 또는 확산을 위하여 3차 몰딩작업에 의해 렌즈부(26)를 형성하는 광투과성수지재에 형광체 등 각종 첨가제를 혼합하여 사용할 수도 있다.
그 다음, 상기와 같이 광추출부(22)의 상단과 연결되도록 광유도부(24) 사이에 렌즈부(26)까지 3차 몰딩 형성된 상태에서 마지막 공정으로 도 5a 및 도 5b의 (g)에 도시한 바와 같이 다이싱 기법을 통해 분리작업이 완료된 다수의 표면실장형 발광다이오드 패키지(1a,1b)를 개별 분리(S160)시킴으로써, 본 발명에 대한 표면실장형 발광다이오드 패키지(1a,1b)의 제조가 완료된다(도 5a 및 도 5b의 (h) 참조).
이상에서와 같이 상술한 실시예는 본 발명의 가장 바람직한 예에 대하여 설명한 것이지만 상기 실시예에만 한정되는 것은 아니며, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양한 변형이 가능하다는 것은 당업자에게 있어서 명백한 것이다.
본 발명의 표면실장형 발광다이오드 패키지 및 그 제조방법은, 하나의 회로기판 상에 반도체의 도금 및 식각 기술을 사용하여 광의 반사 및 지향을 위한 반사구조 및 지향구조를 형성함과 동시에 상기 지향구조에 광의 추출 및 유도의 정밀화를 위한 광추출부 및 광유도부를 몰딩처리하고, 상기 광유도부 사이에 외부로 광을 추출하기 위한 렌즈부를 몰딩처리하여 측면 지향성을 갖는 표면실장형 발광다이오드 패키지를 구성함으로써, 상기한 광 반사 및 지향구조와 더불어 광추출부 및 광유도부의 설치가 정밀하게 되어 발광다이오드 칩으로부터 방출 방사된 광의 유도 및 이용 효율이 개선됨과 아울러 상기 반사구조를 통해 발광다이오드 칩으로부터 방출 방사된 광이 재 흡수되는 것을 방지하여 광 추출 효율 역시 크게 개선됨에 따라 이로 인한 소형 및 박형 형상의 특성을 유지하면서 소자의 발광성능 및 생산 수율이 크게 향상될 수 있는 등의 탁월한 효과가 있다.
또한, 본 발명의 경우 상기와 같이 소형 및 박형 형상의 특성을 유지하면서 소자의 발광성능 및 생산 수율의 향상에 따른 제조공정의 간편성과 아울러 제조기술의 개선으로 인한 제조단가 및 제품가격의 저하 특성을 기대할 수 있으며, 특히 렌즈부를 형성하는 광투과성수지재에 형광체 등 각종 첨가제를 혼합하여 사용할 경우 광의 파장변환 및 확산 등 기타 목적으로 광의 이용 효율을 높일 수 있는 등의 효과 역시 있다.
그리고, 본 발명의 경우 회로기판 상에 형성된 지향구조에 광의 추출 및 유 도의 정밀화를 위하여 광추출부와 광유도부를 상호 직접 연결되게 몰딩 처리함으로써, 사용시 발광다이오드 칩으로부터 방출되는 열에 의해 광추출부와 광유도부 간에 상호 박리가 일어나는 현상을 방지하여 소자의 신뢰성을 확보할 수 있도록 함과 아울러, 상기 광유도부를 통한 광 지향성이 양호한 상태를 이룰 수 있도록 일정한 기울기를 갖는 경사 형상으로 광유도부를 형성할 수 있는 효과 등도 있다.
이와 더불어, 본 발명의 경우 종래 일본 니치아 방식의 디스펜싱 공법을 이용하는 방법에 비해 소량 생산시에도 생산 및 제품의 균일성, 생산 수율, 양산성, 가격 저하, 대형 칩 및 다수 칩 실장, 몰드 컴파운드 형광체 및 확산체 타블릿 관리, 열 방출 특성 향상 및 소형- 박형화와 더불어 지향구조 설치에 따른 광 출력 성능이 크게 향상되게 되는 등의 효과도 있다.
또한, 본 발명의 경우 종래 기술인 일본 특개 2002-368281(P2002-368281A)를 비롯한 회로기판을 사용하는 것에 비해 광 지향 성능 향상에 따른 성능 개선 및 형광체 손실과 아울러 비용 절감 및 박리문제를 해결할 수 있으며, 제조단가 및 가격저하로 응용시장의 활성화가 기대되는 등의 효과도 있다.

Claims (18)

  1. 구리(Cu) 또는 금속층과 절연층으로 이루어진 회로기판 ;
    상기 회로기판의 상부에 발광다이오드 칩이 실장되도록 오목한 구조로 형성되고, 상기 발광다이오드칩과 와이어본딩에 의해 전기적으로 연결되며, 반사구조를 포함하는 칩실장부 ;
    상기 발광다이오드 칩으로부터 방출된 광을 추출하도록 상기 칩실장부에 광투과성수지재로 몰딩되어 형성되는 광추출부;
    상기 광추출부로부터 추출된 광을 반사하면서 상측으로 유도하도록 상기 광추출부와 이웃하는 광추출부사이의 회로기판을 다이싱 기법으로 일부 제거한 부위와 상기 광추출부 주위에 광반사성수지재로 몰딩되어 형성되는 광유도부 ; 및
    상기 광유도부사이에 광추출부의 상단과 연결되어 광을 외부로 추출하도록 도록 상기 광유도부사이에 광투과성수지재로 몰딩되어 형성되는 렌즈부를 포함하는 측면지향성을 갖는 표면실장형 발광다이오드 패키지.
  2. 제 1 항에 있어서, 상기 칩실장부는 상기 회로기판 상의 구리(Cu) 또는 금속층의 일정 두께를 부분적으로 식각하여 상기 발광다이오드 칩이 실장되도록 오목한 구조로 형성됨을 특징으로 하는 측면 지향성을 갖는 표면실장형 발광다이오드 패키지.
  3. 제 1 항에 있어서, 상기 칩실장부는 상기 회로기판 상에 일정 두께의 구리(Cu)층을 부분적으로 증착하거나 도금하여 발광다이오드 칩이 실장되도록 오목한 구조로 형성됨을 특징으로 하는 측면 지향성을 갖는 표면실장형 발광다이오드 패키지.
  4. 제 2 항에 있어서, 상기 칩실장부는 2개 이상의 곡률반경을 가지는 곡면으로 형성된 것을 특징으로 하는 측면 지향성을 갖는 표면실장형 발광다이오드 패키지.
  5. 제 1 항에 있어서, 상기 반사구조는 상기 칩실장부내에 은(Ag)이 도금 또는 코팅되어 형성하는 것을 특징으로 하는 측면 지향성을 갖는 표면실장형 발광다이오드 패키지.
  6. 삭제
  7. 제 1 항에 있어서, 상기 광추출부는 실장되는 발광다이오드 칩의 개수만큼 각각의 칩실장부를 개별적으로 1차 몰딩 처리하여 형성되고, 상기 광투과성수지재는 에폭시나 실리콘 또는 상기 발광다이오드 칩에서 방출되는 광의 굴절율보다 작은 굴절율을 갖는 수지재로 이루어진 것을 특징으로 하는 측면 지향성을 갖는 표면실장형 발광다이오드 패키지.
  8. 삭제
  9. 제 1 항에 있어서, 상기 광유도부는 광반사성수지재를 통해 광추출부 주위에 2차 몰딩 처리하여 형성되되, 상기 광추출부 주위 회로기판을 50∼200㎛ 두께로 다이싱 기법으로 제거 후 상기 제거된 부위에 광추출부와 상호 간 박리가 일어나지 않도록 직접 연결된 상태로 몰딩 처리되고, 상기 광반사성수지재는 화이트 에폭시인 것을 특징으로 하는 측면 지향성을 갖는 표면실장형 발광다이오드 패키지.
  10. 제 1 항에 있어서, 상기 광유도부는 알루미늄(Al) 금속막을 광추출부에 증착 또는 도금하여 형성되되, 상기 알루미늄(Al) 금속막을 이용해 광추출부의 도금시 상기 광추출부 주위 회로기판을 50∼200㎛ 두께로 다이싱 기법으로 제거된 부위까지 광추출부가 몰딩 처리되는 것을 특징으로 하는 측면 지향성을 갖는 표면실장형 발광다이오드 패키지.
  11. 제 1 항에 있어서, 상기 광유도부는 알루미늄(Al)을 광추출부의 테두리에 증착 또는 도금하여 형성된 것을 특징으로 하는 측면 지향성을 갖는 표면실장형 발광다이오드 패키지.
  12. 삭제
  13. 제 1 항에 있어서, 상기 광추출부 및 렌즈부는 광의 파장변환 또는 확산을 위한 광투과성수지재에 형광체를 비롯한 첨가제가 혼합된 것을 특징으로 하는 측면 지향성을 갖는 표면실장형 발광다이오드 패키지.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020060108120A 2006-11-03 2006-11-03 측면 지향성을 갖는 표면실장형 발광다이오드 패키지 KR100879731B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060108120A KR100879731B1 (ko) 2006-11-03 2006-11-03 측면 지향성을 갖는 표면실장형 발광다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108120A KR100879731B1 (ko) 2006-11-03 2006-11-03 측면 지향성을 갖는 표면실장형 발광다이오드 패키지

Publications (2)

Publication Number Publication Date
KR20080040321A KR20080040321A (ko) 2008-05-08
KR100879731B1 true KR100879731B1 (ko) 2009-01-22

Family

ID=39648014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108120A KR100879731B1 (ko) 2006-11-03 2006-11-03 측면 지향성을 갖는 표면실장형 발광다이오드 패키지

Country Status (1)

Country Link
KR (1) KR100879731B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476994B1 (ko) * 2013-06-13 2014-12-29 (주)신오전자 광학 근조도 센서 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336834A (zh) * 2015-07-17 2016-02-17 无锡来德电子有限公司 一种带有电路结构的镜面金属基led模块、生产方法及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060076159A (ko) * 2004-12-29 2006-07-04 인더스트리얼 테크놀로지 리써치 인스티튜트 발광다이오드 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060076159A (ko) * 2004-12-29 2006-07-04 인더스트리얼 테크놀로지 리써치 인스티튜트 발광다이오드 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476994B1 (ko) * 2013-06-13 2014-12-29 (주)신오전자 광학 근조도 센서 및 그 제조방법

Also Published As

Publication number Publication date
KR20080040321A (ko) 2008-05-08

Similar Documents

Publication Publication Date Title
US7264378B2 (en) Power surface mount light emitting die package
US7833811B2 (en) Side-emitting LED package and method of manufacturing the same
US7775685B2 (en) Power surface mount light emitting die package
JP5418592B2 (ja) 発光装置
EP2258001B1 (en) Light emitting device package
EP2187457B1 (en) Light-emitting device package
KR20070060140A (ko) 와이어 없는 방식으로 접촉되는 광전자 소자
CN1871710A (zh) 采用电表面安装的发光晶片封装
EP2628194B1 (en) Method of manufacturing a light emitting device
US8716735B2 (en) Light-emitting diode with metal structure and heat sink
KR100879731B1 (ko) 측면 지향성을 갖는 표면실장형 발광다이오드 패키지
KR100691178B1 (ko) 발광 다이오드 칩이 리드 프레임 후방에 배치된 측면형발광 다이오드
KR100808644B1 (ko) 표면 실장형 발광 다이오드 램프 및 그 제조 방법
KR100852100B1 (ko) 초박형 표면실장 ｌｅｄ 패키지 및 그 제조방법
KR20080022460A (ko) 서브 마운트 타입 발광 다이오드 패키지 및 이의 제조방법
KR101586023B1 (ko) 발광 다이오드 및 이를 갖는 백라이트 유닛
JP2022156442A (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170110

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181228

Year of fee payment: 11