KR20070060140A - 와이어 없는 방식으로 접촉되는 광전자 소자 - Google Patents

와이어 없는 방식으로 접촉되는 광전자 소자 Download PDF

Info

Publication number
KR20070060140A
KR20070060140A KR1020077009796A KR20077009796A KR20070060140A KR 20070060140 A KR20070060140 A KR 20070060140A KR 1020077009796 A KR1020077009796 A KR 1020077009796A KR 20077009796 A KR20077009796 A KR 20077009796A KR 20070060140 A KR20070060140 A KR 20070060140A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor chip
contact surface
encapsulation layer
support body
Prior art date
Application number
KR1020077009796A
Other languages
English (en)
Inventor
에발트 칼 미하엘 귄터
외르크 에리히 조르크
노르베르트 슈타트
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20070060140A publication Critical patent/KR20070060140A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Abstract

본 발명은 투명한 전기 절연 캡슐화층(3)이 제공된 반도체 칩(1) 및 지지용 바디(10)를 포함하는 광전자 소자에 관한 것으로, 상기 캡슐화층(3)은 상기 지지용 바디(10)의 연결 영역(8) 및 접촉면(6)을 노출하기 위한 두 개의 리세스(11, 12)를 포함하고, 상기 접촉면(6) 및 상기 전기 연결 영역(8)을 상호 접속하기 위하여, 하나의 도전층(14)이 상기 접촉면(6)으로부터 상기 캡슐화층(3)의 한 부분 영역을 거쳐 상기 지지용 바디(10)의 전기 연결 영역(8)까지 연장된다. 반도체 칩(1)으로부터 주 방사 방향(13)으로 방출되는 광선은 상기 캡슐화층(3)에 의해서 디커플링 되고, 상기 캡슐화층은 바람직하게 상기 방출된 광선의 파장을 변환하기 위한 발광-변환 물질을 함유한다.

Description

와이어 없는 방식으로 접촉되는 광전자 소자 {OPTOELECTRONIC COMPONENT WITH A WIRELESS CONTACTING}
본 특허 출원서는 독일 특허 출원서 10 2004 047 680.2호 및 10 2004 050 371.0호를 우선권으로 청구하며, 상기 간행물들의 공개 내용은 인용의 형태로 본 출원서에 포함된다.
본 발명은 특허 청구항 1의 전제부에 따른 광전자 소자, 특허 청구항 12의 전제부에 따른 광전자 소자의 제조 방법 그리고 특허 청구항 25에 따른 조명 장치에 관한 것이다.
예를 들어 발광 다이오드(LED)와 같은 전술한 유형의 광전자 소자들은 일반적으로 마주 놓인 두 개의 접촉면을 가지며, 이 경우에는 제 1 접촉면이 전도성 캐리어 상에, 예컨대 금속화층이 제공된 칩 하우징 영역에 장착되는 경우가 많다.
하나의 반도체 칩의 마주 놓인 제 2 접촉면을 전기적으로 접촉하는 것은 통상적으로 더 어려운데, 그 이유는 상기 제 2 접촉면이 일반적으로는 지지용 바디에 제공된 제 2 연결 영역에 인접하지 않기 때문이다. 이와 같은 제 2 접촉 과정은 통상적으로 본딩 와이어에 의해서 이루어진다. 접촉할 칩 표면과 본딩 와이어 간에 도전 접속을 구현하기 위하여, 소위 본딩 패드라 불리는 금속층이 칩 표면 영역에 제공된다. 하지만 상기 금속층의 단점은, 이 금속층이 광학적으로 투과성을 갖 지 않기 때문에 칩 내에서 발생하는 광의 일부분이 흡수된다는 것이다. 또한 본딩 패드의 면적을 줄이는 것도 기술상으로는 제한적으로만 가능하기 때문에 제조 비용을 증가시킨다.
광선의 디커플링(decoupling)을 목적으로 제공된 광전자 소자 표면의 일부분이 차폐되는 문제점을 줄이기 위하여, JP 09283801 A호에는 반도체 칩의 표면에 배치된 전극을 인듐-주석-산화물(ITO)로 이루어진 투명한 도전층과 와이어 없는 방식으로 접촉하는 내용이 공지되어 있다. 상기 간행물에서는 반도체 칩의 측면 에지가 SiO2로 이루어진 절연층에 의해서 상기 투명한 도전층으로부터 전기 절연된다.
WO 98/12757호에는, 반도체 칩으로부터 방출된 광선의 적어도 일부분을 보다 큰 파장으로 변환시키기 위하여, 본딩 와이어에 의해 종래 방식으로 접촉된 광전자 반도체 칩을 발광-변환 물질을 함유하는 주형 재료 내부에 매립하는 내용이 공지되어 있다. 예를 들어 이와 같은 방식을 통해서는, 청색 광선 또는 자외선을 방출하는 반도체 칩에 의하여 혼색의 광 또는 백색의 광이 발생할 수 있다.
본 발명의 목적은, 방출된 광선의 파장을 변환시킬 수 있는 주변 영향들로부터 반도체 칩이 보호되고, 제조 비용이 비교적 저렴한, 와이어 없는 방식으로 접촉되는 개선된 광전자 소자를 제공하는 것이다. 또한, 본 발명에 의해서는 상기와 같은 유형의 광전자 소자를 제조하기 위한 바람직한 방법도 제시되어야 한다.
상기 목적은 특허 청구항 1에 따른 광전자 소자 및 특허 청구항 12에 따른 방법 그리고 청구항 25에 따른 조명 장치에 의해서 달성된다. 본 발명의 바람직한 실시예들 및 개선예들은 종속항의 대상이다.
주(主) 방사 방향으로 광선을 방출하는 본 발명에 따른 광전자 소자는 반도체 칩 그리고 지지용 바디를 구비하며, 상기 반도체 칩은 제 1 주표면, 제 2 접촉면 및 상기 제 1 주표면에 마주 놓여 있고 제 2 접촉면을 갖는 제 2 주표면을 포함하고, 상기 지지용 바디는 상호 전기적으로 절연된 두 개의 연결 영역을 가지며, 이 경우 상기 반도체 칩은 제 1 주표면에 의해서 지지용 바디상에 고정되어 있고, 제 1 접촉면은 제 1 연결 영역과 도전 접속되어 있으며, 상기 반도체 칩과 지지용 바디에는 투명한 전기 절연 캡슐화층이 제공되어 있다. 이때 주 방사 방향으로 방출되는 광선은 상기 캡슐화층에 의해서 디커플링 된다. 또한 하나의 도전층이 제 2 접촉면으로부터 상기 캡슐화층의 한 부분 영역을 거쳐 지지용 바디의 제 2 전기적 연결 영역까지 뻗으며, 상기 도전층은 제 2 접촉면을 제 2 연결 영역과 도전 접속한다.
전기 절연 캡슐화층은 본 발명에 따른 광전자 소자에서 바람직하게 다수의 기능들을 수행한다. 상기 캡슐화층은 적층된 도전층에 의해서 단락이 형성되는 것을 방지해주는데, 그 이유는 캡슐화층이 전기적으로 절연되어 있기 때문이다. 이와 같은 경우는, 예를 들어 도전층을 반도체 칩의 측면 에지에 제공함으로써 상기 반도체 칩의 pn-접합부가 단락되는 경우 또는 지지용 바디의 두 개의 연결 영역들이 상기 도전층에 의해서 서로 연결되는 경우이다. 또한 상기 캡슐화층은 반도체 칩을 주변 영향들, 특히 오염물 및 습기에 대하여 보호해준다.
광전자 소자로부터 주 방사 방향으로 방출되는 광선이 캡슐화층에 의해서 디 커플링 되기 때문에, 예를 들어 자외선 또는 청색 광선을 방출하는 반도체 칩을 사용하여 백색광을 발생하기 위해서는, 상기 캡슐화층이 바람직하게는 발광 변환 물질을 함유할 수도 있다. 예컨대 YAG:Ce(Y3Al5O12:Ce3 +)와 같은 적합한 발광 변환 재료들은 WO 98/12757호에 공지되어 있으며, 상기 간행물의 공개 내용은 인용의 형태로 본 출원서에 포함된다. 발광 변환의 효율과 관련해서는, 캡슐화층이 광선 디커플링을 목적으로 제공된 반도체 칩의 표면에 직접 인접하는 경우가 특히 바람직하다.
광전자 소자는 바람직하게 Ⅲ-Ⅴ-연결 반도체 재료, 특히 질화물 연결 반도체 재료로 이루어진 광선 방출 반도체 칩을 포함한다.
캡슐화층은 예를 들어 플라스틱 층일 수 있다. 캡슐화층이 실리콘 층인 경우가 선호되는데, 그 이유는 실리콘이 특히 UV-광에 대한 높은 방사 안정성을 특징으로 하기 때문이다.
캡슐화층이 유리 층인 경우가 특히 선호된다. 유리로 이루어진 캡슐화층의 장점은, 일반적으로 유리가 플라스틱의 경우보다 더 우수하게 반도체 칩에 적응된 열 팽창 계수를 갖는다는 점이다. 따라서, 캡슐화층 내부에 균열을 형성할 수 있거나 또는 심지어 캡슐화층의 분리를 야기할 수 있는, 온도에 의존하는 기계적인 응력이 바람직하게 감소된다. 온도에 의존하는 응력에 의해서 도전층이 캡슐화층으로부터 분리될 수 있는 가능성도 회피된다. 또한 유리는 플라스틱에 비해 낮은 습기 흡수 능력을 특징으로 한다. 유리로 이루어진 캡슐화층의 경우에는 자외선에 대한 안정성도 또한 매우 높다.
반도체 칩의 제 1 주표면은 동시에 제 1 접촉면일 수 있으며, 반도체 칩은 상기 접촉면에서 지지용 바디의 제 1 연결 영역에 고정될 수 있다. 예를 들어 반도체 칩의 제 1 접촉면은 바람직하게 금속화층이 제공된 지지용 바디의 후면일 수 있으며, 지지용 바디의 제 1 연결 영역에 대한 전기적 연결은 납땜 결합 또는 전도성 접착제에 의해서 이루어질 수 있다.
하지만 대안적으로는, 제 1 접촉면뿐만 아니라 제 2 접촉면도 반도체 칩의 제 2 주표면에 있을 수 있고, 상호 절연된 도전층을 갖는 두 개의 접촉면들이 각각 지지용 바디의 두 개의 연결 영역들 중에서 하나의 연결 영역과 연결될 수도 있다. 이와 같은 가능성은 예컨대 사파이어 기판과 같이 절연 작용하는 기판을 갖는 반도체 칩의 경우에 바람직하다. 절연 작용하는 사파이어 기판은 예를 들어 질화물 연결 반도체를 기본으로 하는 반도체 칩에 많이 사용된다.
도전층은 예를 들어 구조화된 금속층이다. 상기 금속층은 바람직하게, 광전자 소자로부터 방출되는 광선의 흡수를 상기 금속층 내에서 감소시키기 위하여 상기 금속층이 단지 반도체 칩의 제 2 주표면의 적은 부분만을 커버하도록 구조화되었다. 금속층의 구조화는 예컨대 포토리소그래피에 의해서 이루어질 수 있다.
상기 도전층이 방출된 광선을 투과시키는 층으로 형성된 경우가 매우 바람직하다. 이와 같은 경우는 특히 제조 비용을 줄이기 위해서 바람직한데, 그 이유는 상기 투과층이 광선 디커플링을 목적으로 제공된 상기 절연층의 영역들로부터 떨어져 있을 필요가 없고, 그에 따라 구조화도 필요치 않기 때문이다. 도전층은 예를 들어 투명한 전도성 산화물(TCO), 특히 인듐-주석-산화물(ITO)을 함유할 수 있다.
광전자 소자의 무전위 표면을 원하는 경우에는 절연 커버층, 예컨대 그 위에 도전층이 제공되는 래커층이 바람직하다.
주(主) 방사 방향으로 광선을 방출하고, 반도체 칩 그리고 지지용 바디를 구비하며, 상기 반도체 칩이 제 1 주표면, 제 1 접촉면 및 상기 제 1 주표면에 마주 놓여 있고 제 2 접촉면을 갖는 제 2 주표면을 포함하고, 상기 지지용 바디가 상호 절연된 두 개의 전기 연결 영역을 가진 광전자 소자를 제조하기 위한 방법에서는, 상기 반도체 칩의 제 1 주표면을 지지용 바디 상에 장착하고, 그 다음에 투명한 절연 캡슐화층을 반도체 칩과 지지용 바디 상에 제공하며, 반도체 칩의 제 2 접촉면을 적어도 부분적으로 노출하기 위하여 캡슐화층에 제 1 리세스를 형성하고, 지지용 바디의 제 2 연결 영역을 적어도 부분적으로 노출하기 위하여 캡슐화층에 제 2 리세스를 형성한다. 그리고나서, 반도체 칩의 제 2 접촉면과 지지용 바디의 제 2 연결 영역 간에 도전 연결을 만들기 위하여 도전층이 제공된다.
캡슐화층이 플라스틱 층인 경우가 바람직하다. 상기 캡슐화층은 예를 들어 플라스틱 박막을 그 위에 라미네이팅 함으로써, 폴리머 용액을 그 위에 압착하거나 또는 스프레잉 함으로써 제공될 수 있다.
본 발명에 따른 방법의 특히 바람직한 변형예에서는, 예를 들어 졸-겔-방법을 이용하여 현탁액을 진공증착 하거나 또는 스핀코팅 함으로써 제일 먼저 전구체-층이 반도체 칩과 지지용 바디상에 제공된다. 그 다음에 제 1 온도 처리에 의해서 상기 전구체-층의 유기 성분들이 제거된다. 이와 같은 방식으로 형성된 층은 그 다음에 유리 층의 형태로 된 캡슐화층을 형성하기 위하여 제 2 온도 처리에 의해서 압착된다.
캡슐화층 안에 있는 제 1 리세스 및 제 2 리세스는 바람직하게 상기 리세스 영역 안에 있는 캡슐화층이 레이저 조사에 의해 제거됨으로써 만들어진다.
도전층은 바람직하게 PVD-방법, 예컨대 스퍼터링에 의해서 적층된 다음에 갈바닉 증착에 의해서 보강된다.
대안적으로 도전층은 압축 방법, 특히 실크 스크린 압축 방법에 의해서도 적층될 수 있다. 상기 도전층은 또한 스프레잉 방법 또는 스핀코팅 방법에 의해서도 형성될 수 있다.
본 발명에 따른 광전자 소자는 특히 조명 장치, 특별히 예를 들어 서치 라이트와 같은 고출력 조명 장치에 사용하기에 적합하다. 한 바람직한 실시예에 따르면, 상기 광전자 소자 또는 조명 장치는 다수의 반도체 칩을 포함한다. 특히 광전자 소자는 자동차의 정면 서치 라이트에 사용될 수 있거나 또는 영사 적용예들, 예컨대 화상-프로젝터 및/또는 비디오-프로젝터에서 광원으로 사용될 수 있다.
조명 장치는 바람직하게 적어도 하나의 광학 소자를 포함한다. 광전자 소자의 각 반도체 칩에는 바람직하게 적어도 하나의 광학 소자가 할당되어 있다. 상기 광학 소자는 가급적 높은 방사 세기 및 가급적 낮은 편차를 갖는 빔 원뿔을 형성하기 위해서 이용된다.
바람직하게는 다수의 반도체 칩에 공통으로 하나의 광학 소자가 할당되어 있다. 이와 같은 경우는 예를 들어 각각 반도체 칩에 하나의 고유한 광학 소자가 할 당되어 있는 경우에 비해서 조립이 간단하다는 장점을 갖는다. 추가적으로 또는 대안적으로는 반도체 칩들이 두 개의 그룹으로 분할되고, 상기 두 개의 그룹에 각각 하나의 고유한 광학 소자가 할당될 수도 있다. 각각의 반도체 칩에 고유한 하나의 광학 소자를 할당하는 것도 물론 가능하다. 광전자 소자 또는 조명 장치는 하나의 고유한 광학 소자가 할당되어 있는 단 하나의 반도체 칩을 포함할 수도 있다.
상기 광학 소자는 바람직하게, 통상적인 집중 장치를 사용하는 경우와 비교할 때, 반대 방향으로의 방사를 위해 제공된 비-투영 광학 집중 장치의 형태로 형성되었다. 이와 같은 유형의 적어도 하나의 광학 소자를 사용함으로써, 광원으로부터 방출되는 광의 편차는 바람직하게 효과적으로 줄어들 수 있다.
광학 집중 장치의 광 입사부가 가급적 반도체 칩 가까이에 배치된 경우가 특히 바람직하며, 이와 같은 배치 상태는 본 출원서에 제시된 와이어 없는 방식 접촉에 의해서 매우 우수하게 성취될 수 있는데, 그 이유는 본딩 와이어를 이용한 접촉과 비교할 때 접촉부가 매우 낮은 높이로 형성될 수 있기 때문이다. 바람직하게, 광학 소자로부터 광이 방출될 때에 형성되는 입체각은 상기 광학 소자에 의해서 가급적 반도체 칩 근처에서는 축소되는데, 그 이유는 상기 반도체 칩 근처에서는 빔 원뿔의 횡단면이 계속해서 작기 때문이다. 이와 같은 입체각의 축소는 특히, 서치 라이트 적용예들 또는 영사 장치들의 경우와 마찬가지로, 최고의 방사 강도로 최소의 면에 투영이 이루어져야 하는 경우에 필요하다.
기하학적인 광학 장치에서 중요한 보존 값은 에땅뒤(Etendue), 즉 광 가이드 값이다. 상기 보존 값은 광원의 표면적을 상기 광원의 방사시에 형성되는 입체각에 따라 적분한 값이다. 에땅뒤는 임의의 세기를 갖는 광 원뿔의 연장(extent)이다. 상기 에땅뒤 보존의 결과는 다른 무엇보다도 확산 방사선원, 예컨대 반도체 칩의 광이 더 이상 집중되지 않는다는 것, 즉 손실을 감수하지 않고서는 연장이 보다 작은 면으로 더 이상 편향될 수 없다는 것이며, 그 때문에 가급적 작은 횡단면을 갖는 광선속이 상기 광학 소자 내부로 입사되는 경우가 바람직하다. 바로 이와 같은 입사는 제시된 접촉에 의해서 특히 바람직한 방식으로 가능해진다.
특히 한 바람직한 실시예에서는, 광이 광학 소자로부터 25°보다 작거나 같은, 바람직하게는 20 °보다 작거나 같은, 특히 바람직하게는 15°보다 작거나 같은 개방각을 갖는 빔 원뿔로 방출되도록, 상기 광은 광학 소자에 의해서 강하게 시준된다. 다시 말해서, 광의 편차가 심하게 줄어든다.
바람직한 광학 집중기는 CPC-, CEC- 또는 CHC-형상의 광학 집중기로서, 이하에서 상기 집중기들은 반사 작용하는 측벽이 적어도 부분적으로 그리고/또는 적어도 광범위하게 복합 포물선형 집중기(Compound Parabolic Concentrator; CPC)의 형상, 복합 타원형 집중기(Compound Elliptic Concentrator; CEC)의 형상 및/또는 복합 쌍곡선형 집중기(Compound Hyperbolic Concentrator, CHC)의 형상을 갖는 집중기들을 의미한다.
원하는 방사 특성을 최적의 상태로 설정하기 위하여, 광학 소자의 반사 작용하는 면들은 특히 바람직하게 전체적으로 또는 부분적으로 자유 형상 면들로서 형성되었다. 상기 광학 소자의 기본 형상은 바람직하게 CPC, CEC 또는 CHC와 유사하 다.
대안적으로, 집중기는 바람직하게 광선 유입부를 광선 방출부와 연결하는 측벽을 가지며, 상기 측벽은 이 측벽 상에서 진행하는 상기 광선 유입부와 광선 방출부 간의 직접적인 연결선이 실제로 직선으로 진행하도록 형성되었다.
광학 소자가 바람직하게는 유전성 집중기 타입으로 형성되고, 적합한 굴절 지수를 갖는 유전성 재료를 함유하는 전체 바디 형상의 베이스를 가짐으로써, 상기 광학 소자 내부로 입사되는 광은 상기 전체 바디의 측방 경계면에서 이루어지는 전반사(total reflection)에 의하여 주변 매체 쪽으로 반사된다. 이와 같은 전반사를 활용함으로써, 광 반사시에도 광의 흡수는 전반적으로 회피된다.
광학 소자는 바람직하게 렌즈 형태로 구부러진 경계면을 갖는 광선 방출부를 갖는다. 이와 같은 광선 방출부에 의하여, 광 편차는 보다 광범위하게 줄어들 수 있다.
이웃하는 일부분의 반도체 칩들 또는 모든 이웃하는 반도체 칩들이 가급적 작은 상호 간격을 두고 배치되는 것이 바람직하다. 이 간격은 바람직하게는 300 ㎛보다 작거나 같으며, 특히 바람직하게는 100 ㎛보다 작거나 같고 0 ㎛보다 크거나 같다. 이와 같은 조치는 가급적 높은 빔 밀도에 도달하기 위해서 바람직하다. 그와 동시에, 반도체 칩들이 상기와 같은 형태로 조밀하게 배치된 경우에는 본딩 와이어를 이용하여 상기 반도체 칩들을 전기 접촉하는 것이 바람직하지 않을 수 있으며, 그 반면에 상술된 바와 같은 무접촉 방식의 접촉은 서로 좁게 배치된 칩들을 전기 접촉하기에 특히 바람직하다.
본 발명은 도 1 내지 8에 도시된 실시예들을 참조하여 아래에서 상세하게 설명된다.
도 1은 본 발명에 따른 광전자 소자의 제 1 실시예를 횡으로 절단하여 도시한 개략적인 횡단면도이며,
도 2는 본 발명에 따른 방법의 제 1 실시예를 중간 단계들을 참조하여 개략적인 도시한 개략도이고,
도 3은 본 발명에 따른 방법의 제 2 실시예에서 캡슐화층 및/또는 커버층 증착의 한 변형예를 개략적으로 도시한 개략도이며,
도 4는 조명 장치의 제 1 실시예의 개략적인 사시도이고,
도 5는 조명 장치의 제 2 실시예의 개략적인 사시도이며,
도 6은 조명 장치의 제 3 실시예의 개략적인 사시도이고,
도 7은 조명 장치의 제 4 실시예의 개략적인 단면도이며,
도 8은 조명 장치의 제 5 실시예의 개략적인 단면도이다.
동일하거나 동일한 기능을 하는 소자들은 도면에서 동일한 도면 부호를 갖는다.
도 1에 도시된 본 발명에 따른 광전자 소자의 제 1 실시예는 지지용 바디(10)를 포함하고, 상기 지지용 바디 상에는 두 개의 접촉 금속화층이 증착되어 있으며, 상기 두 개의 금속화층 중에서 하나는 제 1 연결 영역(7)을 형성하고, 다른 하나는 제 2 연결 영역(8)을 형성한다. 하나의 반도체 칩(1)은 제 1 주표면(2)에 의해 제 1 연결 영역(7) 상에 장착되며, 본 실시예에서 상기 제 1 주표면은 동 시에 제 1 접촉면(4)이 된다. 반도체 칩(1)을 제 1 연결 영역(7) 상에 조립하는 과정은 예를 들어 납땜 또는 접착에 의해서 이루어진다. 반도체 칩(1)은 제 1 주표면(2)에 마주 놓인 상기 반도체 칩(1)의 제 2 주표면(5)에 제 2 접촉면(6)을 갖는다.
반도체 칩(1) 및 지지용 바디(10)에는 캡슐화층(3)이 제공된다. 상기 캡슐화층(3)은 바람직하게는 플라스틱 층이다. 특히 실리콘 층이 사용될 수 있는데, 그 이유는 실리콘 층이 매우 우수한 방사 안정성을 특징으로 하기 때문이다. 캡슐화층(3)이 유리 층인 경우가 특히 바람직하다.
제 2 접촉면(6) 및 제 2 연결 영역(8)은 캡슐화층(3)의 한 부분 영역 위로 뻗는 도전층(14)에 의해서 서로 연결되어 있다. 상기 도전층(14)은 예를 들어 금속 또는 투명한 도전성 산화물(TCO), 예컨대 인듐-주석-산화물(ITO), ZnO:Al 또는 SnO:Sb를 함유한다.
무전위 표면을 얻기 위하여, 상기 도전층(14) 상에는 바람직하게 절연 커버층(15), 예컨대 래커층이 제공된다. 투명한 절연 커버층(15)의 경우, 상기 커버층은 바람직하게 구조화될 필요가 없기 때문에 광전자 소자 상에 표면 전체적으로 제공될 수 있다. 바람직하게는 상기 연결 영역(7, 8)의 부분 영역(16, 17)이 캡슐화층(3) 및 커버층(15)으로부터 노출됨으로써, 상기 노출된 부분 영역에는 광전자 소자에 전력을 공급하기 위한 전기 단자가 설치될 수 있다.
캡슐화층(3)에 의해 반도체 칩(1)은 주변 영향들, 특히 오염물 또는 습기로부터 보호된다. 캡슐화층(3)은 또한 상기 도전층(14)의 절연 캐리어로서도 기능하 는데, 상기 절연 캐리어는 지지용 바디의 두 개 연결 영역(7 또는 8)의 측면 에지 및/또는 반도체 칩(1)의 측면 에지의 단락을 방지한다.
그밖에, 반도체 칩(1)으로부터 주 방사 방향(13)으로 방출되는 광선도 상기 캡슐화층(3)에 의해 광전자 소자로부터 디커플링 된다. 이와 같은 디커플링의 장점은, 상기 방출된 광선의 적어도 한 부분의 파장을 더 큰 파장 쪽으로 이동시키는 발광-변환 재료가 캡슐화층(3)에 부가될 수 있다는 점이다. 특히 이와 같은 방식에 의해서는 백색광이 발생할 수 있는데, 상기 백색광 내에서는 청색 또는 자외선 스펙트럼 영역에서 방출하는 반도체 칩(1)으로부터 발생하는 광선이 상보적인 황색 스펙트럼 영역으로 부분적으로 변환된다. 이 목적을 위하여 바람직하게는 예컨대 GaN, AlGaN, InGaN 또는 InGaAlN과 같은 질화물 결합 반도체 재료를 함유하는 광선 발생 액티브 구역을 갖는 반도체 칩(1)이 사용된다.
본 발명에 따른 방법의 한 실시예는 도 2A 내지 2F에 개략적으로 도시된 중간 단계들을 참조하여 아래에서 상세하게 설명된다.
도 2A는 지지용 바디(10)를 보여주며, 상기 지지용 바디 상에는 상호 전기 절연된 두 개의 연결 영역(7, 8)이 예를 들어 금속화층의 증착 및 구조화에 의해서 형성되어 있다.
도 2B에 도시된 중간 단계에서, 제 1 주표면(2) 및 제 2 주표면(5)을 포함하는 반도체 칩(1)은 본 실시예에서 상기 반도체 칩(1)의 제 2 주표면(2)과 동일한 제 1 접촉면(4)에 의해서 상기 지지용 바디(10)의 제 1 연결 영역(7) 상에 장착된다. 반도체 칩(1)을 지지용 바디(10) 상에 장착하는 과정은 예를 들어 납땜 결합 또는 도전성 접착제에 의해서 이루어진다. 반도체 칩(1)은 제 2 주표면(5)에 제 2 접촉면(6)을 가지며, 상기 제 2 접촉면은 예를 들어 접촉층 또는 연속 접촉층으로부터 형성되고, 상기 접촉층 또는 연속 접촉층은 제 2 주표면(5) 상에 제공되어 예를 들어 포토리소그래피에 의해서 구조화된다.
도 2C에는, 연결 영역(7, 8)이 제공된 지지용 바디(10)와 반도체 칩(1) 상에 캡슐화층(3)이 제공되는 한 중간 단계가 도시되어 있다. 캡슐화층(3)은 바람직하게 폴리머 용액을 스프레잉 하거나 또는 스핀코팅 함으로써 제공된다. 또한 프린팅 방법, 특히 실크 스크린 프린팅 방법도 캡슐화층(3)을 제공하기에 바람직하다.
도 2D에 도시된 방법 단계에서는, 제 2 접촉면(6)의 한 부분 영역을 노출하는 제 1 리세스(11) 그리고 지지용 바디(10)의 제 2 연결 영역(8)의 한 부분 영역을 노출하는 제 2 리세스(12)가 캡슐화층(3) 내부에 형성된다. 상기 리세스(11, 12)는 바람직하게 레이저 가공에 의해서 형성된다. 바람직하게는, 광전자 소자의 지지용 바디(10)에 전기 단자들을 설치할 수 있기 위하여 제 1 연결 영역(7)의 한 부분 영역(16) 그리고 제 2 연결 영역(8)의 한 부분 영역(17)도 노출된다.
도 2E에 도시된 중간 단계에서는, 이전에 리세스(11)에 의해서 노출된 제 2 접촉면(6)이 이전에 리세스(12)에 의해서 노출된 제 2 연결 영역(8)과 도전층(14)에 의하여 도전 접속된다.
도전층(14)은 예컨대 금속층이다. 예를 들어 상기 도전층은, 우선 예를 들어 약 100 nm 두께의 비교적 얇은 금속층이 캡슐화층(3)의 전체 표면에 걸쳐 증착되는 방식으로 제공된다. 이와 같은 제공 과정은 예컨대 진공증착 또는 스퍼터링 에 의해서 이루어질 수 있다. 그 다음에 포토 래커층(도시되지 않음)이 상기 금속층 상에 제공되는데, 상기 포토 래커층 내부에서는 상기 도전층(14)이 제 2 접촉면(6)을 제 2 연결 영역(8)과 연결시켜야 하는 영역에 포토 기술에 의하여 리세스가 형성된다.
포토 래커층 내부에 있는 리세스 영역에서는 이전에 제공된 금속층이 갈바닉 증착에 의해서 보강된다. 이와 같은 보강 과정에서는 바람직하게, 상기 갈바닉 증착 방식으로 보강된 영역에서 측정된 금속층의 두께가 이전에 전체 표면에 걸쳐 제공된 금속층의 두께보다 훨씬 더 두껍다. 예를 들어 갈바닉 증착 방식으로 보강된 영역에서의 금속층의 두께는 수 ㎛에 달할 수 있다. 그 다음에 상기 포토 래커층이 제거되고 에칭 공정이 실행되는데, 이와 같은 에칭 공정에 의하여 금속층은 갈바닉 증착 방식으로 보강되지 않은 영역에서 완전히 제거된다. 그와 달리 상기 갈바닉 증착 방식으로 보강된 영역에서는 금속층의 두께가 더 두껍다는 이유로 단지 일부분만 제거됨으로써, 금속층은 상기 영역에 도전층(14)으로서 남게 된다.
대안적으로는, 도전층(14)이 구조화된 형태로 캡슐화층(3) 상에 직접 제공되는 것도 또한 가능하다. 이와 같은 대안적인 가능성은 예를 들어 프린팅 방법, 특히 실크 스크린 프린팅 방법에 의해서 구현될 수 있다.
도전층(14)을 구조화하거나 또는 구조화된 형태로 제공하는 것은 바람직하게 방출된 광선을 투과시키는 도전층(14)이 제공되는 경우에는 필요치 않다. 투명한 도전층으로서는 특히 투명한 도전성 산화물(TCO), 바람직하게는 인듐-주석-산화물(ITO), 또는 대안적으로 도전성 플라스틱 층이 적합하다. 상기 투명한 도전층은 바람직하게 진공증착, 프린팅, 스프레잉 또는 스핀코팅에 의해서 제공된다.
도 2F에 도시된 방법 단계에서는 전기 절연 커버층(15)이 제공된다. 상기 절연 커버층(15)은 바람직하게 플라스틱 층, 예컨대 래커 층이다. 무전위 표면을 형성하기 위하여, 상기 절연 커버층(15)은 특히 도전층(14)을 커버한다.
캡슐화층(3)을 제공하는 단계, 다시 말해 도 2C에 도시된 중간 단계의 한 대안적인 변형예는 도 3A, 3B 및 3C를 참조하여 아래에서 설명된다.
본 변형예에서는 반도체 칩(1)과 지지용 바디(10) 상에 제일 먼저 전구체-층(9)이 제공되는데, 상기 전구체-층은 유기 성분뿐만 아니라 무기 성분도 함유한다.
상기 전구체-층은 예를 들어 졸-겔-방법을 이용하여 현탁액을 진공증착, 스퍼터링, 스프레잉 또는 스핀코팅 함으로써 제공된다.
중성의 N2-분위기 또는 낮은 O2-부분 압력에서 약 4시간 내지 8시간 동안 바람직하게는 약 200 ℃ 내지 400 ℃의 온도에서 온도처리 함으로써, 상기 전구체-층(9)의 유기 성분들은 도 3B에 화살표(18)로 지시된 바와 같이 제거된다.
상기와 같은 방식으로 형성된 층은 그 다음에 캡슐화층(3)을 형성하기 위하여 도 3C에 개략적으로 도시된 바와 같이 소결 공정에 의해서 압착된다. 상기 소결은 바람직하게 약 300 ℃ 내지 500 ℃의 온도(T2)에서 약 4시간 내지 8시간 동안 추가로 온도처리 함으로써 이루어진다. 상기 소결은 유리 층의 종류에 따라 바람직하게는 환원 분위기에서 실시되거나 또는 산화 분위기에서 실시된다.
도 3A, 3B 및 3C에 기술된 방법 단계들은 유리로 이루어진 커버층(15)을 제조하기 위해서도 유사한 방식으로 사용될 수 있다. 이 경우 상기 방법 단계들은 바람직하게 유리로 이루어진 캡슐화층(3)을 형성하기 위하여 한 번 실행되고, 유리로 이루어진 커버층(15)을 증착하기 위하여 상기 도전층(14)의 제공 후에 반복 실행된다.
전기 절연층 및 도전층을 여러 번 반복하여 제공하면 다수의 층으로 구성된 회로 설계도 구현될 수 있다. 이와 같은 회로 설계는 특히 다수 개의 반도체 칩을 포함하는 LED-모듈에 바람직하다.
도 4 내지 8에는 각각 적어도 하나의 광학 소자(19)를 포함하는 적어도 하나의 광전자 소자를 구비한 조명 장치가 도시되어 있으며, 이 경우 광전자 소자의 각각의 반도체 칩(1)에는 하나의 광학 소자가 할당되어 있다.
도 6에서 광원(2) 상에는 반도체 칩에 걸쳐 다수의 광학 소자들(19)이 배치되어 있으며, 상기 광학 소자들은 예컨대 서로 일체형으로 형성되어 있다. 그와 달리 도 4에 도시된 광전자 소자는 단 하나의 광학 소자를 갖는다. 상기 광학 소자(19)는 CPC-형상으로 형성되었다.
광전자 소자의 각각의 반도체 칩(1)은 예를 들어 단 하나의 광학 소자(19)에 할당되어 있다. 반도체 칩들을 향하고 있는 상기 광학 소자의 광선 유입부는 하나의 광선 유입 개구를 구비하고, 상기 광선 유입 개구의 측면은 예컨대 상응하는 반도체 칩의 수평 에지 길이의 1.5배 미만, 바람직하게는 상기 에지 길이의 1.25배 미만이다. 이와 같이 크기가 작은 광선 유입부를 가급적 반도체 칩 가까이에 배치 하면, 반도체 칩들로부터 방출되는 광선의 편차가 효과적으로 줄어들 수 있고, 휘도가 높은 빔 원뿔이 형성될 수 있다.
각각의 반도체 칩에 단 하나의 고유한 광학 소자(19)를 할당하는 대신에, 상기 광학 소자(19)는 예를 들어 도 5에 도시된 광전자 소자의 광학 소자(19)에 해당하는 경우와 마찬가지로 다수의 반도체 칩(1)을 위해서도 제공될 수 있다. 상기 광학 소자(19)는 CPC의 형상으로도 형성된다. 상기 광학 소자(19)는 예를 들어 여섯 개의 반도체 칩(1)을 위해 제공되었다.
가급적 높은 효율에 도달하기 위해서는 반도체 칩들(1)이 가급적 가깝게 나란히 배치되어야만 한다. 이웃하는 반도체 칩들(1)의 적어도 일부분은 예를 들어 50 ㎛ 이하의 상호 간격을 갖는다. 상기 반도체 칩들이 실제로 상호 간격을 전혀 갖지 않는 경우가 특히 바람직하다.
CPC-형상 집중기의 대안으로서 광학 소자(19)는 예컨대 광선 유입부로부터 광선 방출부까지 직선으로 연장되는 측벽을 갖는다. 이와 같은 유형의 광학 소자(19)의 한 예는 도 6에 도시되어 있다. 이와 같은 유형의 광학 소자(19)에서는 바람직하게 광선 방출부가 구면 또는 비구면 렌즈를 구비하거나 또는 이와 같은 렌즈의 형태로 외부로 구부러져 있다.
구면 곡률과 비교되는 비구면 곡률의 장점은, 상기 비구면 곡률이 예를 들어 광학 소자(19)의 광학 축으로부터 간격이 증가함에 따라 점차 감소한다는 것이다. 따라서, 광학 소자(19)에 의해 줄어들 수 있는 편차를 갖는 빔 원뿔이 점 형태의 광 방사선원이 아니라 오히려 소정 크기만큼 연장되는 광원이라는 상황이 고려된 다.
광선 유입부로부터 광선 방출부까지 직선으로 연장되는 반사 작용하는 벽을 갖는 상기와 같은 유형의 광학 소자는 CPC-형상의 광학 소자와 비교할 때, 빔 원뿔의 편차가 상당히 줄어드는 동시에 광학 소자(19)의 전체 높이도 현저히 줄어들 수 있다는 장점을 갖는다. 이와 같은 유형의 광학 소자들이 갖는 또 다른 장점은, 상기 광학 소자들의 직선 측면들이 예를 들어 사출성형 또는 이송성형과 같은 사출 방법에 의해서 더욱 간단하게 제조될 수 있는 한편, CPC-형상 집중기에서와 같은 구부러진 측면들이 형성될 수 있는 가능성은 비교적 적다는 것이다.
광학 소자로서는 바람직하게 유전성 재료로 이루어진 베이스를 갖는 유전성 집중기가 사용된다. 하지만 대안적으로는 반사 작용하는 내벽을 갖춘 상응하는 공동부를 규정하는 베이스를 갖는 집중기도 사용될 수 있다.
광학 소자(19)가 유전성 집중기의 형태로 형성된 경우에, 상기 광학 소자(19)를 반도체 칩 상에 또는 상기 반도체 칩에 대하여 상대적으로 배치하기 위해서는 일반적으로 추가의 고정 장치들이 필요하다.
도 4 및 6에 도시된 광학 소자들은 고정 부재(120)를 포함하며, 상기 고정 부재는 광학 소자 또는 광학 소자들(19)의 광선 방출부 근처에서 유전성 베이스로부터 멀어지는 방향으로 연장되고, 측면에서 상기 베이스로부터 돌출하며, 베이스까지 간격을 두고 광선 유입부의 방향으로 진행한다.
고정 부재(120)는 예를 들어 기둥 형태의 소자들을 포함할 수 있으며, 상기 기둥 형태의 소자들 상에 광학 소자들이 세워져 있음으로써, 상기 광학 소자들은 반도체 칩(1)에 대하여 상대적으로 배치될 수 있다.
상기와 같은 유형의 고정 부재(120)의 대안으로서 광학 소자들(19)은 별도의 고정 장치들에 의하여 장착 및 배치될 수 있다. 예를 들면 광학 소자들이 별도의 프레임 내부에 삽입될 수 있다.
도 4 및 6에 도시된 소자들은 하나의 모듈 캐리어(20)를 갖는 광전자 모듈들이다. 상기 모듈 캐리어 상에 또는 그 내부에는 전기 도체 스트립 및 대응 커넥터(25)가 형성되어 있으며, 상기 대응 커넥터를 통하여 모듈이 상응하는 플러그에 의해서 전기적으로 접속될 수 있다.
도 7에 도시된 소자의 경우에는, 광학 소자(19)의 광선 유입부가 절연 커버층(15)에 인접하도록 상기 광학 소자(19)가 상기 절연 커버층(15) 상에 직접 제공된다. 이 경우 커버층(15)은 광학 소자를 위한 커플링 재료로서 기능한다. 대안적으로 상기 커플링 재료는 또한 추가 층의 형태로 반도체 칩(1) 상에 제공될 수도 있다. "커플링 재료"라는 용어는 예를 들어 반도체 칩(1)으로부터 방출되는 광선을 투과시키고 바람직하게는 상기 반도체 칩(1)의 반도체 재료의 굴절 지수에 상응하는 굴절 지수를 갖는 유전성 재료를 의미하며, 이와 같은 상기 커플링 재료의 특성에 의해서는 반도체 칩(1)과 광학 소자(19) 사이의 경계면에서 프레넬-손실 및 전반사가 현저하게 줄어들게 된다.
프레넬-손실은 굴절 지수가 급격하게 상승하는 경계면에서의 반사로 인한 손실이다. 전형적인 한 가지 예는, 예를 들어 전자기 광선이 광학 소자 내부로 입사되거나 또는 광학 소자로부터 외부로 방출될 때에 공기와 유전성 재료 사이에서 나 타나는 굴절 지수의 급격한 상승이다.
반도체 칩(1)은 커플링 재료에 의해서 광학 소자(19)의 유전성 베이스에 광학적으로 결합되어 있다. 상기 커플링 재료는 예를 들어 광학 소자(19)의 유전성 바디의 굴절 지수 혹은 반도체 칩(1)의 반도체 재료의 굴절 지수에 적응되었거나 또는 상기 두 가지 재료들의 굴절 지수 사이에 놓인 굴절 지수를 갖는 방사선 투과성 겔이다. 겔에 대한 대안으로서 예를 들어 에폭시수지 또는 래커 형태의 재료도 사용될 수 있다.
상기 커플링 재료의 굴절 지수는 바람직하게 광학 소자(19)의 유전성 바디의 굴절 지수와 반도체 칩(1)의 한 반도체 재료의 굴절 지수 사이에 놓여 있다. 중요한 것은, 상기 굴절 지수가 1보다 훨씬 더 크다는 것이다. 예를 들면 1.3 이상, 바람직하게는 1.4 이상의 굴절 지수를 갖는 커플링 매체용 커플링 재료가 사용된다. 예컨대 실리콘이 고려된다. 그러나 예컨대 액체와 같은 다른 물질도 커플링 매체로서 가능하다. 물은 예를 들어 약 1.3 이상의 굴절 지수를 갖고, 커플링 매체로서 기본적으로 적합하다.
도 8에 도시된 실시예에서는 반도체 칩(1)과 광학 소자(19) 사이에 갭(5), 예컨대 공기 갭이 존재한다. 대안적으로 상기 갭(5)은 다른 기체로 채워질 수도 있고, 상기 갭(5) 내부가 진공 상태인 경우도 역시 가능하다. 상기 갭으로 인해, 반도체 칩(1)으로부터 방출되는 광선의 고편차(high divergent) 부분은 경계면에서의 반사로 인하여 저편차 부분보다 더 적게 광학 소자(19) 내부에 결합된다. 이와 같은 상황은 하이 레벨로 시준된 빔 원뿔의 형성을 위해서 그리고 고편차 부분이 장애를 일으킬 수 있는 적용예들에서 바람직할 수 있다. 이와 같은 적용예들의 한 가지 예는 투영 적용예이다.
도 7에 도시된 실시예에서 광학 소자의 광선 유입부로부터 반도체 칩(1)까지의 간격은 100 ㎛ 미만, 예컨대 약 60 ㎛에 불과하다. 도 8에 도시된 실시예에서 광학 소자의 광선 유입부로부터 반도체 칩까지의 간격은 예컨대 180 ㎛이다.
본 발명은 실시예들을 참조한 상세한 설명에 의해서 제한되지 않는다. 오히려 본 발명은 각각의 새로운 특징 그리고 여러 가지 특징들의 각각의 조합을 포함하며, 특히 상기 특징과 상기 특징 조합 자체가 청구의 범위 또는 실시예들에 명시적으로 기술되어 있지 않더라도 각각의 특징 조합들은 청구의 범위에 포함되는 것으로 간주할 수 있다.

Claims (31)

  1. 주(主) 방사 방향(13)으로 광선을 방출하고,
    반도체 칩(1) 그리고 지지용 바디(10)를 구비하며,
    상기 반도체 칩(1)이 제 1 주표면(2), 제 1 접촉면(4) 및 상기 제 1 주표면(2)에 마주 놓여 있고 제 2 접촉면(6)을 갖는 제 2 주표면(5)을 포함하고, 상기 지지용 바디(10)는 상호 전기적으로 절연된 두 개의 연결 영역(7, 8)을 가지며,
    상기 반도체 칩(1)이 제 1 주표면(2)에 의해서 지지용 바디(10) 상에 고정되어 있고, 상기 제 1 접촉면(4)이 제 1 연결 영역(7)과 도전 접속된 광전자 소자에 있어서,
    상기 반도체 칩(1)과 상기 지지용 바디(10)에는 투명한 전기 절연 캡슐화층(3)이 제공되며,
    상기 주 방사 방향(13)으로 방출되는 광선은 상기 캡슐화층(3)에 의해서 디커플링 되며,
    하나의 도전층(14)이 제 2 접촉면(6)으로부터 상기 캡슐화층(3)의 한 부분 영역을 거쳐 상기 지지용 바디(10)의 제 2 전기적 연결 영역(8)까지 뻗으며,
    상기 도전층(14)이 제 2 접촉면(6)을 제 2 연결 영역(8)과 도전 접속하는 것을 특징으로 하는,
    광전자 소자.
  2. 제 1 항에 있어서,
    상기 캡슐화층(3)이 발광 변환 재료를 함유하는 것을 특징으로 하는,
    광전자 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 캡슐화층(3)이 플라스틱 층인 것을 특징으로 하는,
    광전자 소자.
  4. 제 3 항에 있어서,
    상기 캡슐화층(3)이 실리콘을 함유하는 것을 특징으로 하는,
    광전자 소자.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 캡슐화층(3)이 유리 층인 것을 특징으로 하는,
    광전자 소자.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 접촉면(4)이 반도체 칩의 제 1 주표면(2)에 인접하며,
    상기 반도체 칩(1)은 상기 제 1 접촉면(4)에 의하여 도전성 결합 방식으로 상기 제 1 연결 영역(7) 상에 장착되는 것을 특징으로 하는,
    광전자 소자.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 접촉면은 반도체 칩(1)의 제 2 주표면(5)에 배치되어 있고, 추가의 도전층이 상기 제 1 접촉면으로부터 상기 캡슐화층(3)의 한 부분 영역을 거쳐 지지용 바디(10)의 제 1 전기 연결 영역(7)까지 뻗으며, 상기 추가의 도전층이 상기 제 1 접촉면을 상기 제 1 연결 영역(7)에 도전 접속하는 것을 특징으로 하는,
    광전자 소자.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 도전층(14)은 방출된 광선을 투과시키는 층인 것을 특징으로 하는,
    광전자 소자.
  9. 제 8 항에 있어서,
    상기 도전층(14)이 투명한 전도성 산화물, 바람직하게는 인듐-주석-산화물을 함유하는 것을 특징으로 하는,
    광전자 소자.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 도전층(14)은 구조화된 금속층인 것을 특징으로 하는,
    광전자 소자.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    하나의 절연 커버층(15)이 상기 도전층(14) 상에 제공되는 것을 특징으로 하는,
    광전자 소자.
  12. 제 11 항에 있어서,
    상기 커버층(15)은 유리 층인 것을 특징으로 하는,
    광전자 소자.
  13. 주(主) 방사 방향(13)으로 광선을 방출하고,
    반도체 칩(1) 그리고 지지용 바디(10)를 구비하며,
    상기 반도체 칩(1)이 제 1 주표면(2), 제 1 접촉면(4) 및 상기 제 1 주표면(2)에 마주 놓여 있고 제 2 접촉면(6)을 갖는 제 2 주표면(5)을 포함하고, 상기 지지용 바디(10)는 상호 전기적으로 절연된 두 개의 연결 영역(7, 8)을 갖는 광전자 소자를 제조하기 위한 방법으로서,
    상기 방법이
    상기 반도체 칩(1)을 상기 제 1 주표면(2)을 이용하여 지지용 바디(10) 상에 장착하는 단계,
    투명한 전기 절연 캡슐화층(3)을 반도체 칩(1) 및 지지용 바디(10) 상에 제공하는 단계,
    상기 반도체 칩(1)의 제 2 접촉면(6)을 적어도 부분적으로 노출하기 위하여 상기 캡슐화층(3)에 제 1 리세스를 형성하고, 상기 지지용 바디(10)의 제 2 연결 영역(8)을 적어도 부분적으로 노출하기 위하여 상기 캡슐화층(3)에 제 2 리세스(12)를 형성하는 단계, 그리고
    상기 반도체 칩의 제 2 접촉면(6) 및 상기 지지용 바디(10)의 제 2 연결 영역(8)을 도전 접속하는 도전층(14)을 제공하는 단계를 포함하는 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  14. 제 13 항에 있어서,
    상기 캡슐화층(13)은 플라스틱 층인 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 캡슐화층(13)을 박막 라미네이팅, 프린팅, 스프레잉 또는 스핀코팅에 의해서 제공하는 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  16. 제 13 항에 있어서,
    상기 캡슐화층(13)은 유리 층인 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 캡슐화층(3)을 제공하는 공정이
    무기 및 유기 성분을 함유하는 전구체 층(9)을 제공하는 단계,
    상기 유기 성분을 상기 전구체 층(9)으로부터 제거하기 위하여 제 1 온도 처리하는 단계, 그리고
    상기 전구체 층(9)을 유리 층(3) 내부에 압착하기 위하여 제 2 온도 처리하는 단계를 포함하는 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  18. 제 13 항 내지 제 17 항 중 어느 한 항에 있어서,
    레이저 가공에 의해서 상기 캡슐화층(3) 내부에 제 1 리세스(11) 및 제 2 리세스(12)를 형성하는 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  19. 제 13 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 도전층(14)을 제조하기 위하여 하나의 금속층을 PVD-방법으로 제공한 다음에 갈바닉 증착 공정을 이용하여 보강하는 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  20. 제 13 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 도전층(14)을 프린팅 방법으로 제공하는 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  21. 제 13 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 도전층(14)을 스프레잉 또는 스핀코팅에 의해서 제공하는 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  22. 제 13 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 전기 절연 커버층(15)을 상기 도전층(14) 상에 제공하는 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  23. 제 22 항에 있어서,
    상기 커버층(15)은 유리 층인 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  24. 제 23 항에 있어서,
    상기 커버층(15)을 제공하는 공정이
    무기 및 유기 성분을 함유하는 전구체 층(9)을 제공하는 단계,
    상기 유기 성분을 상기 전구체 층(9)으로부터 제거하기 위하여 제 1 온도 처리하는 단계, 그리고
    상기 전구체 층(9)을 유리 층(3) 내부에 압착하기 위하여 제 2 온도 처리하는 단계를 포함하는 것을 특징으로 하는,
    광전자 소자의 제조 방법.
  25. 제 1 항 내지 제 12 항 중 어느 한 항에 따른 광전자 소자를 구비하는 조명 장치.
  26. 제 25 항에 있어서,
    상기 조명 장치는 서치 라이트인 것을 특징으로 하는,
    조명 장치.
  27. 제 26 항에 있어서,
    상기 서치 라이트는 자동차의 정면 서치 라이트인 것을 특징으로 하는,
    조명 장치.
  28. 제 25 항 내지 제 27 항 중 어느 한 항에 있어서,
    비투영 광학 집중기 타입으로 형성된 적어도 하나의 광학 소자를 구비하며,
    상기 비투영 광학 집중기는 통상적으로 사용되는 집중기에 비해 반대 방향으로 방사하기 위해서 제공된 것을 특징으로 하는,
    조명 장치.
  29. 제 25 항 내지 제 28 항 중 어느 한 항에 있어서,
    다수의 반도체 칩을 구비하며,
    이웃하는 일부분의 반도체 칩들 또는 모든 이웃하는 반도체 칩들이 300 ㎛보다 작거나 같고 0 ㎛보다 크거나 같은 상호 간격을 갖는 것을 특징으로 하는,
    조명 장치.
  30. 제 29 항에 있어서,
    이웃하는 일부분의 반도체 칩들 또는 모든 이웃하는 반도체 칩들이 100 ㎛보다 작거나 같고 0 ㎛보다 크거나 같은 상호 간격을 갖는 것을 특징으로 하는,
    조명 장치.
  31. 제 28 항 내지 제 30 항 중 어느 한 항에 있어서,
    광학 소자의 빔 유입부로부터 상기 광학 소자에 할당된 반도체 칩까지의 거 리는 300 ㎛보다 작거나 같으며, 바람직하게는 200 ㎛보다 작거나 같고 0 ㎛보다 크거나 같은 것을 특징으로 하는,
    조명 장치.
KR1020077009796A 2004-09-30 2005-09-13 와이어 없는 방식으로 접촉되는 광전자 소자 KR20070060140A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102004047680 2004-09-30
DE102004047680.2 2004-09-30
DE102004050371.0 2004-10-15
DE102004050371A DE102004050371A1 (de) 2004-09-30 2004-10-15 Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137006087A Division KR101413503B1 (ko) 2004-09-30 2005-09-13 와이어 없는 방식으로 접촉되는 광전자 소자

Publications (1)

Publication Number Publication Date
KR20070060140A true KR20070060140A (ko) 2007-06-12

Family

ID=36088932

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077009796A KR20070060140A (ko) 2004-09-30 2005-09-13 와이어 없는 방식으로 접촉되는 광전자 소자
KR1020137006087A KR101413503B1 (ko) 2004-09-30 2005-09-13 와이어 없는 방식으로 접촉되는 광전자 소자

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137006087A KR101413503B1 (ko) 2004-09-30 2005-09-13 와이어 없는 방식으로 접촉되는 광전자 소자

Country Status (6)

Country Link
US (2) US9537070B2 (ko)
EP (2) EP1803163B1 (ko)
JP (1) JP5634657B2 (ko)
KR (2) KR20070060140A (ko)
DE (3) DE102004050371A1 (ko)
WO (1) WO2006034671A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374896B1 (ko) * 2007-06-20 2014-03-17 서울반도체 주식회사 금속 패턴을 구비한 발광 다이오드 및 그 제조 방법
US8791548B2 (en) 2007-09-27 2014-07-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip, optoelectronic component and a method for producing an optoelectronic component

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047683B1 (ko) * 2005-05-17 2011-07-08 엘지이노텍 주식회사 와이어 본딩이 불필요한 발광소자 패키징 방법
DE102005055293A1 (de) 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
DE102007011123A1 (de) * 2007-03-07 2008-09-11 Osram Opto Semiconductors Gmbh Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
WO2009066670A1 (ja) * 2007-11-20 2009-05-28 Nanoteco Corporation 白色ｌｅｄ装置およびその製造方法
JP4961413B2 (ja) * 2007-11-20 2012-06-27 株式会社ナノテコ 白色ｌｅｄ装置およびその製造方法
DE102008019902A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
DE102008018353A1 (de) 2008-01-30 2009-08-06 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optoelektronisches Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelelements
DE102008016487A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102008025318A1 (de) * 2008-05-27 2009-12-10 Setrinx S.A.R.L. Leuchtchip und Leuchtvorrichtung mit einem solchen
DE102008025693A1 (de) 2008-05-29 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8441804B2 (en) * 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9318026B2 (en) 2008-08-21 2016-04-19 Lincoln Global, Inc. Systems and methods providing an enhanced user experience in a real-time simulated virtual reality welding environment
DE102008049188A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102008057350A1 (de) 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
KR20100076083A (ko) * 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
DE102009051746A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102009051129A1 (de) 2009-10-28 2011-06-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2011145794A1 (ko) * 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
DE102010026344A1 (de) * 2010-07-07 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiode
DE102010039382A1 (de) * 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102010044560A1 (de) * 2010-09-07 2012-03-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US20120061700A1 (en) * 2010-09-09 2012-03-15 Andreas Eder Method and system for providing a reliable light emitting diode semiconductor device
US20120074434A1 (en) * 2010-09-24 2012-03-29 Jun Seok Park Light emitting device package and lighting apparatus using the same
DE102010049961A1 (de) * 2010-10-28 2012-05-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DK2506370T3 (en) * 2011-03-30 2016-01-18 Huawei Tech Co Ltd Submount device for VCSELs
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
DE102011055549A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer drahtlosen Kontaktierung
DE102011056220A1 (de) 2011-12-09 2013-06-13 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102012200327B4 (de) 2012-01-11 2022-01-05 Osram Gmbh Optoelektronisches Bauelement
DE102012002605B9 (de) 2012-02-13 2017-04-13 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102012209325B4 (de) 2012-06-01 2021-09-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Modul
DE102012217521A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102013107862A1 (de) 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils
DE102013113009A1 (de) * 2013-11-25 2015-05-28 Osram Opto Semiconductors Gmbh Gehäuse für einen Halbleiterchip, Gehäuseverbund, Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014108295A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement
DE102015116968A1 (de) * 2015-10-06 2017-04-06 Osram Opto Semiconductors Gmbh Halbleiterlaser und Halbleiterlaseranordnung
PL3463715T3 (pl) 2017-06-26 2021-05-31 Foseco International Limited Układ do odlewania
US11881546B2 (en) 2019-12-05 2024-01-23 Mikro Mesa Technology Co., Ltd. Device with light-emitting diode
DE102019220378A1 (de) * 2019-12-20 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement und verfahren zu dessen herstellung

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622056A (en) * 1985-02-13 1986-11-11 Seiko Epson Corporation Method of preparing silica glass
KR910006706B1 (ko) * 1988-12-12 1991-08-31 삼성전자 주식회사 발광다이오드 어레이 헤드의 제조방법
JP2733483B2 (ja) 1988-12-13 1998-03-30 三井化学株式会社 高光線透過性防塵体の製造方法
CA2005096C (en) * 1988-12-13 1999-03-23 Tokinori Agou High light-transmissive dust-proof body and method of preparing same
JP2791688B2 (ja) 1989-06-15 1998-08-27 コニカ株式会社 電子写真感光体
JPH0317656U (ko) * 1989-06-30 1991-02-21
US5422901A (en) * 1993-11-15 1995-06-06 Motorola, Inc. Semiconductor device with high heat conductivity
JP3647968B2 (ja) * 1996-04-10 2005-05-18 日本板硝子株式会社 自己走査型発光装置
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
CN1255889A (zh) 1997-04-10 2000-06-07 康宁股份有限公司 具有减反射涂层的光学制品、相应涂层材料和涂覆方法
JPH10288701A (ja) 1997-04-15 1998-10-27 Nitto Denko Corp 反射防止フィルムおよびその製法
JPH1187778A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 半導体発光素子、半導体発光装置およびその製造方法
JP3641122B2 (ja) * 1997-12-26 2005-04-20 ローム株式会社 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
DE19918370B4 (de) * 1999-04-22 2006-06-08 Osram Opto Semiconductors Gmbh LED-Weißlichtquelle mit Linse
JP2001102626A (ja) 1999-07-28 2001-04-13 Canon Inc Ｌｅｄチップ、ｌｅｄアレイチップ、ｌｅｄアレイヘッド及び画像形成装置
JP5110744B2 (ja) * 2000-12-21 2012-12-26 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 発光装置及びその製造方法
MY145695A (en) * 2001-01-24 2012-03-30 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
JP2004519081A (ja) * 2001-02-05 2004-06-24 ダウ グローバル テクノロジーズ インコーポレイティド プラスチック基板上の有機発光ダイオード
US6806938B2 (en) * 2001-08-30 2004-10-19 Kyocera Corporation Liquid crystal display device with particular on substrate wiring, portable terminal and display equipment provided with the liquid crystal display device
CN1204632C (zh) 2001-09-28 2005-06-01 李贞勋 白色发光二极管的制造方法
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US7078737B2 (en) * 2002-09-02 2006-07-18 Matsushita Electric Industrial Co., Ltd. Light-emitting device
JP3782411B2 (ja) * 2002-09-02 2006-06-07 松下電器産業株式会社 発光装置
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
JP2004221186A (ja) 2003-01-10 2004-08-05 Nanotemu:Kk 半導体発光装置
TWI246780B (en) 2003-03-10 2006-01-01 Toyoda Gosei Kk Solid-state component device and manufacturing method thereof
DE10314524A1 (de) 2003-03-31 2004-10-28 Osram Opto Semiconductors Gmbh Scheinwerfer und Scheinwerferelement
TWI225670B (en) * 2003-12-09 2004-12-21 Advanced Semiconductor Eng Packaging method of multi-chip module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374896B1 (ko) * 2007-06-20 2014-03-17 서울반도체 주식회사 금속 패턴을 구비한 발광 다이오드 및 그 제조 방법
US8791548B2 (en) 2007-09-27 2014-07-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip, optoelectronic component and a method for producing an optoelectronic component

Also Published As

Publication number Publication date
US20090127573A1 (en) 2009-05-21
DE502005003505D1 (de) 2008-05-08
JP5634657B2 (ja) 2014-12-03
WO2006034671A3 (de) 2006-07-13
US20120322178A1 (en) 2012-12-20
EP1803163A2 (de) 2007-07-04
EP1914814B9 (de) 2010-09-01
US8900894B2 (en) 2014-12-02
WO2006034671A2 (de) 2006-04-06
EP1803163B1 (de) 2008-03-26
JP2008515208A (ja) 2008-05-08
KR20130028160A (ko) 2013-03-18
DE502005009290D1 (de) 2010-05-06
KR101413503B1 (ko) 2014-07-01
DE102004050371A1 (de) 2006-04-13
EP1914814B1 (de) 2010-03-24
EP1914814A1 (de) 2008-04-23
US9537070B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
KR101413503B1 (ko) 와이어 없는 방식으로 접촉되는 광전자 소자
CN109075184B (zh) 发光二极管
KR100620844B1 (ko) 발광장치 및 조명장치
KR101389719B1 (ko) 반도체 발광 장치
KR101878127B1 (ko) 광전 반도체 소자
TWI418063B (zh) 發光二極體封裝結構及其製造方法
JP5750040B2 (ja) オプトエレクトロニクス半導体コンポーネント
US20180261740A1 (en) Light emitting device package
US8563998B2 (en) Optoelectronic semiconductor component and method of producing an optoelectronic semiconductor component
EP1885003A2 (en) Light emitting diode package element with internal meniscus for bubble free lens placement
US20120218773A1 (en) Semiconductor luminaire
JP6048880B2 (ja) 発光素子用パッケージ及びそれを用いた発光装置
US20120138998A1 (en) Light-Emitting Device
US20230213174A1 (en) Backlight unit
CN100530714C (zh) 具有无线接触的光电子器件
US9508906B2 (en) Light emitting device package
JP2011529628A (ja) オプトエレクトロニクス半導体素子
TW201705539A (zh) 發光封裝體及其製造方法
KR101526087B1 (ko) 광전 소자용 하우징 및 그 하우징의 제조 방법
KR20100108971A (ko) 발광 다이오드 패키지 및 이의 제조방법
CN110364608B (zh) 晶片级线型光源发光装置
KR102555300B1 (ko) 조명 장치
KR100879731B1 (ko) 측면 지향성을 갖는 표면실장형 발광다이오드 패키지
KR100621743B1 (ko) 방열 본체를 채택하는 발광 다이오드 패키지
JP2006351882A (ja) 光半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
B601 Maintenance of original decision after re-examination before a trial
WITB Written withdrawal of application
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130227

Effective date: 20130516