JP5634657B2 - オプトエレクトロニクス素子を製作する方法 - Google Patents
オプトエレクトロニクス素子を製作する方法 Download PDFInfo
- Publication number
- JP5634657B2 JP5634657B2 JP2007533861A JP2007533861A JP5634657B2 JP 5634657 B2 JP5634657 B2 JP 5634657B2 JP 2007533861 A JP2007533861 A JP 2007533861A JP 2007533861 A JP2007533861 A JP 2007533861A JP 5634657 B2 JP5634657 B2 JP 5634657B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor chip
- support body
- optical element
- sealing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005693 optoelectronics Effects 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 102
- 238000007789 sealing Methods 0.000 claims description 47
- 230000005855 radiation Effects 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 15
- 239000002243 precursor Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000035515 penetration Effects 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 9
- 238000007639 printing Methods 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 238000009434 installation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 141
- 230000003287 optical effect Effects 0.000 description 62
- 239000000463 material Substances 0.000 description 21
- 239000004033 plastic Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000004020 luminiscence type Methods 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910017464 nitrogen compound Inorganic materials 0.000 description 3
- 150000002830 nitrogen compounds Chemical class 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
- H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/24998—Reinforcing structures, e.g. ramp-like support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82909—Post-treatment of the connector or the bonding area
- H01L2224/82951—Forming additional members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本願は、ドイツ連邦共和国特許出願番号第１０２００４０４７６８０号明細書およびドイツ連邦共和国特許出願番号第１０２００４０５０３７１号明細書の優先権を要するものであり、しがってこれらの開示内容を引用している。
本発明は、請求項１の上位概念に記載のオプトエレクトロニクス素子を製作する方法に関する。
このような形式のオプトエレクトロニクス素子、たとえば発光ダイオード（ＬＥＤｓ）は、通常それぞれ反対側に位置する２つのコンタクト面を備えており、多くの場合第１のコンタクト面が、導電性の支持体、たとえばチップケーシングの、金属化層を有する領域上に取り付けられる。
半導体チップの、反対側に位置する第２のコンタクト面の電気コンタクトの製作は、通常困難である。なぜならば第２のコンタクト面は、一般的に支持体本の、存在する第２の接続領域に隣接していないからである。第２のコンタクトは、従来の形式ではボンディングワイヤによって形成される。ボンディングワイヤと、コンタクトしようとするチップ表面との間の導電接続を形成するために、チップ表面の領域は、金属層、いわゆるボンディングパッドを備えている。しかしながら金属層は、その欠点によれば、透明でなく、これによってチップで形成される光の一部が吸収される。ボンディングパッドの面積の減少は、技術的に制限されており、製作コストの上昇につながる。
オプトエレクトロニクス素子の、放射出力結合のために設けられた表面の一部における遮蔽の問題を低減するために、特開平９−２８３８０１号公報から、半導体チップの表面に配置された電極を、酸化インジウムスズ（ＩＴＯ）から成る導電透明層とワイヤレス式にコンタクトすることが公知である。この場合半導体チップの側面は、ＳｉＯ2から成る絶縁層によって、導電透明層から電気的に絶縁される。
国際公開第９８／１２７５７号パンフレットから、従来慣用の形式でボンディングワイヤとコンタクトされたオプトエレクトロニクス半導体チップを、ルミネセンス変換材料を含有するコンパウンドに埋め込むことが公知であり、これにより半導体チップから放出される放射の少なくとも一部が比較的大きな波長に向かって変換される。このようにしてたとえば青色光または紫外光を放出する半導体チップを用いて、混色光または白色光を形成することができる。
本発明の課題は、ワイヤレスコンタクトを有するオプトエレクトロニクス素子を改良することであり、ここでは半導体チップは、放出される放射の波長変換の可能性を有する周囲影響から保護されており、製作コストは、比較的僅かである。さらに本発明の課題は、このようなオプトエレクトロニクス素子を製作する有利な方法を提供することである。
この課題は、請求項１に記載した方法によって解決される。本発明の有利な実施形態および改良形は、従属請求項に記載した。
本発明によるオプトエレクトロニクス素子では、オプトエレクトロニクス素子が、放射を主放射方向で放出するようになっており、半導体チップが設けられており、半導体チップが、第１の主面と、第１のコンタクト面と、第２のコンタクト面を有する、第１の主面とは反対側に位置する第２の主面とを備えており、支持本体が設けられており、支持本体が、互いに電気的に絶縁された２つの接続領域を備えており、半導体チップが、第１の主面で、支持本体上に固定されており、第１のコンタクト面が、第１の接続領域と導電接続されており、半導体チップおよび支持本体に、透明で電気的に絶縁性の封止層が設けられている。この場合主放射方向で放出される放射が、封止層を通って出力結合されるようになっている。さらに導電層が、第２のコンタクト面から、封止層の部分領域を介して、支持本体の電気的な第２の接続領域にガイドされており、導電層が、第２のコンタクト面と第２の接続領域とを導電接続している。
電気的に絶縁性の封止層は、本発明によるオプトエレクトロニクス素子では、有利には複数の機能を満たしている。封止層が電気的に絶縁性であるので、封止層は、取り付けられた導電層による短絡形成を防止する。このことは、半導体チップのｐｎ接合が導電層の取付によって半導体チップの側面に短絡されるか、支持本体の両接続領域が導電層によって互いに接続される場合に当てはまる。さらに封止層は、半導体チップを、周囲影響、特に汚染および湿気から保護する。
オプトエレクトロニクス素子から主放射方向で放出される放射が封止層を通って出力結合されるので、封止層は、有利にはルミネセンス変換材料を含有しており、これによりたとえば紫外放射または青色放射を放出する半導体チップを用いて白色光が形成される。適当なルミネセンス変換材料、たとえばＹＡＧ：Ｃｅ（Ｙ3Ａｌ5Ｏ12：Ｃｅ3+）は、国際公開第９８／１２７５７号パンフレットから公知であり、これについてはこの文献の開示内容を参照されたい。ルミネセンス変換の効果に関して特に有利には、封止層が、直接的に半導体チップの、放射出力結合のために設けられた表面に隣接する。
有利には、オプトエレクトロニクス素子は、ＩＩＩ−Ｖ族化合物半導体材料、特に窒素化合物半導体材料から成る、放射を放出する半導体チップを備えている。
封止層は、たとえばプラスチック層である。有利には封止層は、シリコーン層である。なぜならばシリコーンは、特にＵＶ光線に対する高い放射耐性で優れているからである。
特に有利には、封止層は、ガラス層である。ガラスから成る封止層の利点によれば、ガラスは、原則としてプラスチックよりも半導体チップに適した熱膨張係数を有している。これにより封止層の亀裂、ひいては封止層の剥離につながる恐れのある、熱に起因する機械負荷が、有利な形式で低減される。同様に熱負荷に起因する、剥離層からの導電層の剥離が回避される。さらにガラスは、プラスチックに対して小さな吸湿性で優れている。さらに紫外放射に対する耐性も、ガラスから成る封止層の場合極めて高くなっている。
半導体チップの第１の主面は、同時に第１のコンタクト面であってよく、半導体チップは、このコンタクト面で、支持本体の第１の接続領域上に取り付けられている。たとえば半導体チップの第１のコンタクト面は、基板の、有利には金属化された裏面であってよく、支持本体の第１の接続領域に対する電気接続は、はんだ付けまたは導電性の接着剤で行われる。
選択的に第１のコンタクト面も第２のコンタクト面も、半導体チップの第２の主面に設けて、互いに電気絶縁性の層を有する両コンタクト面を、支持本体の両接続領域のそれぞれ一方と接続することもできる。このことは、絶縁性の基板、たとえばサファイア基板を有する半導体チップで有利である。絶縁性のサファイア基板は、たとえば多くの場合窒素化合物半導体をベースとする半導体チップの場合に用いられる。
導電層は、たとえば構造化された金属層である。金属層は、有利には半導体チップの第２の主面の一部しかカバーしないように、構造化されており、これにより金属層におけるオプトエレクトロニクス素子から放出される放射の吸収が低減される。金属層の構造化は、たとえばフォトリソグラフィによって行うことができる。
特に有利には、導電層は、放出される放射にとって透過性の層である。このことは特に製作上の手間を低減するのに有利である。なぜならば透過性の層は、絶縁層の、放射出力結合のために設けられた領域から除去する必要がなく、したがって構造化が不要である、という理由による。導電層は、たとえば透明導電性酸化物（ＴＣＯ）、特に酸化インジウムスズ（ＩＴＯ）を含有している。
オプトエレクトロニクス素子のポテンシャルフリーの表面が所望される場合、有利には、絶縁性のカバー層、たとえば塗布層が、導電層上に取り付けられる。
本発明による、オプトエレクトロニクス素子を製作する方法では、オプトエレクトロニクス素子が、放射を、主放射方向で放出し、オプトエレクトロニクス素子に、半導体チップが設けられており、半導体チップが、第１の主面と、第１のコンタクト面と、第２のコンタクト面を有する、第１の主面とは反対側に位置する第２の主面とを備えており、オプトエレクトロニクス素子に、支持本体が設けられており、支持本体が、互いに電気的に絶縁された２つの接続領域を備えており、オプトエレクトロニクス素子を製作する方法は、半導体チップを、第１の主面で、支持本体上に取り付け、次いで透明で電気的に絶縁性の封止層を、半導体チップおよび支持本体上に取り付け、半導体チップの第２のコンタクト面を少なくとも部分的に露出するために、封止層に第１の貫通部を形成し、支持本体の第２の接続領域を少なくとも部分的に露出するために、封止層に第２の貫通部を形成し、次いで半導体チップの第２のコンタクト面と支持本体の第２の接続領域とを導電接続する導電層を形成する、ステップを有する。
封止層は、有利にはプラスチック層である。プラスチック層は、たとえばプラスチック薄の積層、ポリアミド溶液の印刷または吹き付けによって取り付けることができる。
本発明の特に有利な方法では、先ずプレカーサー層が、半導体チップおよび支持本体上に取り付けられ、たとえばゾルゲル法を用いて、懸濁液の回転塗布（スピンコーティング）または蒸着によって取り付けられる。次いで第１の温度処理によって、プレカーサー層の有機成分が除去される。そうして形成された層は、次いで第２の温度処理で圧縮され、これによりガラス層として封止層が形成される。
封止層における第１の貫通部および第２の貫通部は、有利には封止層をこれらの領域でレーザ照射により除去することによって製作される。
導電層は、有利にはＰＶＤ法、たとえばスパッタによって取り付けられ、次いで直流的な析出によって補強される。
選択的に導電層は、印刷法、特にスクリーン印刷法によって取り付けられる。さらに導電層は、吹き付けまたは回転塗布（スピンコーティング）によって形成することもできる。
本発明によるオプトエレクトロニクス素子は、特に有利には照明装置、特に高出力照明装置、たとえば投光器に使用するのに適している。この場合オプトエレクトロニクス素子または照明装置は、本発明の有利な実施形態によれば、複数の半導体チップを備えている。とりわけオプトエレクトロニクス素子は、自動車の前照灯に用いるか、またはプロジェクタ用途、たとえば画像プロジェクタおよび／またはビデオプロジェクタにおける光源として用いることができる。
照明装置は、有利には少なくとも１つの光エレメントを備えている。有利にはオプトエレクトロニクス素子の各半導体チップに、少なくとも１つの光エレメントが対応配置されている。光エレメントは、できるだけ高い放射強度とできるだけ僅かな拡がりとを有する放射円錐を形成するのに役立つ。
有利には複数の半導体チップに共通の光エレメントが対応配置されている。このことは、各半導体チップに独自の光エレメントが対応配置されている場合と比べて取付が簡単であるという利点を有している。追加的または選択的に、半導体チップは、それぞれ独自の光エレメントの対応配置された少なくとも２つのグループに分けられている。もちろん各半導体チップに独自の光エレメントを対応配置することもできる。構成素子または照明装置は、単個の光エレメントの対応配置された単個の半導体チップを有することもできる。
光エレメントは、有利には非結像型の集光器として形成されており、この集光器は、一般的な集光器に対して、放射透過に関して逆向きに設けられている。このような少なくとも１つの光エレメントを使用することによって、光源から放出される光の拡がりは、有利には効果的に低減させることができる。
この場合特に有利には、集光器の入射口は、半導体チップのできるだけ近くに位置決めされており、このことは記載したワイヤレスのコンタクトと相俟って、特に有利である。なぜならばワイヤレスのコンタクトは、ボンディングワイヤを用いたコンタクトに対して、特に小さな高さで形成することができるからである。有利には、光エレメントから放出される光が成す立体角は、光エレメントによって、できるだけ半導体チップの傍で小さくされ、そこでは放射円錐の横断面はさらに小さくなっている。このことはたとえば投光器用途または投影装置で当てはまるが、特にできるだけ高い放射強度でできるだけ小さな面積に投射しようとする場合に要求される。
この場合幾何光学で重要な維持量は、エタンデュ（Ｌｉｃｈｔｌｅｉｔｗｅｒｔ）である。これは、光源の面積と光源が放射する立体角との積である。エタンデュは、任意の強度の光円錐の拡がりを表す。とりわけエタンデュを維持することの結果として、損失を甘受することなしには、拡散性の放射源、たとえば半導体チップの光は、もはや集中することがなく、つまりもはや比較的小さな拡がりで面に変向することがない。したがってできるだけ小さな横断面で光線束が光エレメントに入射すると有利である。このことは記載したコンタクトによって特に有利な形式で実現される。
特に有利な実施形態によれば、光が、光エレメントによって強く平行化され、つまり光の拡がりは強く低減され、光は、光エレメントから、２５度以下、有利には２０度以下、特に有利には１５度以下である拡がり角を有する放射円錐で放出される。
集光器は、有利にはＣＰＣ、ＣＥＣまたはＣＨＣ形式の集光器であり、この場合また以下において、次のような集光器を意味していて、つまり反射性の側壁が少なくとも部分的および／または少なくとも大部分で複合放物型集光器（Ｃｏｍｐｏｕｎｄ Ｐａｒａｂｏｌｉｃ Ｃｏｎｃｅｎｔｒａｔｏｒ，ＣＰＣ）、複合楕円型集光器（Ｃｏｍｏｕｎｄ Ｅｌｌｉｐｔｉｃ Ｃｏｎｃｅｎｔｒａｔｏｒ，ＣＥＣ）および／または複合双曲型集光器（Ｃｏｍｐｏｕｎｄ Ｈｙｐｅｒｂｏｌｉｃ Ｃｏｎｃｅｎｔｒａｔｏｒ，ＣＨＣ）の構成を有する集光器を意味している。
特に有利には、光エレメントの反射面が、部分的または全面的にフリーフォーム面として形成されており、これにより所望の放射特性を最適に調節することができる。この場合基本形状で、光エレメントは、有利にはＣＰＣ、ＣＥＣまたはＣＨＣに類するものである。
選択的に集光器は、有利には入射口を出射口と結合する側壁を備えており、側壁は、側壁に沿って延びる、入射口と出射口との間を直接的に結ぶ線が実質的に直線的に延びるように、形成されている。
光エレメントは、有利には誘電性の集光器として形成されていて、かつ適当な屈折率を有する誘電材料を備えた完全体の構成をした基本体を備えているので、光エレメントに入力結合される光は、包囲する媒体に対する完全体の側方の境界面における全反射によって反射される。全反射を利用することによって、反射に際して光の吸収をほとんど回避することができる。
有利には、光エレメントは、レンズ状に湾曲した境界面を有する出射口を備えている。これにより光の発散が大幅に低減される。
有利には、隣接する半導体チップの一部または隣接する半導体チップの全てが、できるだけ小さな相互間隔を有して配置されている。この間隔は、有利には３００μｍ以下、特に有利には１００μｍ以下で、０μｍ以上である。このような実施形態は、できるだけ高い放射強度を達成するのに有利である。同時にこのように密に配置された半導体チップでは、ボンディングワイヤによる電気コンタクトは不都合であり、これに対して互いに密に配置されたチップの電気コンタクトのために、記載したワイヤレスのコンタクトが特に有利である。
次に図面につき本発明の実施例を詳しく説明する。
図１に示した、本発明によるオプトエレクトロニクス素子の第１実施例は、支持本体１０を備えており、支持本体１０上に、２つのコンタクト金属化部が取り付けられており、コンタクト金属化部は、第１の接続領域７と第２の接続領域８とを成している。半導体チップ１は、本実施例では同時に第１のコンタクト面４を成す第１の主面２で、第１の接続領域７上に取り付けられている。第１の接続領域７に対する半導体チップ１の取付は、たとえばはんだ付けまたは接着によって行われる。半導体チップ１の、第１の主面２とは反対側に位置する第２の主面５で、半導体チップ１は、第２のコンタクト面６を有している。
半導体チップ１および支持本体１０に、カプセル封止層３が設けられている。封止層３は、有利にはプラスチック層である。特にこれはシリコーン層であってよい。なぜならばシリコーン層は、特に良好な放射耐性を有しているからである。特に有利には、封止層３は、ガラス層である。
第２のコンタクト面６と第２の接続領域８とは、封止層３の部分領域にわたってガイドされた導電層１４によって、相互接続されている。導電層１４は、たとえば金属または透明導電性酸化物（ＴＣＯ）、たとえば酸化インジウムスズ（ＩＴＯ）、ＺｎＯ：ＡｌまたはＳｎＯ：Ｓｂを含有している。
ポテンシャルフリーの表面を維持するために、導電層１４上に、有利には絶縁性のカバー層１５、たとえば塗布層が取り付けられている。透明で絶縁性のカバー層１５の場合、カバー層１５は、有利には構造化する必要がなく、したがって全面的にオプトエレクトロニクス素子上に取り付けることができる。有利には、接続面７，８の部分領域１６，１７は、封止層３およびカバー層１５から露出しているので、露出した部分領域１６，１７に、オプトエレクトロニクス素子に給電するための電気接続部を取り付けることができる。
封止層３によって、半導体チップ１は、周囲影響、特に汚染または湿気から保護される。さらに封止層３は、導電層１４の絶縁性の支持体として機能し、支持体は、半導体チップ１の側面および／または支持本体の両接続面７，８の短絡を防止する。
さらに半導体チップ１から主放射方向１３で放出される放射も、カプセル層３を通ってオプトエレクトロニクス素子から出力結合される。その利点によれば、封止層３にルミネセンス変換材料を添加することができ、ルミネセンス変換材料により、放出される放射の少なくとも一部の波長は、比較的大きな波長に向かって変化される。特にこのようにして白色光が形成され、青色のスペクトル範囲または紫外スペクトル範囲で放出する半導体チップ１によって形成される放射は、部分的に補足的な黄色のスペクトル範囲に変換される。このために有利には、窒素化合物半導体材料、たとえばＧａＮ、ＡｌＧａＮ、ＩｎＧａｎまたはＩｎＧａＡｌＮを含有する、放射を形成するアクティブなゾーンを有する半導体チップ１が使用される。
以下に図２のＡ〜Ｆを用いて、概略的に示した中間ステップに基づいて、本発明による方法の実施例を詳しく説明する。
図２のＡには、支持本体１０を示しており、支持本体１０上に、互いに電気的に絶縁性の接続領域７，８が、たとえば金属化層の取付および構造化によって形成されている。
図２のＢに示した中間ステップでは、第１の主面２と第２の主面５とを備えた半導体チップ１が、本実施例では半導体チップ１の第２の主面２と同じである第１のコンタクト面４で、支持本体１０の第１の接続領域７上に取り付けられる。支持本体１０に対する半導体チップ１の取付は、たとえばはんだ付けまたは導電性の接着剤によって行われる。第２の主面５で、半導体チップ１は、第２の第２のコンタクト面６を有しており、第２のコンタクト面６は、たとえばコンタクト層またはコンタクト層列によって形成され、コンタクト層またはコンタクト層列は、第２の主面５上に取り付けられていて、かつたとえばフォトリソグラフィによって構造化される。
図２のＣには、１中間ステップを示しており、ここでは半導体チップ１上、ならびに接続領域７，８を備えた支持本体１０上に封止層３が取り付けられる。封止層３の取付は、有利にはポリマー溶液の吹き付けまたは回転塗布（スピンコーティング）によって行われる。さらに封止層３を取り付けるために、印刷法、特にスクリーン印刷も有利である。
図２のＤに示したステップでは、第１の貫通部１１および第２の貫通部１２が封止層３に形成され、第１の貫通部１１によって、第２のコンタクト面６の部分領域が露出し、第２の貫通部１２によって、支持本体１０の第２の接続領域８の部分領域が露出する。貫通部１１，１２は、有利にはレーザ加工によって形成される。有利には、第１の接続領域７の部分領域１６および第２の接続領域８の部分領域１７も露出され、これによりオプトエレクトロニクス素子の支持本体１０に対する電気的な接続部の取付が実現される。
図２のＥに示した中間ステップでは、予め貫通部１１によって露出された第２のコンタクト面６が、導電層１４によって、第２の接続面８の、予め貫通部１２によって露出された領域と導電接続される。
導電層１４は、たとえば金属層である。この場合たとえば先ず比較的薄い金属層（たとえば厚さ約１００ｎｍ）が、全面的に封止層３上に取り付けられる。これはたとえば蒸着またはスパッタによって行うことができる。次いでフォトレジスト層（図示していない）が、金属層上に取り付けられ、ここでは写真技術を用いて、導電層１４が第２のコンタクト面６を第２の接続領域８と接続しようとする領域に、貫通部が形成される。
フォトレジスト層における貫通部の領域で、予め取り付けられた金属層が、直流的な析出（電着もしくは電気めっき）によって補強される。このことは有利には、金属層が直流式に補強された領域で、予め全面的に取り付けられた金属層よりも相当程度厚くなるように行われる。たとえば金属層の厚さは、直流式に補強された領域で数μｍである。次いでフォトレジスト層が取り除かれ、エッチングプロセスが行われ、これにより金属層は、直流式に補強されない領域で完全に除去される。直流式に補強された領域では、金属層は、比較的大きな厚さに基づいて、一部でしか除去されないので、金属層は、この領域で導電層１４として残存する。
選択的に導電層１４は、直接的に構造化して封止層３上に取り付けることもできる。このことはたとえば印刷法、特にスクリーン印刷法で行うことができる。
導電層１４の構造化または構造化された導電層１４の取付は、有利には、放出される放射にとって透過性の導電層１４が取り付けられる場合、不要である。透明導電層として、特に透明導電性酸化物（ＴＣＯ）、有利には酸化インジウムスズ（ＩＴＯ）、または選択的に導電樹脂層が適している。透明導電層は、有利には蒸着、印刷、吹き付けまたは回転塗布（スピンコーティング）によって取り付けられる。
図２のＦに示したステップでは、電気的に絶縁性のカバー層１５が取り付けられる。絶縁性のカバー層１５は、有利にはプラスチック層、たとえば塗布層である。絶縁性のカバー層１５は、特に導電層１４をカバーしており、これによってポテンシャルフリーの表面が形成される。
以下に図３のＡ，Ｂ，Ｃに基づいて、予め図２のＣに示した中間ステップの、封止層３の取付の選択的な実施例を説明する。
ここでは半導体チップ１および支持体１０上に、先ずプレカーサー層９が取り付けられ、プレカーサー層９は、有機成分ならびに無機成分を有している。
プレカーサー層の取付は、たとえば懸濁液のゾルゲル法、蒸着、スパッタ、吹き付けまたは回転塗布（スピンコーティング）によって行われる。
中性N2雰囲気で、または僅かなO2分圧下で、約４ｈ〜８ｈに対して有利には約２００度〜４００度の温度Ｔ1による温度処理によって、プレカーサー層９の有機成分は、図３のＢにおいて矢印１８で示唆したように、除去される。
そのようにして形成された層は、次いで、図３のＣに概略的に示したように、焼結プロセスで圧縮され、これにより封止層３が形成される。焼結は、有利には約４ｈ〜８ｈに対して約３００度〜５００度の温度Ｔ2の別の温度処理によって行われる。ガラス層の種類に応じて、焼結は、有利には還元雰囲気または酸化雰囲気下で行われる。
図３のＡ，Ｂ，Ｃに示したステップは、ガラスから成るカバー層１５の製作と同様の形式で用いることもできる。この場合このステップは、有利には最初に行われ、これによりガラスから成る封止層３が形成され、導電層１４を取り付けたあとで繰り返され、これによりガラスから成るカバー層１５が析出される。
電気絶縁層および導電層の取付を幾度か繰り返すことによって、多層の接続が実現される。このことは特に複数の半導体チップを有するＬＥＤモジュールにとって有利である。
図４〜図８には、少なくとも１つのオプトエレクトロニクス素子を備えた照明装置を示しており、照明装置は、それぞれ少なくとも１つの光エレメント１９を有しており、この場合オプトエレクトロニクス素子の各半導体チップ１に光エレメントが対応配置されている。
図６に示したように、光源２０において、半導体チップの上方に複数の光エレメント１９が配置されており、光エレメント１９は、たとえば互いに一体的に形成されている。これに対して図４に示したオプトエレクトロニクス素子は、単個の光エレメントを備えている。光エレメント１９は、ＣＰＣ形式で形成されている。
オプトエレクトロニクス素子の各半導体チップ１は、たとえば単個の光エレメント１９に対応配置されている。光エレメントの、半導体チップに向いた側の入射口は、入射孔を備えており、その辺は、たとえば半導体チップの対応する水平縁長さの１．５倍以上であり、有利には１．２５倍以上である。このような小さな入射口をできるだけ半導体チップの傍に配置すると、半導体チップから放出される放射の拡がりは効果的に減少して、高輝度の放射円錐が形成される。
各半導体チップの代わりに、独自の単個の光エレメント１９を対応配置する場合、光エレメント１９は、複数の半導体チップ１のために設けることもでき、このことはたとえば図５に示した素子の光エレメントの１９で当てはまる。このような光エレメント１９は、ＣＰＣ形式で形成されている。光エレメント１９は、たとえば６つの半導体チップ１のために設けられている。
できるだけ高い効率を得るために、半導体チップ１は、互いにできるだけ近くに配置するのが望ましい。隣接する半導体チップ１の少なくとも一部は、相互的にたとえば５０μｍ以下の間隔を有している。特に有利には、半導体チップは、実質的に相互間隔を有していない。
ＣＰＣ形式の集光器に対して選択的に、光エレメント１９は、たとえば側壁を備えており、側壁は、直線的に入射口から出射口に向かって延びている。このような光エレメント１９の１実施例を図６に示した。このような光エレメント１９では、出射口は、有利には球形または非球形のレンズを備えているか、もしくはこのような形式のレンズとして外向きに湾曲している。
球形の湾曲に対して非球形の湾曲の利点とするところによれば、たとえば光エレメント１９の光軸からの距離が増加するにつれ、非球形の湾曲が減少する。これにより、放射円錐（その拡がりは光エレメント１９によって減少することができる）が点状の光線源でなく、ある程度の幅を有する放射源から放出される、という状況が考慮される。
直線的に入射口から出射口に向かって延びる反射壁を備えたこのような光エレメントは、ＣＰＣ形式の光エレメントに対して有利であり、光エレメント１９の構造高さを大幅に低減すると同時に、放射円錐の拡がりの比較可能な低減が達成される。このような光エレメントの別の利点によれば、直線的に延びる側面を、射出法、たとえば射出成形法またはトランスファー成形法によって製作することができ、これに対してたとえばＣＰＣ形式の周光器における湾曲した側面の製作は、比較的困難である。
光エレメントは、有利には誘電材料から成る基本体を備えた誘電性の集光器である。選択的に反射性の内壁を有する適当な中空室を規定する基本体を備えた集光器を用いることもできる。
光エレメント１９がある種の誘電性の集光器として形成されている場合、通常追加的な固定装置が必要であり、これにより光エレメント１９は半導体チップ上に位置決めするか、または半導体チップに対して相対的に位置決めすることができる。
図４および図６に示した光エレメントは、保持エレメント１２０を備えており、保持エレメント１２０は、単数または複数の光エレメントの出射口の傍で、誘電性の基本体から離間して延びていて、側方で基本体から突出していて、ならびに基本体に対して間隔を有して入射口に向かって延びている。
保持エレメント１２０は、たとえば柱状のエレメントを備えてよく、柱状のエレメントに光エレメントが設置されていて、したがって半導体チップ１に対して位置決めすることができる。
このような保持エレメント１２０に対して選択的に、光エレメント１９は、個別的な保持装置によって取り付けて、位置決めすることもできる。たとえば保持装置は、個別的な枠体に延びることができる。
図４および図６に示した構成素子は、モジュール支持体２０を備えたオプトエレクトロニクスモジュールである。モジュール支持体内またはモジュール支持体上に、電気的な導体路およびコネクタ２５が形成されており、コネクタ２５を介して、モジュールは、適当なプラグによって電気的に接続することができる。
図７に示した構成素子では、光エレメント１９は、直接的に絶縁性のカバー１５に取り付けられており、光エレメント１９の入射口がカバー１５に隣接している。この場合カバー層１５は、光エレメントのための結合材料として機能する。選択的に結合材料は、追加的な層として半導体チップ１に取り付けることもできる。「結合材料」とは、たとえば誘電性の材料と解され、誘電性の材料は、半導体チップ１から放出される放射にとって透過性であり、有利には半導体チップ１の半導体材料の屈折率に相当する屈折率を有しているので、半導体チップ１と光エレメント１９との間の境界面におけるフルネル損失および全反射率は大幅に低下されている。
フレネル損失は、屈折率の上昇する境界面での反射に起因する損失である。典型的な例は、たとえば光エレメントに電磁放射が入射する際、または光エレメントから電磁放射が出射する際の、空気と誘電材料との間の屈折率上昇である。
半導体チップ１は、結合材料によって、光学的に光エレメント１９の誘電性の基本体に結合されている。結合材料は、たとえば光エレメント１９の誘電体の屈折率、または半導体チップ１の半導体材料の屈折率に適合されているか、または両材料の屈折率の間に位置する屈折率を有する放射透過性のゲルである。ゲルに対して選択的に、たとえばエポキシ樹脂または塗料のような材料を用いることもできる。
結合材料の屈折率は、有利には光エレメントの誘電体の屈折率と半導体チップの半導体材料の屈折率との間に位置する。さらに屈折率は、１よりも相当程度大きくなっている。たとえば１．３より大きい、有利には１．４より大きな屈折率を有する結合媒体に関する結合材料が用いられる。このためにたとえばシリコーンが挙げられる。しかもまた結合媒体として別の材料、たとえば液体が考えられる。水は、たとえば約１．３より大きな屈折率を有していて、結合媒体として原則的に適している。
図８に示した実施例では、半導体チップ１と光エレメント１９との間に、ギャップ５、たとえば空隙が存在する。選択的にギャップ５は、別のガスで充填することもでき、またギャップ５を真空にすることもできる。ギャップによって、半導体チップ１から放出される放射の拡がりの大きな成分は、境界面における反射に基づいて、拡がりの小さな成分よりも僅かに光エレメント１９に入力結合される。このことは大部分で平行化された放射円錐を形成するため、ならびに拡がりの大きな成分が不都合となる使用に際して有利である。このための例は、投射用途である。
図７に示した実施例では、半導体チップ１に対する光エレメントの入射口の間隔は、１００μｍより小さく、たとえば約６０μｍである。図８に示した実施例では、半導体チップに対する光エレメントの入射口の間隔は、たとえば１８０μｍである。
本発明は、説明した実施例の記載に制限されるものではない。むしろ本発明は、たとえ請求の範囲または実施例の説明において明確に述べられていなくても、特に請求の範囲に記載したあらゆる特徴ならびに特徴の組み合わせを含むものである。
Claims (6)
- オプトエレクトロニクス素子を製作する方法であって、
当該オプトエレクトロニクス素子が、放射を、主放射方向（１３）で放出し、該オプトエレクトロニクス素子に、半導体チップ（１）が設けられており、該半導体チップ（１）が、第１の主面（２）と、第１のコンタクト面（４）と、第２のコンタクト面（６）を有する、第１の主面（２）とは反対側に位置する第２の主面（５）とを備えており、前記オプトエレクトロニクス素子に、支持本体（１０）が設けられており、該支持本体（１０）が、互いに電気的に絶縁された２つの接続領域（７，８）を備えており、
前記オプトエレクトロニクス素子を製作する方法は、
半導体チップ（１）を、第１の主面（２）で、支持本体（１０）上に取り付け、
透明で電気的に絶縁性の封止層（３）を、半導体チップ（１）および支持本体（１０）上に取り付け、その際、封止層（３）が、ガラス層であり、
半導体チップ（１）の第２のコンタクト面（６）を少なくとも部分的に露出するために、封止層（３）に第１の貫通部（１１）を形成し、支持本体（１０）の第２の接続領域（８）を少なくとも部分的に露出するために、封止層（３）に第２の貫通部（１２）を形成し、
半導体チップの第２のコンタクト面（６）と支持本体（１０）の第２の接続領域（８）とを導電接続する導電層（１４）を形成し、
電気的に絶縁性のカバー層（１５）を、導電層（１４）上に取り付け、カバー層（１５）が、ガラス層である、ステップを有し、
封止層（３）の取付が、
無機成分と有機成分とを含有するプレカーサー層（９）を取り付け、
有機成分をプレカーサー層（９）から除去するために第１の温度処理を行い、
プレカーサー層（９）を圧縮してガラス層（３）を形成するために第２の温度処理を行う、
ステップを有することを特徴とする、オプトエレクトロニクス素子を製作する方法。 - レーザ加工によって封止層（３）に第１の貫通部（１１）および第２の貫通部（１２）を形成する、請求項１記載の方法。
- 導電層（１４）を製作するために、ＰＶＤ法で金属層を取り付け、
次いで電着によって補強する、請求項１または２記載の方法。 - 導電層（１４）を印刷法で取り付ける、請求項１または２記載の方法。
- 導電層（１４）を、吹き付けまたは回転塗布によって取り付ける、請求項１または２記載の方法。
- カバー層（１５）の取付が、
無機成分と有機成分とを含有するプレカーサー層（９）を取り付け、
プレカーサー層（９）から有機成分を除去するために第１の温度処理を行い、
プレカーサー層（９）を圧縮してガラス層を形成するために第２の温度処理を行う、
ステップを有する、請求項１から５までのいずれか１項記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004047680.2 | 2004-09-30 | ||
| DE102004047680 | 2004-09-30 | ||
| DE102004050371A DE102004050371A1 (de) | 2004-09-30 | 2004-10-15 | Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung |
| DE102004050371.0 | 2004-10-15 | ||
| PCT/DE2005/001603 WO2006034671A2 (de) | 2004-09-30 | 2005-09-13 | Optoelektronisches bauelement mit einer drahtlosen kontaktierung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008515208A JP2008515208A (ja) | 2008-05-08 |
| JP5634657B2 true JP5634657B2 (ja) | 2014-12-03 |
Family
ID=36088932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007533861A Expired - Fee Related JP5634657B2 (ja) | 2004-09-30 | 2005-09-13 | オプトエレクトロニクス素子を製作する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9537070B2 (ja) |
| EP (2) | EP1914814B9 (ja) |
| JP (1) | JP5634657B2 (ja) |
| KR (2) | KR101413503B1 (ja) |
| DE (3) | DE102004050371A1 (ja) |
| WO (1) | WO2006034671A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7016363B2 (ja) | 2017-06-26 | 2022-02-04 | フォセコ インターナショナル リミテッド | 鋳造システム |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101047683B1 (ko) * | 2005-05-17 | 2011-07-08 | 엘지이노텍 주식회사 | 와이어 본딩이 불필요한 발광소자 패키징 방법 |
| DE102005055293A1 (de) | 2005-08-05 | 2007-02-15 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip |
| DE102007004303A1 (de) | 2006-08-04 | 2008-02-07 | Osram Opto Semiconductors Gmbh | Dünnfilm-Halbleiterbauelement und Bauelement-Verbund |
| DE102007004304A1 (de) | 2007-01-29 | 2008-07-31 | Osram Opto Semiconductors Gmbh | Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips |
| DE102007011123A1 (de) | 2007-03-07 | 2008-09-11 | Osram Opto Semiconductors Gmbh | Licht emittierendes Modul und Herstellungsverfahren für ein Licht emittierendes Modul |
| US7759777B2 (en) * | 2007-04-16 | 2010-07-20 | Infineon Technologies Ag | Semiconductor module |
| KR101374896B1 (ko) * | 2007-06-20 | 2014-03-17 | 서울반도체 주식회사 | 금속 패턴을 구비한 발광 다이오드 및 그 제조 방법 |
| DE102007046337A1 (de) | 2007-09-27 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements |
| WO2009066670A1 (ja) * | 2007-11-20 | 2009-05-28 | Nanoteco Corporation | 白色ｌｅｄ装置およびその製造方法 |
| JP4961413B2 (ja) * | 2007-11-20 | 2012-06-27 | 株式会社ナノテコ | 白色ｌｅｄ装置およびその製造方法 |
| DE102008019902A1 (de) | 2007-12-21 | 2009-06-25 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement |
| DE102008018353A1 (de) | 2008-01-30 | 2009-08-06 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes optoelektronisches Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelelements |
| DE102008016487A1 (de) * | 2008-03-31 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102008025318A1 (de) * | 2008-05-27 | 2009-12-10 | Setrinx S.A.R.L. | Leuchtchip und Leuchtvorrichtung mit einem solchen |
| DE102008025693A1 (de) | 2008-05-29 | 2009-12-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| US8441804B2 (en) * | 2008-07-25 | 2013-05-14 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
| US9318026B2 (en) | 2008-08-21 | 2016-04-19 | Lincoln Global, Inc. | Systems and methods providing an enhanced user experience in a real-time simulated virtual reality welding environment |
| DE102008049188A1 (de) * | 2008-09-26 | 2010-04-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung |
| DE102008057350A1 (de) | 2008-11-14 | 2010-05-20 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung |
| KR20100076083A (ko) | 2008-12-17 | 2010-07-06 | 서울반도체 주식회사 | 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법 |
| DE102009042205A1 (de) * | 2009-09-18 | 2011-03-31 | Osram Opto Semiconductors Gmbh | Optoelektronisches Modul |
| DE102009051746A1 (de) * | 2009-09-30 | 2011-03-31 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102009051129A1 (de) | 2009-10-28 | 2011-06-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements |
| DE102009058796A1 (de) | 2009-12-18 | 2011-06-22 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| WO2011145794A1 (ko) | 2010-05-18 | 2011-11-24 | 서울반도체 주식회사 | 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법 |
| DE102010026344A1 (de) * | 2010-07-07 | 2012-01-12 | Osram Opto Semiconductors Gmbh | Leuchtdiode |
| DE102010039382A1 (de) * | 2010-08-17 | 2012-02-23 | Osram Opto Semiconductors Gmbh | Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements |
| DE102010044560A1 (de) * | 2010-09-07 | 2012-03-08 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements |
| US20120061700A1 (en) * | 2010-09-09 | 2012-03-15 | Andreas Eder | Method and system for providing a reliable light emitting diode semiconductor device |
| US20120074434A1 (en) * | 2010-09-24 | 2012-03-29 | Jun Seok Park | Light emitting device package and lighting apparatus using the same |
| DE102010049961A1 (de) * | 2010-10-28 | 2012-05-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung |
| DK2506370T3 (en) * | 2011-03-30 | 2016-01-18 | Huawei Tech Co Ltd | Submount device for VCSELs |
| DE102011016935A1 (de) * | 2011-04-13 | 2012-10-18 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement |
| DE102011055549A1 (de) | 2011-09-30 | 2013-04-04 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer drahtlosen Kontaktierung |
| DE102011056220A1 (de) | 2011-12-09 | 2013-06-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
| DE102012200327B4 (de) | 2012-01-11 | 2022-01-05 | Osram Gmbh | Optoelektronisches Bauelement |
| DE102012002605B9 (de) | 2012-02-13 | 2017-04-13 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
| DE102012209325B4 (de) | 2012-06-01 | 2021-09-30 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Modul |
| DE102012217521A1 (de) * | 2012-09-27 | 2014-03-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102013107862A1 (de) * | 2013-07-23 | 2015-01-29 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils |
| DE102013113009A1 (de) * | 2013-11-25 | 2015-05-28 | Osram Opto Semiconductors Gmbh | Gehäuse für einen Halbleiterchip, Gehäuseverbund, Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
| DE102014108295A1 (de) * | 2014-06-12 | 2015-12-17 | Osram Opto Semiconductors Gmbh | Licht emittierendes Halbleiterbauelement |
| DE102015116968A1 (de) | 2015-10-06 | 2017-04-06 | Osram Opto Semiconductors Gmbh | Halbleiterlaser und Halbleiterlaseranordnung |
| US11881546B2 (en) * | 2019-12-05 | 2024-01-23 | Mikro Mesa Technology Co., Ltd. | Device with light-emitting diode |
| DE102019220378A1 (de) * | 2019-12-20 | 2021-06-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterbauelement und verfahren zu dessen herstellung |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622056A (en) * | 1985-02-13 | 1986-11-11 | Seiko Epson Corporation | Method of preparing silica glass |
| KR910006706B1 (ko) * | 1988-12-12 | 1991-08-31 | 삼성전자 주식회사 | 발광다이오드 어레이 헤드의 제조방법 |
| CA2005096C (en) * | 1988-12-13 | 1999-03-23 | Tokinori Agou | High light-transmissive dust-proof body and method of preparing same |
| JP2733483B2 (ja) | 1988-12-13 | 1998-03-30 | 三井化学株式会社 | 高光線透過性防塵体の製造方法 |
| JP2791688B2 (ja) | 1989-06-15 | 1998-08-27 | コニカ株式会社 | 電子写真感光体 |
| JPH0317656U (ja) * | 1989-06-30 | 1991-02-21 | ||
| US5422901A (en) * | 1993-11-15 | 1995-06-06 | Motorola, Inc. | Semiconductor device with high heat conductivity |
| JP3647968B2 (ja) * | 1996-04-10 | 2005-05-18 | 日本板硝子株式会社 | 自己走査型発光装置 |
| DE19638667C2 (de) | 1996-09-20 | 2001-05-17 | Osram Opto Semiconductors Gmbh | Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement |
| JP2001526798A (ja) | 1997-04-10 | 2001-12-18 | コーニング ソシエテ アノニム | 無反射コーティングを施した光学物品並びにそのコーティング材料及びコーティング方法 |
| JPH10288701A (ja) | 1997-04-15 | 1998-10-27 | Nitto Denko Corp | 反射防止フィルムおよびその製法 |
| JPH1187778A (ja) * | 1997-09-02 | 1999-03-30 | Toshiba Corp | 半導体発光素子、半導体発光装置およびその製造方法 |
| JP3641122B2 (ja) | 1997-12-26 | 2005-04-20 | ローム株式会社 | 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 |
| DE19918370B4 (de) * | 1999-04-22 | 2006-06-08 | Osram Opto Semiconductors Gmbh | LED-Weißlichtquelle mit Linse |
| JP2001102626A (ja) | 1999-07-28 | 2001-04-13 | Canon Inc | Ｌｅｄチップ、ｌｅｄアレイチップ、ｌｅｄアレイヘッド及び画像形成装置 |
| JP5110744B2 (ja) * | 2000-12-21 | 2012-12-26 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 発光装置及びその製造方法 |
| MY145695A (en) * | 2001-01-24 | 2012-03-30 | Nichia Corp | Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same |
| EP1360729A2 (en) | 2001-02-05 | 2003-11-12 | Dow Global Technologies Inc. | Organic light emitting diodes on plastic substrates |
| US6806938B2 (en) * | 2001-08-30 | 2004-10-19 | Kyocera Corporation | Liquid crystal display device with particular on substrate wiring, portable terminal and display equipment provided with the liquid crystal display device |
| CN1204632C (zh) | 2001-09-28 | 2005-06-01 | 李贞勋 | 白色发光二极管的制造方法 |
| US6531328B1 (en) * | 2001-10-11 | 2003-03-11 | Solidlite Corporation | Packaging of light-emitting diode |
| US7078737B2 (en) * | 2002-09-02 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Light-emitting device |
| JP3782411B2 (ja) * | 2002-09-02 | 2006-06-07 | 松下電器産業株式会社 | 発光装置 |
| JP4179866B2 (ja) * | 2002-12-24 | 2008-11-12 | 株式会社沖データ | 半導体複合装置及びｌｅｄヘッド |
| JP2004221186A (ja) * | 2003-01-10 | 2004-08-05 | Nanotemu:Kk | 半導体発光装置 |
| EP1603170B1 (en) | 2003-03-10 | 2018-08-01 | Toyoda Gosei Co., Ltd. | Method for manufacturing a solid-state optical element device |
| DE10314524A1 (de) | 2003-03-31 | 2004-10-28 | Osram Opto Semiconductors Gmbh | Scheinwerfer und Scheinwerferelement |
| TWI225670B (en) * | 2003-12-09 | 2004-12-21 | Advanced Semiconductor Eng | Packaging method of multi-chip module |
-
2004
- 2004-10-15 DE DE102004050371A patent/DE102004050371A1/de not_active Withdrawn
-
2005
- 2005-09-13 KR KR1020137006087A patent/KR101413503B1/ko active IP Right Grant
- 2005-09-13 DE DE502005009290T patent/DE502005009290D1/de active Active
- 2005-09-13 EP EP08001217A patent/EP1914814B9/de active Active
- 2005-09-13 KR KR1020077009796A patent/KR20070060140A/ko not_active Application Discontinuation
- 2005-09-13 EP EP05788493A patent/EP1803163B1/de active Active
- 2005-09-13 WO PCT/DE2005/001603 patent/WO2006034671A2/de active Application Filing
- 2005-09-13 US US11/664,304 patent/US9537070B2/en active Active
- 2005-09-13 DE DE502005003505T patent/DE502005003505D1/de active Active
- 2005-09-13 JP JP2007533861A patent/JP5634657B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-28 US US13/596,842 patent/US8900894B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7016363B2 (ja) | 2017-06-26 | 2022-02-04 | フォセコ インターナショナル リミテッド | 鋳造システム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101413503B1 (ko) | 2014-07-01 |
| US20120322178A1 (en) | 2012-12-20 |
| EP1914814A1 (de) | 2008-04-23 |
| EP1803163A2 (de) | 2007-07-04 |
| US9537070B2 (en) | 2017-01-03 |
| EP1914814B1 (de) | 2010-03-24 |
| US8900894B2 (en) | 2014-12-02 |
| KR20070060140A (ko) | 2007-06-12 |
| JP2008515208A (ja) | 2008-05-08 |
| EP1914814B9 (de) | 2010-09-01 |
| WO2006034671A2 (de) | 2006-04-06 |
| DE502005003505D1 (de) | 2008-05-08 |
| DE102004050371A1 (de) | 2006-04-13 |
| WO2006034671A3 (de) | 2006-07-13 |
| EP1803163B1 (de) | 2008-03-26 |
| US20090127573A1 (en) | 2009-05-21 |
| KR20130028160A (ko) | 2013-03-18 |
| DE502005009290D1 (de) | 2010-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5634657B2 (ja) | オプトエレクトロニクス素子を製作する方法 | |
| US11978725B2 (en) | Light-emitting device, integrated light-emitting device, and light-emitting module | |
| AU2016238924B2 (en) | Light-emitting device, integrated light-emitting device, and light-emitting module | |
| JP4789672B2 (ja) | 発光装置および照明装置 | |
| KR100752586B1 (ko) | 발광장치 및 조명장치 | |
| JP5271509B2 (ja) | 気泡なくレンズを配置するための内部メニスカスを備えた発光ダイオードパッケージ要素 | |
| KR100620844B1 (ko) | 발광장치 및 조명장치 | |
| US8563998B2 (en) | Optoelectronic semiconductor component and method of producing an optoelectronic semiconductor component | |
| US8003998B2 (en) | Light-emitting diode arrangement | |
| US8106584B2 (en) | Light emitting device and illumination apparatus | |
| US8445928B2 (en) | Light-emitting diode light source module | |
| JP5750040B2 (ja) | オプトエレクトロニクス半導体コンポーネント | |
| JP2021500735A (ja) | 発光素子パッケージ及びこれを含む照明装置 | |
| US20110177635A1 (en) | Light emitting device and method for manufacturing the same | |
| JP2008513983A (ja) | オプトエレクトロニクスデバイス用ケーシング、オプトエレクトロニクスデバイスおよびオプトエレクトロニクスデバイスの製造方法 | |
| JP2007142281A (ja) | 発光装置およびその製造方法 | |
| JP2006049814A (ja) | 発光装置および照明装置 | |
| JP4604819B2 (ja) | 発光装置 | |
| JP2006066657A (ja) | 発光装置および照明装置 | |
| KR101983778B1 (ko) | 발광 소자 패키지 | |
| JP2007116126A (ja) | 発光装置 | |
| TWI282184B (en) | Optoelectronic component with a wireless contacting | |
| KR20190028014A (ko) | 발광소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080618 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110616 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110906 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121207 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121214 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130125 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130522 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130527 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130924 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140430 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5634657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |