JP2006278666A - 光源装置及びその製造方法 - Google Patents

光源装置及びその製造方法 Download PDF

Info

Publication number
JP2006278666A
JP2006278666A JP2005094981A JP2005094981A JP2006278666A JP 2006278666 A JP2006278666 A JP 2006278666A JP 2005094981 A JP2005094981 A JP 2005094981A JP 2005094981 A JP2005094981 A JP 2005094981A JP 2006278666 A JP2006278666 A JP 2006278666A
Authority
JP
Japan
Prior art keywords
electrode
source device
light source
submount
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005094981A
Other languages
English (en)
Other versions
JP4547290B2 (ja
Inventor
Geun-Ho Kim
根浩 金
Ki-Chang Song
基彰 宋
Sun Ho Kim
善虎 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Priority to JP2005094981A priority Critical patent/JP4547290B2/ja
Publication of JP2006278666A publication Critical patent/JP2006278666A/ja
Application granted granted Critical
Publication of JP4547290B2 publication Critical patent/JP4547290B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】隣接する発光素子間の光干渉を防止し、各発光素子から放出される光を損失なくステムの前方に集光できると共に、サブマウントに貫通ホールを形成してサブマウントをステムに容易に接合できる光源装置及びその製造方法を提供する。
【解決手段】光源装置は、一面に配線用電極111が形成されるステム110と、一面にグルーブ121aが形成され、前記グルーブ121a内に貫通ホール122が形成される本体部121、前記貫通ホール122を貫通して前記本体部121の一面に形成される第1電極125、前記第1電極125及び配線用電極111に電気的に連結されるように、前記本体部121の他面に形成される第2電極127、並びに前記第1電極125に形成される半田層129を備えるサブマウント120と、前記グルーブ121aに挿入され、前記サブマウント120の半田層129に接合される発光素子130とを含む。
【選択図】図1

Description

本発明は、光源装置及びその製造方法に関し、特に、隣接する発光素子間の光干渉を防止し、各発光素子から放出される光を損失を低減して、ステムの前方に集光できると共に、サブマウントに貫通ホールを形成してサブマウントをステムに容易に接合できる光源装置及びその製造方法に関する。
現在、活発に使用されている発光素子は、レーザーダイオード(Laser Diode;LD)と発光ダイオード(Light Emitting Diode;LED)とに大きく分けられる。
LDは、光通信分野で光源として広く使用され、最近、コンパクトディスク(CD)再生装置、コンパクトディスク・リライタブル(CD−RW)記録再生装置分野だけでなく、DVD再生装置、レーザーディスク(LD)再生装置、ミニディスク(MD)再生装置などの光メディア分野でも重要な部品として使用されている。
また、LEDは、バックライトユニット(Back Light Unit;BLU)に広く使用され、自体発光力のないLCDパネルの下部に位置して、均一な平面光を照射させてLCDを認識できるようにする光源装置として使用されている。
LEDは、比較的低い電圧で駆動が可能であると共に、高いエネルギー効率により、発熱が低く寿命が長いという利点を有する。
図25は、従来の発光素子10を示す縦断面図で、図26は、従来の光源装置40を示す縦断面図である。
図25に示すように、従来の発光素子10においては、サファイアまたはn−GaAs(ガリウムヒ素)などからなる基板11の上面に、化学気相蒸着法(Chemical Vapor Deposition Method;CVD法)により、バッファ層12、n−接触層13、活性層14、及び、p−接触層15が順次形成される。
p−接触層15の上面には、電流拡散層16が形成され、電流拡散層16の上面には、p−接触層15及び電流拡散層16と電気的に連結されるp−電極17が形成される。その後、n−接触層13の露出された一部分の上面に、n−電極18が形成される。
図26に示すように、従来の光源装置40において、前述したような発光素子10は、サブマウント20上にワイヤーボンディング方式(Wire bonding method)により接合され、サブマウント20は、ステム30上に接合される。このとき、外部電源の印加のために、発光素子10のp−電極17は、サブマウント20の電極21とワイヤー17aを介して連結され、サブマウント20の電極21は、ステム30の電極31と他のワイヤー22を介して連結される。n−電極18は、p−電極17と同じ連結構造を有するので、以下、n−電極18の連結構造に関する説明は省略する。
以下、このように構成された従来の光源装置40の作用を説明する。
図25及び図26に示すように、ステム30の電極31に電圧を印加すると、ワイヤー17a、22を通してp−電極17及びn−電極18に電流が流れる。
このとき、p−電極17及びn−電極18に正孔及び電子がそれぞれ注入され、このように注入された正孔及び電子は、p−接触層15及びn−接触層13にそれぞれ流入した後に活性層14で再結合され、このとき、余分なエネルギーが光に変換されて発光する。
しかしながら、従来の光源装置においては、発光素子を印刷回路基板であるステムにチップ状に直接装着して使用するため、精密なワイヤーボンディング作業を必要とし、信頼性が悪化するという問題点があった。
また、サブマウントに発光素子を接合した後、これらをステムに装着した光源装置の場合、隣接する発光素子から放出される光が互いに干渉されるか、または発光素子の側面から放出される光がステムの前方に集光されず四方に分散され、発光効率が低下するという問題点があった。
また、発光素子に外部電源を供給するために、サブマウントとステムとをワイヤーボンディング方式により電気的に連結するため、不良品率が高く、ワイヤーの使用によって、他の部品との工程上の互換が難しく、工程時間が長く、製品に対する信頼性が低下するという問題点があった。
また、発光素子から発生する熱がサブマウントを通してステムに伝達されるため、放熱が遅れて発光素子の寿命が短縮され、組立作業性及び生産性が低下するという問題点があった。
本発明は、このような従来技術の問題点を解決するためになされたもので、サブマウントにグルーブを形成し、前記グルーブ内に発光素子を装着することにより、隣接する発光素子間の光干渉を防止し、発光素子の側面から放出される光をステムの前方に集光して、発光効率を高めると共に放熱効果を向上させることができる光源装置及びその製造方法を提供することを目的とする。
本発明の他の目的は、サブマウントに貫通ホールを形成し、前記サブマウントをフリップチップボンディング方式(Flip chip bonding method)によりステムに接合して作業性を高め、生産性を向上させることができる光源装置及びその製造方法を提供することにある。
このような目的を達成するために、本発明の第1実施形態による光源装置は、一面に配線用電極が形成されるステムと、一面にグルーブが形成され、前記グルーブ内に貫通ホールが形成される本体部、前記貫通ホールを貫通して前記本体部の一面に形成される第1電極、前記第1電極及び配線用電極に電気的に連結されるように、前記本体部の他面に形成される第2電極、並びに前記第1電極に形成される半田層を備えるサブマウントと、前記グルーブに挿入され、前記サブマウントの半田層に接合される発光素子とを含む。
前記グルーブの深さは、前記発光素子の高さ(長さ)より相対的に大きく形成されることが好ましい。
前記ステムは、MC PCB(Metal Core Printed Circuit Board)で、前記発光素子は、LED(Light Emitting Diode)であることが好ましい。
前記ステムには絶縁層が装着され、前記絶縁層上には配線用電極が形成されている。配線用電極には前記サブマウントが接合される。
前記グルーブの内側面には、前記発光素子の側面から発光する光を前記ステムの前方に集光できるように、傾斜面が形成されることが好ましい。
一方、本発明の第1実施形態による光源装置の製造方法は、シリコン基板に所定の間隔で複数のグルーブを形成する段階と、前記グルーブが形成された前記シリコン基板に貫通ホールを形成する段階と、前記グルーブが形成された前記シリコン基板の一面に第1電極を形成し、前記第1電極に半田層を形成する段階と、前記貫通ホールを貫通して前記第1電極と電気的に連結されるように、前記シリコン基板の他面に第2電極を形成する段階と、前記半田層に発光素子を接合させる段階と、ステムの一面に配線用電極を形成する段階と、前記配線用電極と前記第2電極とが連結されるように、前記ステムにサブマウントを接合して光源装置を完成する段階とを含む。
前記グルーブ及び貫通ホールを形成する段階においては、前記シリコン基板一面の一部をバルクエッチングしてグルーブを形成した後、第1フォトレジスト、第2フォトレジスト及びエッチングマスクを利用して前記シリコン基板を乾式エッチングすることにより、前記シリコン基板に貫通ホールを形成することが好ましい。
前記貫通ホールを形成する段階以後には、前記シリコン基板の一面に反射層及び絶縁層を順次形成することが好ましい。
前記グルーブの内側面に傾斜面を形成し、前記傾斜面に沿って反射層を形成することにより、前記発光素子の側面から発光する光が前記ステムの前方に集光されるようにすることが好ましい。
本発明による光源装置及びその製造方法においては、サブマウントにグルーブを形成し、前記グルーブ内に発光素子を装着することにより、隣接する発光素子間の光干渉を防止し、発光素子の側面から放出される光を光源装置の前方に集光することにより、発光効率を高めると共に放熱効果を向上させることができるという効果がある。
また、サブマウントのグルーブ内に貫通ホールを形成し、前記貫通ホールを通過する第1電極及び第2電極によりサブマウントをステムに直接連結することにより、工程時間及び費用を削減し、信頼性を高めることができ、放熱効果が高くなって発光素子の寿命を延長することができるという効果がある。
以下、添付の図面を参照して、本発明による光源装置及びその製造方法について説明する。
〔第1実施形態〕
図1は、本発明の第1実施形態による光源装置100のサブマウント120及び発光素子130を示す分解斜視図で、図2は、本発明の第1実施形態による光源装置100を示す分解斜視図で、図3は、本発明の第1実施形態による光源装置100を示す縦断面図である。
図1〜図3に示すように、本発明の第1実施形態による光源装置100は、一面に配線用電極111が形成されるステム110と、ステム110に装着されるサブマウント120と、サブマウント120のグルーブ121a内に装着される発光素子130とを含む。
サブマウント120は、一面にグルーブ121aが形成され、グルーブ121a内に貫通ホール122が形成される本体部121と、貫通ホール122を貫通して本体部121の一面に形成される第1電極125と、第1電極125及び配線用電極111に電気的に連結されるように、本体部121の他面に形成される第2電極127と、第1電極125に形成される半田層129とを備えている。発光素子130は、サブマウント120のグルーブ121aに挿入され、半田層129に接合されている。
サブマウント120には、第1電極125を形成する前に、反射層123及び絶縁層126を順次形成することが好ましい。
反射層123及び絶縁層126の積層順序については図示していないが、第1電極125と第2電極127とが互いに電気的に絶縁される構造では、絶縁層126、反射層123の順に形成することもできる。
ここで、第1電極125及び第2電極127は、絶縁層126の一部分に形成されることが好ましい。
本発明の第1実施形態による光源装置100においては、サブマウント120の一面に発光素子130を装着するためのグルーブ121aを形成し、且つ、サブマウント120に反射層123を形成して、発光素子130の前面から発光する光はもちろん、発光素子130の側面から発光する光もまでステム110の前方に送ることにより、発光素子130の発光効率を高めることができる。また、サブマウント120に形成されたグルーブ121aにより、サブマウント120自体の厚さが薄くなるので、発光素子130の放熱が容易になる。
反射層123は、気相蒸着法またはリフトオフ法を用いて形成し、反射係数の高いAg及びAlなどの材質を使用することが好ましい。
絶縁層126は、絶縁可能な材質であれば何れを使用しても良いが、AlN、ZnO、BeO、SIO及びSiNxなどの何れか1つを使用して、スパッタリングや気相蒸着法により形成することが好ましい。また、シリコン窒化膜などの半導体工程上で使用される絶縁膜を使用することもできる。
半田層129は、その融点が400℃未満であり、400℃未満で接合が可能な材質、例えば、Au−Sn、In、Pb、Pb−Sn及びAg−Snの何れか1つを使用することが好ましい。
グルーブ121aの深さDは、発光素子130の高さ(または、長さ)dよりも相対的に大きく形成されることが好ましい。
即ち、発光素子130の側面から発光する光が、分散されることなく反射層123により反射されて、ステム110の前方に集光されるようにするためには、グルーブ121aの深さDが発光素子130の高さ(または、長さ)dよりも相対的に大きく形成されなければならない。
発光素子130の側面から発光する光をステム110の前方に集光できるように、グルーブ121aの内側面に傾斜面121bが形成され、傾斜面121bに沿って反射層123が形成されている。
ステム110に絶縁層112が形成され、前記絶縁層112を介して前記サブマウント120が接合されることにより、絶縁層112がステム110とサブマウント120とを絶縁させる。
ステム110は、放熱特性の優れたMC PCBにより形成されることが好ましい。MC PCBは、発光素子130から発生する熱を迅速に吸収して放熱することにより、発光素子130の発光を円滑にすると共に、寿命を延長させることができる。
本発明の第1実施形態による光源装置100においては、2つの電極を対向させて接合する方法であるフリップチップボンディング方法を用いて、発光素子130とサブマウント120とを接続させ、サブマウント120とステム110とを接続させる構造を有する。
言い換えれば、サブマウント120の本体部121の中央に貫通ホール122が形成され、本体部121の一面に第1電極125が形成され、本体部121の他面に第1電極125及びステム110の配線用電極111に連結される第2電極127が形成されることにより、ワイヤーボンディング方式を用いる代わりにフリップチップボンディング方式を用いて、サブマウント120をステム110に容易に連結させることができる。
以下、このように構成された本発明の第1実施形態による光源装置100の作用を、図1〜図3を参照して説明する。
ステム110の配線用電極111に電流(電圧)を印加すると、電流は、第2電極127及び第1電極125を通して発光素子130に流れる。
発光素子130の電極(図示せず)を通して注入された正孔及び電子は、該発光素子130の活性層(図示せず)で再結合され、このとき、余分なエネルギーが光に変換されて発光する。
ここで、発光素子130がグルーブ121a内に装着されているため、隣接する発光素子130間の光干渉を効果的に防止することができる。
また、反射層123により、発光素子130の前面だけでなく側面から発光する光が、分散されることなくステム110の前方に集光されることによって、発光素子130の発光効率を高めることができる。
また、サブマウント120のグルーブ121a内に形成された貫通ホール122を貫通して、第1電極125と第2電極127とが連結されているため、フリップチップボンディング方式により、サブマウント120を前記ステム110に容易に接合させることができ、組立作業(組立工程)が非常に容易になり、生産性が向上する。
以下、本発明の第1実施形態による光源装置100の製造方法を図4〜図11を参照して説明する。
図4〜図11は、本発明の第1実施形態による光源装置100の製造方法を示す工程図である。本発明の第1実施形態による光源装置100の製造方法は、シリコン基板120’に所定の間隔で複数のグルーブ121aを形成する段階と、グルーブ121aが形成されたシリコン基板120’に貫通ホール122を形成する段階と、グルーブ121aが形成されたシリコン基板120’の一面に第1電極125を形成し、第1電極125に半田層129を形成する段階と、貫通ホール122を貫通して第1電極125と電気的に連結されるように、シリコン基板120’の他面に第2電極127を形成する段階と、半田層129に発光素子130を接合させる段階と、ステム110の一面に、電気的な連結が可能なように金属ラインがパターニングされた配線用電極111を形成する段階と、配線用電極111と第2電極127とが連結されるように、ステム110に各サブマウント120を接合して光源装置100を完成する段階とを含む。
以下、このような第1実施形態による光源装置100の製造方法をより詳しく説明する。
まず、図4及び図5に示すように、シリコン基板120’にエッチングマスクMを形成し、シリコン基板120'の一面に形成されたエッチングマスクMを利用して、所定の間隔で複数のグルーブ121aを形成した後、エッチングマスクMを除去する。このとき、グルーブ121aの内側面に傾斜面121bが形成されるようにエッチングする。
その後、図6に示すように、第1フォトレジストR1、第2フォトレジストR2をエッチングマスク(図示せず)として利用して、シリコン基板120’を乾式エッチングすることにより、シリコン基板120’に貫通ホール122を形成する。
ここで、乾式エッチングとしては、深堀り反応性イオンエッチング(Deep reactive ion etching)を用いることが好ましい。
貫通ホール122を形成した後には、図7に示すように、前記シリコン基板120’と、以後に形成される第1電極125及び第2電極127との電気的な絶縁のために絶縁層126を形成し、且つ、発光素子130の前面及び側面から発光する光を該発光素子130の前方に集光できるように反射層123を形成することが好ましい。例えば、図7に示すように、シリコン基板120’上に反射層123を形成し、さらに、反射層123上に絶縁層126を形成する。
その後、図8に示すように、グルーブ121aが形成されたシリコン基板120’の一面に第1電極125を形成し、第1電極125に半田層129を形成する。ここで、第1電極125は、絶縁層126の一部分にのみ形成することが好ましい。ここでは、第1電極125は、グルーブ121a傾斜面121bから底面に亘って連続的に形成されると共に、貫通ホール122の内壁にも連続して形成している。
半田層129は、発光素子130の電極131と第1電極125とを電気的に連結するためのもので、Au−Sn、In、Pb及びPb−Snなどの何れか1つを使用することが好ましい。
その後、図9に示すように、シリコン基板120’を上下反転させ、第1電極125が電気的に連結されるように、貫通ホール122を通して、シリコン基板120’の他面に第2電極127を形成する。ここでは、貫通ホール122内において、第1電極125上に第2電極127を形成する。これにより、第1電極125に電気的に接続される第2電極127を形成する。
その後、図10に示すように、各サブマウント120を1つの単位としてダイシング等によって個片化し、半田層129に発光素子130を適切に位置させた後に熱処理して接合させる。ここで、発光素子130は、フリップチップボンディング方式によりサブマウント120に接合される。
一方、発光素子130の接合において、図には示していないが、半田層129を形成することなく、発光素子130をAuスタッド(Au stud)ボンディングのような方法により第1電極125に接合した後に、各サブマウント120を1つの単位としてダイシング等によって個片化することもできる。
その後、図11に示すように、ステム110の一面に配線用電極111を形成した後、配線用電極111と第2電極127とが電気的に連結されるように、ステム110にフリップチップボンディング方式でサブマウント120を接合することにより、光源装置100を完成する。
このように完成した光源装置100は、発光素子130から発光する光が分散されることなくステム110の前方に集光されるため、発光効率が非常に優れているだけでなく、発光素子130から発生する熱がサブマウント120を経ることなく、直ちにステム110に伝達された後に放熱されるため、放熱効率が非常に優れているので、発光素子130の寿命を延長させることができる。これにより、光源装置100をバックライトユニット及びフラッシュユニットに効果的に利用することができる。
〔第2実施形態〕
以下、本発明の第2実施形態による光源装置200の製造方法を図12〜図15を参照して説明する。
図12〜図15は、本発明の第2実施形態による光源装置200の製造方法を示す工程図である。本発明の第2実施形態による光源装置200の製造方法は、両面に絶縁層226が形成されたシリコン基板220’の一面に、バルクマイクロマシニング(Bulk micro-machining)によりグルーブ221aを形成する段階と、グルーブ221a及び絶縁層226が形成されたシリコン基板220’の一面に第1電極225を形成する段階と、シリコン基板220’の第1電極225と隣接する位置に、バルクマイクロマシニングにより貫通ホール222を形成する段階と、貫通ホール222を貫通して第1電極225と連結されるように、シリコン基板220’の他面に第2電極227を形成する段階と、第1電極225に半田層229を形成してサブマウント220を完成する段階と、サブマウント220の半田層229に発光素子230を接合させる段階と、ステム210の一面に配線用電極211を形成する段階と、第2電極227と配線用電極211とが電気的に接合されるように、サブマウント220をステム210に装着して、光源装置200を完成する段階とを含む。
以下、このような第2実施形態による光源装置200の製造方法をより詳しく説明する。
まず、図12に示すように、両面に絶縁層226が形成されたシリコン基板220’の一面に、バルクマイクロマシニングして発光素子230が装着されるグルーブ221aを形成し、グルーブ221a及び絶縁層226が形成されたシリコン基板220’の一面に第1電極225を形成する。
その後、図13に示すように、シリコン基板220’をバルクマイクロマシニングして貫通ホール222を形成した後、貫通ホール222を貫通して第1電極225と連結されるように、シリコン基板220’の他面に第2電極227を形成する。ここで、第2電極227は、絶縁層226の一部分に形成されることが好ましい。本実施形態では、貫通ホール222をグルーブ221aの両側に形成する。
その後、図14に示すように、第1電極225に半田層229を形成することにより、サブマウント220を完成する。
その後、図15に示すように、フリップチップボンディング方式により、サブマウント220の半田層229に発光素子230を接合させる。次いで、サブマウント220を、第2電極227と配線用電極211とが電気的に接合されるように、配線用電極211及び絶縁層212が形成されたステム210にフリップチップボンディング方式で装着することにより、光源装置200を完成する。
〔第3実施形態〕
以下、本発明の第3実施形態による光源装置300の製造方法を図16〜図20を参照して説明する。
図16〜図20は、本発明の第3実施形態による光源装置300の製造方法を示す工程図である。本発明の第3実施形態による光源装置300の製造方法は、両面に絶縁層326が形成されたシリコン基板320’の一面に、その一部をバルクマイクロマシニング工程で除去してグルーブ321aを形成する段階と、グルーブ321aの一部を乾式エッチングして貫通ホール322を形成する段階と、貫通ホール322を貫通して、シリコン基板320’の一面に第1電極325を形成する段階と、貫通ホール322を貫通して第1電極325と連結されるように、シリコン基板320’の他面に第2電極327を形成する段階と、第1電極325に半田層329を形成してサブマウント320を完成する段階と、前記サブマウント320の半田層329に発光素子330を接合させる段階と、ステム310の一面に配線用電極311を形成する段階と、第2電極327と配線用電極311とが電気的に接合されるように、サブマウント320をステム310に装着して光源装置300を完成する段階とを含む。
以下、このような第3実施形態による光源装置300の製造方法をより詳しく説明する。
まず、図16に示すように、両面に絶縁層326が形成されたシリコン基板320’の一面に、その一部をバルクマイクロマシニング工程で除去してグルーブ321aを形成する。ここで、グルーブ321aは、後述する貫通ホール322を容易に形成するためのものである。
その後、図17に示すように、グルーブ321aの一部を乾式エッチングして貫通ホール322を形成する。
その後、図18に示すように、貫通ホール322を貫通して、シリコン基板320’の一面に第1電極325を形成する。
その後、図19に示すように、貫通ホール322を貫通して第1電極325と連結されるように、シリコン基板320’の他面に第2電極327を形成した後、第1電極325に半田層329を形成することにより、サブマウント320を完成する。
その後、図20に示すように、フリップチップボンディング方式により、サブマウント320の半田層329に発光素子330を接合させる。次いで、サブマウント320を、第2電極327と配線用電極311とが電気的に接合されるように、一面に配線用電極311及び絶縁層312が形成されたステム310にフリップチップボンディング方式で装着することにより、光源装置300を完成する。
このように完成した光源装置300は、バックライトユニット及びフラッシュユニットに利用可能である。
〔第4実施形態〕
以下、本発明の第4実施形態による光源装置400の製造方法を図21〜図24を参照して説明する。
図21〜図24は、本発明の第4実施形態による光源装置400の製造方法を示す工程図である。本発明の第4実施形態による光源装置400の製造方法は、両面に絶縁層426が形成されたシリコン基板420’の一面に、その一部をバルクマイクロマシニング工程で除去してグルーブ421aを形成し、グルーブ421aから所定の間隔をおいてグルーブ421aの両側に貫通ホール422を形成する段階と、貫通ホール422を貫通して、シリコン基板420’の一面に第1電極425を形成する段階と、貫通ホール422を貫通して第1電極425と連結されるように、シリコン基板420’の他面に第2電極427を形成する段階と、第1電極425に半田層429を形成してサブマウント420を形成する段階と、サブマウント420の半田層429に発光素子430を接合する段階と、ステム410の一面に配線用電極411を形成する段階と、第2電極427と配線用電極411とが電気的に接合されるように、サブマウント420をステム410の一面に装着して光源装置400を完成する段階とを含む。
以下、このような第4実施形態による光源装置400の製造方法をより詳しく説明する。
まず、図21に示すように、両面に絶縁層426が形成されたシリコン基板420’の一面に、その一部をバルクマイクロマシニング工程で除去してグルーブ421aを形成し、グルーブ421aから所定の間隔をおいて該グルーブ421aの両側に貫通ホール422を形成する。
その後、図22に示すように、貫通ホール422を貫通して、シリコン基板420’の一面に第1電極425を形成する。このとき、第1電極425は、貫通ホール422のの内壁の一部から前記グルーブ421a内まで延長形成される。本実施形態では、貫通ホール422は、シリコン基板420’の両面から貫通ホール422の深さ方向に沿って狭くなっている。即ち、貫通ホール422は、シリコン基板421aの両面の開口端のそれぞれから内部に向かって次第に狭くなるテーパを有している。
第1電極425は、グルーブ421aが形成された面において、貫通ホール422の開口端から、貫通ホール422の径が一端狭くなって再び広がる境界まで形成されている。
その後、図23に示すように、貫通ホール422を貫通して第1電極425と連結されるように、シリコン基板420’の他面に第2電極427を形成した後、第1電極425に半田層429を形成し、サブマウント420を形成する。第2電極427は、貫通ホール422の前記他面における開口端から、貫通ホール422が一端狭くなって再び広がる前記境界まで形成される。第2電極427は、貫通ホール422の内壁上の前記境界において、第1電極425と結合し、電気的に接続される。
その後、図24に示すように、フリップチップボンディング方式により、サブマウント420の半田層429に発光素子430を接合させる。次いで、サブマウント420を、第2電極427と配線用電極411とが電気的に接合されるように、一面に配線用電極411及び絶縁層412が形成されたステム410にフリップチップボンディング方式で装着することにより、光源装置400を完成する。
このように完成した光源装置400は、バックライトユニット及びフラッシュユニットに効果的に利用可能である。
本発明の第1実施形態による光源装置100のサブマウント120及び発光素子130を示す分解斜視図である。 本発明の第1実施形態による光源装置100を示す分解斜視図である。 本発明の第1実施形態による光源装置100を示す縦断面図である。 本発明の第1実施形態による光源装置100の製造方法を示す工程図である。 本発明の第1実施形態による光源装置100の製造方法を示す工程図である。 本発明の第1実施形態による光源装置100の製造方法を示す工程図である。 本発明の第1実施形態による光源装置100の製造方法を示す工程図である。 本発明の第1実施形態による光源装置100の製造方法を示す工程図である。 本発明の第1実施形態による光源装置100の製造方法を示す工程図である。 本発明の第1実施形態による光源装置100の製造方法を示す工程図である。 本発明の第1実施形態による光源装置100の製造方法を示す工程図である。 本発明の第2実施形態による光源装置200の製造方法を示す工程図である。 本発明の第2実施形態による光源装置200の製造方法を示す工程図である。 本発明の第2実施形態による光源装置200の製造方法を示す工程図である。 本発明の第2実施形態による光源装置200の製造方法を示す工程図である。 本発明の第3実施形態による光源装置200の製造方法を示す工程図である。 本発明の第3実施形態による光源装置200の製造方法を示す工程図である。 本発明の第3実施形態による光源装置200の製造方法を示す工程図である。 本発明の第3実施形態による光源装置200の製造方法を示す工程図である。 本発明の第3実施形態による光源装置200の製造方法を示す工程図である。 本発明の第4実施形態による光源装置200の製造方法を示す工程図である。 本発明の第4実施形態による光源装置200の製造方法を示す工程図である。 本発明の第4実施形態による光源装置200の製造方法を示す工程図である。 本発明の第4実施形態による光源装置200の製造方法を示す工程図である。 従来の発光素子10を示す縦断面図である。 従来の光源装置40を示す縦断面図である。
符号の説明
100、200、300、400 光源装置
110、210、310、410 ステム
111、211、311、411 配線用電極
120、220、320、420 サブマウント
121 本体部
121a、221a、321a、421a グルーブ
121b 傾斜面
122、222、322、422 貫通ホール
123、323、223、423 反射層
125、225、325、425 第1電極
126、226、326、426 絶縁層
127、227、327、427 第2電極
129、229、329、429 半田層
130、230、330、430 発光素子
M エッチングマスク
R1 第1フォトレジスト
R2 第2フォトレジスト

Claims (36)

  1. 一面に配線用電極が形成されるステムと、
    一面にグルーブが形成され、前記グルーブ内に貫通ホールが形成される本体部、前記貫通ホールを貫通して前記本体部の一面に形成される第1電極、前記第1電極及び配線用電極に電気的に連結されるように、前記本体部の他面に形成される第2電極、並びに前記第1電極に形成される半田層を備えるサブマウントと、
    前記グルーブに挿入され、前記サブマウントの半田層に接合される発光素子と、
    を含むことを特徴とする光源装置。
  2. 前記サブマウントには、反射層及び絶縁層がさらに形成されることを特徴とする請求項1に記載の光源装置。
  3. 前記サブマウントには、前記反射層、前記絶縁層、前記第1電極及び前記半田層が順次形成されることを特徴とする請求項2に記載の光源装置。
  4. 前記グルーブの深さは、前記発光素子の高さ(長さ)より相対的に大きく形成されることを特徴とする請求項1に記載の光源装置。
  5. 前記ステムは、MC PCB(Metal Core Printed Circuit Board)であることを特徴とする請求項1に記載の光源装置。
  6. 前記発光素子は、LED(Light Emitting Diode)であることを特徴とする請求項1に記載の光源装置。
  7. 前記ステムには絶縁層が形成され、前記配線用電極が前記絶縁層上に形成されていることを特徴とする請求項1に記載の光源装置。
  8. 前記グルーブの内側面には、前記発光素子の側面から発光する光を前記ステムの前方に集光できるように、傾斜面が形成されることを特徴とする請求項1に記載の光源装置。
  9. 前記第1電極及び第2電極は、前記絶縁層の一部分に形成されることを特徴とする請求項2に記載の光源装置。
  10. 前記絶縁層は、AlN、ZnO、BeO、SIO及びSiNxの何れか1つにより形成されることを特徴とする請求項2に記載の光源装置。
  11. 前記半田層は、その融点が400℃未満であり、400℃未満で接合が可能な材質であることを特徴とする請求項1に記載の光源装置。
  12. 前記半田層は、Au−Sn、In、Pb、Pb−Sn及びAg−Snの何れか1つにより形成されることを特徴とする請求項1に記載の光源装置。
  13. シリコン基板に所定の間隔で複数のグルーブを形成する段階と、
    前記グルーブが形成された前記シリコン基板に貫通ホールを形成する段階と、
    前記グルーブが形成された前記シリコン基板の一面に第1電極を形成し、前記第1電極に半田層を形成する段階と、
    前記貫通ホールを貫通して前記第1電極と電気的に連結されるように、前記シリコン基板の他面に第2電極を形成する段階と、
    前記半田層に発光素子を接合させる段階と、
    ステムの一面に配線用電極を形成する段階と、
    前記配線用電極と前記第2電極とが連結されるように、前記ステムにサブマウントを接合して光源装置を完成する段階と、
    を含むことを特徴とする光源装置の製造方法。
  14. 前記グルーブ及び前記貫通ホールを形成する段階においては、前記シリコン基板一面の一部をバルクエッチングしてグルーブを形成した後、第1フォトレジスト、第2フォトレジストをエッチングマスクとして利用して前記シリコン基板を乾式エッチングすることにより、前記シリコン基板に貫通ホールを形成することを特徴とする請求項13に記載の光源装置の製造方法。
  15. 前記乾式エッチングは、深堀り反応性イオンエッチング(Deep reactive ion etching)であることを特徴とする請求項14に記載の光源装置の製造方法。
  16. 前記貫通ホールを形成する段階以後に、前記シリコン基板に反射層及び絶縁層を順次形成する段階が含まれることを特徴とする請求項13に記載の光源装置の製造方法。
  17. 前記第1電極及び第2電極は、前記絶縁層の一部分に形成されることを特徴とする請求項16に記載の光源装置の製造方法。
  18. 前記サブマウントの半田層に前記発光素子を接合する段階では、フリップチップボンディング方式を用いることを特徴とする請求項13に記載の光源装置の製造方法。
  19. 前記サブマウントは、フリップチップボンディング方式により、前記ステムに接合されることを特徴とする請求項13に記載の光源装置の製造方法。
  20. 前記光源装置は、バックライトユニット及びフラッシュユニットに利用されることを特徴とする請求項13に記載の光源装置の製造方法。
  21. 前記グルーブの内側面に傾斜面を形成し、前記傾斜面に沿って反射層を形成することにより、前記発光素子の側面から発光する光を前記ステムの前方に集光させることを特徴とする請求項13に記載の光源装置の製造方法。
  22. 両面に絶縁層が形成されたシリコン基板の一面に、バルクマイクロマシニング(Bulk micro-machining)によりグルーブを形成する段階と、
    前記グルーブ及び絶縁層が形成された前記シリコン基板の一面に第1電極を形成する段階と、
    前記シリコン基板の前記第1電極と隣接する位置に、バルクマイクロマシニングにより貫通ホールを形成する段階と、
    前記貫通ホールを貫通して前記第1電極と連結されるように、前記シリコン基板の他面に第2電極を形成する段階と、
    前記第1電極に半田層を形成してサブマウントを完成する段階と、
    前記サブマウントの半田層に発光素子を接合させる段階と、
    ステムの一面に配線用電極を形成する段階と、
    前記第2電極と前記配線用電極とが電気的に接合されるように、前記サブマウントを前記ステムに装着して、光源装置を完成する段階と、
    を含むことを特徴とする光源装置の製造方法。
  23. 前記第1電極及び前記第2電極は、前記絶縁層の一部分に形成されることを特徴とする請求項22に記載の光源装置の製造方法。
  24. 前記サブマウントの半田層に前記発光素子を接合する段階では、フリップチップボンディング方式を用いることを特徴とする請求項22に記載の光源装置の製造方法。
  25. 前記サブマウントは、フリップチップボンディング方式により、前記ステムに接合されることを特徴とする請求項22に記載の光源装置の製造方法。
  26. 前記光源装置は、バックライトユニット及びフラッシュユニットに利用されることを特徴とする請求項22に記載の光源装置の製造方法。
  27. 両面に絶縁層が形成されたシリコン基板の一面に、その一部をバルクマイクロマシニング工程で除去してグルーブを形成する段階と、
    前記グルーブの一部を乾式エッチングして貫通ホールを形成する段階と、
    前記貫通ホールを貫通して、前記シリコン基板の一面に第1電極を形成する段階と、
    前記貫通ホールを貫通して前記第1電極と連結されるように、前記シリコン基板の他面に第2電極を形成する段階と、
    前記第1電極に半田層を形成してサブマウントを完成する段階と、
    前記サブマウントの半田層に発光素子を接合させる段階と、
    ステムの一面に配線用電極を形成する段階と、
    前記第2電極と前記配線用電極とが電気的に接合されるように、前記サブマウントを前記ステムに装着して、光源装置を完成する段階と、
    を含むことを特徴とする光源装置の製造方法。
  28. 前記第1電極及び第2電極は、前記絶縁層の一部分に形成されることを特徴とする請求項27に記載の光源装置の製造方法。
  29. 前記サブマウントの半田層に前記発光素子を接合する段階では、フリップチップボンディング方式を用いることを特徴とする請求項27に記載の光源装置の製造方法。
  30. 前記サブマウントは、フリップチップボンディング方式により、前記ステムに接合されることを特徴とする請求項27に記載の光源装置の製造方法。
  31. 前記光源装置は、バックライトユニット及びフラッシュユニットに利用されることを特徴とする請求項27に記載の光源装置の製造方法。
  32. 両面に絶縁層が形成されたシリコン基板の一面に、その一部をバルクマイクロマシニング工程で除去してグルーブを形成し、前記グルーブから所定の間隔をおいて該グルーブの両側に貫通ホールを形成する段階と、
    前記貫通ホールを貫通して、前記シリコン基板の一面に第1電極を形成する段階と、
    前記貫通ホールを貫通して前記第1電極と連結されるように、前記シリコン基板の他面に第2電極を形成する段階と、
    前記第1電極に半田層を形成してサブマウントを形成する段階と、
    前記サブマウントの半田層に発光素子を接合する段階と、
    ステムの一面に配線用電極を形成する段階と、
    前記第2電極と前記配線用電極とが電気的に接合されるように、前記サブマウントを前記ステムに装着して、光源装置を完成する段階と、
    を含むことを特徴とする光源装置の製造方法。
  33. 前記第1電極及び第2電極は、前記絶縁層の一部分に形成されることを特徴とする請求項32に記載の光源装置の製造方法。
  34. 前記サブマウントの半田層に前記発光素子を接合する段階では、フリップチップボンディング方式を用いることを特徴とする請求項32に記載の光源装置の製造方法。
  35. 前記サブマウントは、フリップチップボンディング方式により、前記ステムに接合されることを特徴とする請求項32に記載の光源装置の製造方法。
  36. 前記光源装置は、バックライトユニット及びフラッシュユニットに利用されることを特徴とする請求項32に記載の光源装置の製造方法。
JP2005094981A 2005-03-29 2005-03-29 光源装置の製造方法 Expired - Fee Related JP4547290B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005094981A JP4547290B2 (ja) 2005-03-29 2005-03-29 光源装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005094981A JP4547290B2 (ja) 2005-03-29 2005-03-29 光源装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006278666A true JP2006278666A (ja) 2006-10-12
JP4547290B2 JP4547290B2 (ja) 2010-09-22

Family

ID=37213118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005094981A Expired - Fee Related JP4547290B2 (ja) 2005-03-29 2005-03-29 光源装置の製造方法

Country Status (1)

Country Link
JP (1) JP4547290B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2053667A3 (en) * 2007-10-24 2010-05-26 Advanced Optoelectronic Technology Inc. Package structure of photoelectronic device and fabricating method thereof
JP2010129870A (ja) * 2008-11-28 2010-06-10 Stanley Electric Co Ltd 半導体発光装置及びその製造方法
JP2016100553A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2016100555A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2016152342A (ja) * 2015-02-18 2016-08-22 ローム株式会社 電子装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122589A (ja) * 1994-10-27 1996-05-17 Hitachi Ltd 光素子サブマウント構造
JP2002319705A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Led装置
JP2003168829A (ja) * 2001-09-19 2003-06-13 Matsushita Electric Works Ltd 発光装置
JP2004152808A (ja) * 2002-10-28 2004-05-27 Matsushita Electric Works Ltd 半導体発光装置
WO2004088760A2 (en) * 2003-03-28 2004-10-14 Gelcore Llc Led power package
JP2004311467A (ja) * 2003-04-01 2004-11-04 Sharp Corp 発光装置用パッケージ、発光装置
JP2005057265A (ja) * 2003-07-31 2005-03-03 Lumileds Lighting Us Llc 半導体発光デバイス用の実装
JP2006190951A (ja) * 2004-12-29 2006-07-20 Ind Technol Res Inst 発光ダイオードパッケージ及びその製造プロセス

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122589A (ja) * 1994-10-27 1996-05-17 Hitachi Ltd 光素子サブマウント構造
JP2002319705A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Led装置
JP2003168829A (ja) * 2001-09-19 2003-06-13 Matsushita Electric Works Ltd 発光装置
JP2004152808A (ja) * 2002-10-28 2004-05-27 Matsushita Electric Works Ltd 半導体発光装置
WO2004088760A2 (en) * 2003-03-28 2004-10-14 Gelcore Llc Led power package
JP2004311467A (ja) * 2003-04-01 2004-11-04 Sharp Corp 発光装置用パッケージ、発光装置
JP2005057265A (ja) * 2003-07-31 2005-03-03 Lumileds Lighting Us Llc 半導体発光デバイス用の実装
JP2006190951A (ja) * 2004-12-29 2006-07-20 Ind Technol Res Inst 発光ダイオードパッケージ及びその製造プロセス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2053667A3 (en) * 2007-10-24 2010-05-26 Advanced Optoelectronic Technology Inc. Package structure of photoelectronic device and fabricating method thereof
JP2010129870A (ja) * 2008-11-28 2010-06-10 Stanley Electric Co Ltd 半導体発光装置及びその製造方法
JP2016100553A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2016100555A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2016152342A (ja) * 2015-02-18 2016-08-22 ローム株式会社 電子装置

Also Published As

Publication number Publication date
JP4547290B2 (ja) 2010-09-22

Similar Documents

Publication Publication Date Title
US7411225B2 (en) Light source apparatus
US20060180828A1 (en) Light source apparatus and fabrication method thereof
JP3745763B2 (ja) フリップチップボンディング用窒化ガリウム系発光ダイオード及びその製造方法
JP4359195B2 (ja) 半導体発光装置及びその製造方法並びに半導体発光ユニット
US20060118800A1 (en) Light emitting device package
US7551659B2 (en) Semiconductor laser apparatus
US20100224890A1 (en) Light emitting diode chip with electrical insulation element
JPH0864872A (ja) 半導体発光素子、およびその製造方法
JPWO2013150715A1 (ja) 半導体レーザ装置およびその製造方法
JP2006313907A (ja) 放熱構造体及びこれを具備した発光素子組立体
JP2009076730A (ja) 窒化物半導体レーザ装置
JP4547290B2 (ja) 光源装置の製造方法
WO2014017250A1 (ja) 発光装置およびその製造方法、並びにパッケージ部材
JP2008218764A (ja) 発光装置
JP2006237156A (ja) 光源装置及びその製造方法
US20060138444A1 (en) Flip-chip bonding structure of light-emitting element using metal column
JP2006190930A (ja) 半導体レーザーダイオード装置及びその製造方法
JPH10308560A (ja) 半導体発光素子および発光装置
JP6667149B1 (ja) 半導体レーザ光源装置
EP1708283A1 (en) Light source apparatus and fabrication method thereof
JP2009038125A (ja) 発光モジュールおよびその製造方法
CN1825637B (zh) 光源装置及其制造方法
JP2004335584A (ja) 半導体パッケージ
JP2010109321A (ja) 発光装置及びその製造方法
EP1696495B1 (en) Light source apparatus and fabrication method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080311

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4547290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees