CN114899204A - 微型led器件制备方法、微型led器件以及显示装置 - Google Patents
微型led器件制备方法、微型led器件以及显示装置 Download PDFInfo
- Publication number
- CN114899204A CN114899204A CN202210505336.8A CN202210505336A CN114899204A CN 114899204 A CN114899204 A CN 114899204A CN 202210505336 A CN202210505336 A CN 202210505336A CN 114899204 A CN114899204 A CN 114899204A
- Authority
- CN
- China
- Prior art keywords
- layer
- micro led
- metal
- metal layer
- tin oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 309
- 239000002184 metal Substances 0.000 claims abstract description 309
- 239000004065 semiconductor Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 102
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 66
- 238000002161 passivation Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 24
- 239000003292 glue Substances 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 10
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 9
- 238000009616 inductively coupled plasma Methods 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 claims description 5
- 235000019253 formic acid Nutrition 0.000 claims description 5
- 238000010992 reflux Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 238000002207 thermal evaporation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种微型LED器件制备方法、微型LED器件及显示装置。该方法包括：提供微型LED外延片；在该外延片的第二半导体层上设置氧化铟锡层；将外延片的第一半导体层、多层量子阱结构、第二半导体层和氧化铟锡层转移到临时衬底上并暴露出第一半导体层；在第一半导体层上设置阴极金属层；围绕阴极金属层刻蚀直至暴露出氧化铟锡层，以形成台面结构；在暴露出的氧化铟锡层上设置阳极金属层；在以上形成的结构上设置钝化层并开设接触孔；在接触孔暴露出的金属层上设置金属凸点；将金属凸点与驱动基板键合；去除临时衬底，暴露出氧化铟锡层。根据该方案，可将透明的氧化铟锡层作为共用阳极，从而提高了出光效率并且增大了出光面。
Description
技术领域
本公开涉及半导体LED的技术领域，具体而言，涉及一种微型LED器件制备方法、微型LED器件以及显示装置。
背景技术
Micro-LED是一种无机的尺寸小于50um的可发光的半导体元件，具有消耗功率低、寿命长、亮度高、对比度高等优点。随着显示技术的逐步发展，Micro-LED技术已逐渐成为新型显示技术的一种趋势。目前的Micro-LED芯片大多数为倒装结构，由于倒装结构LED的Mesa刻蚀至N-GaN层以暴露出N-GaN，P、N电极在同一水平面，电流在N-GaN层和p-GaN层中横向流动，所以电流分布不均匀，导致电流拥挤，发热量高。而垂直结构LED的N型电极和P型电极上下分布，所以能够缓解倒装结构LED的电流分布不均匀的问题，同时可以承受更大的工作电流。因此，垂直结构的Micro-LED必然会加速LED应用于显示领域的进程。
然而，垂直结构LED芯片制备过程中，衬底转移技术是关键技术之一，传统的垂直结构一般采用Au-Au键合等金属键合工艺，需要较大的键合压力和较高的键合温度，对于键合机的要求相对较高，且采用Au-Au键合技术在无形中增加了制造成本。并且传统垂直结构LED芯片的出光面积小且出光效率低。
发明内容
为了解决背景技术中提到的技术问题，本公开的方案提供了一种微型LED器件制备方法、微型LED器件以及显示装置。
根据本公开实施例的一个方面，提供了一种微型LED器件制备方法。所述方法包括：提供微型LED外延片，所述微型LED外延片自下而上依次包括第一衬底、缓冲层、第一半导体层、多层量子阱结构和第二半导体层；在所述第二半导体层上设置氧化铟锡层；将所述第一半导体层、多层量子阱结构、第二半导体层和所述氧化铟锡层转移到临时衬底上，使得所述氧化铟锡层与所述临时衬底相邻并且所述第一半导体层被暴露；在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层；围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构；在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层；在设置有所述阳极金属层的所述台面结构上设置钝化层并在所述钝化层上开设接触孔以暴露出部分阳极金属层和部分阴极金属层；在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点，以形成微型LED芯片阵列；通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合；去除所述临时衬底，暴露出所述氧化铟锡层，以形成微型LED器件。
进一步地，将所述第一半导体层、多层量子阱结构、第二半导体层和所述氧化铟锡层转移到临时衬底上，使得所述氧化铟锡层与所述临时衬底相邻并且所述第一半导体层被暴露包括：在所述氧化铟锡层上设置临时键合胶；将所述临时衬底通过所述临时键合胶临时键合在所述氧化铟锡层上；去除所述第一衬底和所述缓冲层，暴露出所述第一半导体层。
进一步地，在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点包括：在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属柱；使所述金属柱回流形成金属凸点。
进一步地，在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层包括：根据预设厚度设置导电金属层作为阳极金属层，使得所述阳极金属层的厚度大于所述阴极金属层的厚度且小于述第一半导体层、多层量子阱结构、第二半导体层的厚度之和。
进一步地，在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点包括：根据预设高度设置金属凸点，使得设置在暴露出的所述部分阳极金属层上的金属凸点的自身高度大于设置在暴露出的所述部分阴极金属层上的金属凸点的自身高度，并且使得设置在暴露出的所述部分阳极金属层上的金属凸点相对于所述临时衬底的高度等于设置在暴露出的所述部分阴极金属层上的金属凸点相对于所述临时衬底的高度。
进一步地，在通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合之后，所示微型LED器件制备方法还包括：在所述微型LED芯片阵列与所述驱动基板之间的缝隙中填充黑胶。
进一步地，在所述第二半导体层上设置氧化铟锡层包括：采用磁控溅射方法在所述第二半导体层上沉积所述氧化铟锡层；对沉积的所述氧化铟锡层进行退火处理，以使所述氧化铟锡层与所述第二半导体层形成欧姆接触。
进一步地，在所述氧化铟锡层上设置临时键合胶包括：在所述氧化铟锡层上旋涂临时键合胶，其中所述临时键合胶是对激光敏感的耐热胶。
进一步地，去除所述第一衬底和所述缓冲层，暴露出所述第一半导体层包括：采用激光剥离方法去除所述第一衬底和所述缓冲层，以暴露出所述第一半导体层。
进一步地，在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层包括：采用蒸镀方法和剥离工艺方法在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层，其中所述阴极金属层依次包括钛层、铝层、钛层和金层。
进一步地，围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构包括：采用电感耦合等离子体蚀刻方法围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构。
进一步地，在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层包括：采用蒸镀方法和剥离工艺方法在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层，其中所述阳极金属层依次包括钛层、铝层、钛层和金层。
进一步地，在设置有所述阳极金属层的所述台面结构上设置钝化层并在所述钝化层上开设接触孔以暴露出部分阳极金属层和部分阴极金属层包括：采用等离子体增强化学的气相沉积法在设置有所述阳极金属层的所述台面结构上沉积钝化层；采用电感耦合等离子体蚀刻方法在所述钝化层上蚀刻出所述接触孔以暴露出部分阳极金属层和部分阴极金属层。
进一步地，在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属柱包括：采用蒸镀方法和剥离工艺方法在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属柱。
进一步地，使所述金属柱回流形成金属凸点包括：使所述金属柱在真空回流炉中并在N2和甲酸环境中回流，形成所述金属凸点。
进一步地，通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合包括：利用倒装焊机台通过所述金属凸点将所述微型LED芯片阵列与驱动基板键合。
进一步地，去除所述临时衬底，暴露出所述氧化铟锡层，以形成微型LED器件包括：采用激光解键合的方式去除所述临时衬底，暴露出所述氧化铟锡层。
进一步地，所述第一衬底是蓝宝石衬底，所述缓冲层是U-GaN层，所述第一半导体层是N-GaN层，所述第二半导体层是P-GaN层，所述临时衬底是蓝宝石衬底。
根据本公开的另一方面，还提供了一种微型LED器件。所述微型LED器件采用上述的微型LED器件制备方法制备而成。
根据本公开实施例的又一方面，还提供了一种显示装置。所述显示装置包括上述的微型LED器件。
应用本公开的技术方案，可以利用氧化铟锡层作为共用阳极，从而利用氧化铟锡层的透明特性增大了出光面，并且利用氧化铟锡的特性提高了出光效率。并且在制备过程中，采用临时键合胶键合键合到临时衬底可以减小键合压力和温度，降低对键合机的要求，从而使得制造成本降低。
此外，利用本公开的技术方案，可以将垂直结构的阳极和阴极设置为同一高度，从而有利于垂直结构的微型LED芯片阵列与驱动基板的集成。
附图说明
通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分，其中：
图1是示出根据本公开的一个实施例的微型LED器件制备方法的流程图；
图2a-图2n是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位旋转90度或处于其他方位，并且对这里所使用的空间相对描述作出相应解释。
现在，将参照附图更详细地描述根据本公开的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
本公开提供一种微型LED器件制备方法。参照图1以及图2a-图2n，图1是示出根据本公开的一个实施例的微型LED器件制备方法的流程图。图2a-图2n是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图。
如图1所示，该微型LED器件制备方法包括以下步骤S101-S110。
步骤S101:提供微型LED外延片，所述微型LED外延片自下而上依次包括第一衬底、缓冲层、第一半导体层、多层量子阱结构和第二半导体层。
步骤S102:在所述第二半导体层上设置氧化铟锡层。
步骤S103:将所述第一半导体层、多层量子阱结构、第二半导体层和所述氧化铟锡层转移到临时衬底上，使得所述氧化铟锡层与所述临时衬底相邻并且所述第一半导体层被暴露。
步骤S104:在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层。
步骤S105:围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构。
步骤S106:在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层。
步骤S107:在设置有所述阳极金属层的所述台面结构上设置钝化层并在所述钝化层上开设接触孔以暴露出部分阳极金属层和部分阴极金属层。
步骤S108:在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点，以形成微型LED芯片阵列。
步骤S109:通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合。
步骤S110:去除所述临时衬底，暴露出所述氧化铟锡层，以形成微型LED器件。
根据该技术方案，可以利用氧化铟锡层作为共用阳极，从而利用氧化铟锡层的透明特性增大了出光面，并且利用氧化铟锡的特性提高了出光效率。
在步骤S101中，可以提供微型LED外延片，所述微型LED外延片自下而上依次包括第一衬底、缓冲层、第一半导体层、多层量子阱结构和第二半导体层。
根据本公开的实施例，为了制备垂直结构的微型LED芯片，可以首先获得微型LED外延片，该外延片可以是预先制备好的，也可以在本公开的微型LED芯片制备方法中制备。参照图2a-图2n，其中图2a示出了根据本公开的一个实施例的微型LED外延片10。如图2a所示，所述微型LED外延片10可以自下而上依次包括第一衬底101、缓冲层102、第一半导体层103、多层量子阱结构104和第二半导体层105。
根据本公开的实施例，所述第一衬底101可以是蓝宝石衬底，所述缓冲层102可以是U-GaN层，所述第一半导体层103可以是N-GaN层，所述第二半导体层105可以是P-GaN层。
在步骤S102中，可以在所述第二半导体层上设置氧化铟锡层。
根据本公开的实施例，参照图2a-图2n，其中图2b示出了在所述第二半导体层105上设置的氧化铟锡层106。
根据本公开的实施例，在所述第二半导体层上设置氧化铟锡层可以包括：采用磁控溅射方法在所述第二半导体层上沉积所述氧化铟锡层；对沉积的所述氧化铟锡层进行退火处理，以使所述氧化铟锡层与所述第二半导体层形成欧姆接触。具体地，如图2b所示，可以在第二半导体层105上采用磁控溅射方法沉积氧化铟锡层(ITO层)106，并对沉积的所述氧化铟锡层106进行退火处理，以使所述氧化铟锡层106与所述第二半导体层105形成欧姆接触，从而得到如图2b所示的氧化铟锡层106。当然，还可以使用任何其它适用工艺方法在所述第二半导体层上设置氧化铟锡层。
值得注意的是，该氧化铟锡层一方面作为例如P-GaN层的第二半导体层105的电流扩展层以增强出光效率，另一方面作为透明共用阳电极以增大微型LED的出光面积，这将在后面作进一步描述。
在步骤S103中，可以将所述第一半导体层、多层量子阱结构、第二半导体层和所述氧化铟锡层转移到临时衬底上，使得所述氧化铟锡层与所述临时衬底相邻并且所述第一半导体层被暴露。
根据本公开的实施例，对于垂直结构的微型LED芯片的制备，需要进行衬底转移，本公开的技术方案采用转移到临时衬底，即临时衬底随后将会被去除。所述临时衬底例如可以是蓝宝石衬底。
具体地，将所述第一半导体层、多层量子阱结构、第二半导体层和所述氧化铟锡层转移到临时衬底上，使得所述氧化铟锡层与所述临时衬底相邻并且所述第一半导体层被暴露可以包括：在所述氧化铟锡层上设置临时键合胶；将所述临时衬底通过所述临时键合胶临时键合在所述氧化铟锡层上；去除所述第一衬底和所述缓冲层，暴露出所述第一半导体层。
参照图2a-图2n，其中图2c示出了在所述氧化铟锡层106上设置的临时键合胶107。具体地，在所述氧化铟锡层106上设置临时键合胶可以包括：在所述氧化铟锡层106上旋涂临时键合胶107，其中所述临时键合胶107是对激光敏感的耐热胶，以为后续解键合做准备。
参照图2a-图2n，其中图2d示出了在所述临时键合胶107上设置的临时衬底108。具体地，通过所述临时键合胶107将所述临时衬底108临时键合在所述氧化铟锡层106上。与传统的金属键合方式相比，采用临时键合胶键合可以减小键合压力和温度，降低对键合机的要求，从而使得制造成本降低。
参照图2a-图2n，其中图2e示出了翻转图2d的结构并去除所述第一衬底101和所述缓冲层102。具体地，去除所述第一衬底和所述缓冲层，暴露出所述第一半导体层包括：采用激光剥离方法去除所述缓冲层102和所述第一衬底101，以暴露出所述第一半导体层103。具体地，通过激光剥离方法分解去除缓冲层，从而去除了第一衬底。
在步骤S104中，可以在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层。
根据本公开的实施例，可以在暴露的第一半导体层上设置多个阴极金属层，每个阴极金属层对应于一个随后制备而成的微型LED芯片。由此，设置多个阴极金属层为随后制备微型LED芯片阵列做准备。
具体地，在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层可以包括：采用蒸镀方法和剥离工艺方法在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层，其中所述阴极金属层依次包括钛层、铝层、钛层和金层。
参照图2a-图2n，其中图2f示出了在第一半导体层103上设置的阴极金属层109，图2f中仅示意性地示出了两个阴极金属层109，阴极金属层的数量可根据需要人为设定，在此不作限制。具体地，如图2f所示，可以在第一半导体层103上旋涂负性光刻胶，光刻出水平间隔开的多个导电金属层的图形，然后采用真空热蒸镀方法沉积导电金属层，即依次沉积钛金属层、铝金属层、钛金属层和金金属层(金金属层在最上面)，最后采用剥离(lift-off)工艺除去光刻胶以及光刻胶上的沉积金属，得到如图2f所示的结构。当然，还可以使用任何其它适用工艺方法设置阴极金属层。
在步骤S105中，可以围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构。
根据本公开的实施例，在设置完阴极金属层之后，可以进行蚀刻来获得台面结构。参照图2a-图2n，其中图2g示出了对图2f所示的结构蚀刻后形成的台面结构。如图2g所示，所述台面结构包括多个凸台，每个凸台自下而上依次包括第二半导体层105、多层量子阱结构104、第一半导体层103和阴极金属层109。多个凸台构成阵列，并且台面结构除凸台之外的暴露部分为氧化铟锡层106。
为了获得上述台面结构，围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构可以包括：采用电感耦合等离子体蚀刻方法围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构。具体地，可以图2f所示的第一半导体层103上旋涂光刻胶、光刻出围绕阴极金属层103的台面图形，采用电感耦合等离子体蚀刻(ICP)方法，通过使用BCl3、Cl2和Ar2混合气体进行刻蚀直至暴露出氧化铟锡层106，最后去除光刻胶形成图2g所示的台面结构。当然，还可以使用任何其它适用工艺方法蚀刻出台面结构。
在步骤S106中，可以在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层。
根据本公开的实施例，可以在暴露出的所述氧化铟锡层上设置阳极金属层。
在一个实施例中，设置的阳极金属层与阴极金属层之间形成明显的高度差。如此在后续进行倒装键合时，可以完全使用金属凸点、即焊料来弥补该高度差。
在另一个实施例中，在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层可以包括：根据预设厚度设置导电金属层作为阳极金属层，使得所述阳极金属层的厚度大于所述阴极金属层的厚度且小于所述第一半导体层、多层量子阱结构、第二半导体层的厚度之和。由此，通过预设阳极金属层的设置厚度，使得垂直结构中的阳极金属层与阴极金属层基本齐平。此外，还可以根据预设厚度设置阳极金属层，使得所述阳极金属层的厚度大于所述阴极金属层的厚度且小于所述第一半导体层、多层量子阱结构、第二半导体层以及所述阴极金属层的厚度之和。
根据本公开的实施例，在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层可以包括：采用蒸镀方法和剥离工艺方法在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层，其中所述阳极金属层依次包括钛层、铝层、钛层和金层。
参照图2a-图2n，其中图2h示出了在氧化铟锡层106上设置的阳极金属层110，图2h中仅示意性地示出了两个阳极金属层110，阳极金属层的数量可根据需要人为设定，在此不作限制。具体地，如图2h所示，可以在氧化铟锡层106上旋涂负性光刻胶，光刻阳极金属层的图形，然后采用真空热蒸镀方法沉积阳极金属层，即依次沉积钛金属层、铝金属层、钛金属层和金金属层(金金属层在最上面)，最后采用剥离(lift-off)工艺除去光刻胶以及光刻胶上的沉积金属，得到如图2h所示的结构。如上所述根据预设厚度沉积阳极金属层，使得垂直结构中的阳极金属层与阴极金属层基本齐平，如此阳极金属层不会太厚，有利于后续的剥离工艺的进行。当然，还可以使用任何其它适用工艺方法设置阳极金属层。
在步骤S107中，可以在设置有所述阳极金属层的所述台面结构上设置钝化层并在所述钝化层上开设接触孔以暴露出部分阳极金属层和部分阴极金属层。
根据本公开的实施例，可以在步骤S106中获得结构上设置钝化层，并且对该钝化层开设接触孔以暴露出用于与金属凸点、即焊点进行接触的一部分阳极金属层和一部分阴极金属层。
具体地，在设置有所述阳极金属层的所述台面结构上设置钝化层并在所述钝化层上开设接触孔以暴露出部分阳极金属层和部分阴极金属层可以包括：采用等离子体增强化学的气相沉积法在设置有所述阳极金属层的所述台面结构上沉积钝化层；采用电感耦合等离子体蚀刻方法在所述钝化层上蚀刻出所述接触孔以暴露出部分阳极金属层和部分阴极金属层。
参照图2a-图2n，其中图2i示出了开设有接触孔的钝化层111。如图2i所示，可以采用采用等离子体增强化学的气相沉积法(PECVD)在图2h的结构上沉积SiO2或者Si3N4钝化层，SiO2采用的反应气体是SiH4和N2O，Si3N4采用反应气体是SiH4和NH3，沉积完钝化层后，在钝化层上涂胶光刻出接触孔图形，采用电感耦合等离子体(ICP)蚀刻方法通过SF6、CHF3和O2的混合气体刻蚀出接触孔，去胶后形成如图2i所示的结构。
在步骤S108中，可以在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点，以形成微型LED芯片阵列。
根据本公开的实施例，为了完成微型LED芯片阵列的制备，可以在接触孔暴露出的部分上设置金属凸点，即实现连接电极的金属凸点，以便与其它部件键合来实现对应功能。所述金属凸点的材料可以包括铟，铟的熔点低，尤其适用于较低温的倒装焊，当然还可以包括任意适用的金属。
根据本公开的实施例，在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点可以包括：根据预设高度设置金属凸点，使得设置在暴露出的所述部分阳极金属层上的金属凸点的自身高度大于设置在暴露出的所述部分阴极金属层上的金属凸点的自身高度，并且使得设置在暴露出的所述部分阳极金属层上的金属凸点相对于所述临时衬底的高度等于设置在暴露出的所述部分阴极金属层上的金属凸点相对于所述临时衬底的高度。当如在步骤S106中所描述的通过预设阳极金属层的设置厚度使得阳极金属层与阴极金属层基本齐平时，根据该实施例可以同时将设置在暴露出的所述部分阳极金属层上的金属凸点的自身高度大于设置在暴露出的所述部分阴极金属层上的金属凸点的自身高度，因此可以使得设置在暴露出的所述部分阳极金属层上的金属凸点相对于所述临时衬底的高度等于设置在暴露出的所述部分阴极金属层上的金属凸点相对于所述临时衬底的高度，从而实现所有金属凸点的高度一致，由此便于形成的微型LED芯片阵列与驱动基板集成。
根据本公开的实施例，在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点可以包括：在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属柱；使所述金属柱回流形成金属凸点。
进一步地，在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属柱可以包括：采用蒸镀方法和剥离工艺方法在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属柱。参照图2a-图2n，图2j示出了暴露出的部分阳极金属层110设置的金属柱1121以及在部分阴极金属层109上设置金属柱1122。具体地，在图2i所示的结构上旋涂负性光刻胶，光刻出金属柱的图形，然后采用真空热蒸镀沉积金属，例如沉积铟，最后用剥离工艺方法除去光刻胶和多余的金属，得到如图2j所示的结构。其中，针对金属柱1121和1122，可以分别进行如上制备工艺，从而根据预设的尺寸，金属柱1121的体积大于金属柱1122的体积，该预设的尺寸可以参照整个制备工艺的所有步骤根据实际需要而人为设定。
进一步地，使所述金属柱回流形成金属凸点可以包括：使所述金属柱在真空回流炉中并在N2和甲酸环境中回流，形成所述金属凸点。参照图2a-图2n，图2k示出了回流后形成的金属凸点1131和1132。具体地，将图2j所示的结构放入真空回流炉中进行金属柱1121和1122的回流，真空回流炉先抽真空保证真空状态，再向真空回流炉通入N2和甲酸并升温回流，得到如图2k所示的结构。其中，初始真空环境可以避免回流过程中金属氧化而产生高熔点的金属氧化物，甲酸可以还原金属氧化物，而N2可以降低金属氧化。由于根据预设尺寸设置的金属柱1121和1122，使得形成的金属凸点1131和1132大小不同。
由此，微型LED芯片阵列制备完成，图2k示出了制备完成的微型LED芯片阵列20。
在步骤S109中，可以通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合。
根据本公开的实施例，为了实现微型LED器件，需要将制备完成的微型LED芯片阵列与驱动基板键合。
进一步地，通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合可以包括：利用倒装焊机台通过所述金属凸点将所述微型LED芯片阵列与驱动基板键合。参照图2a-图2n，其中图2l示出了键合在一起的微型LED芯片阵列20和驱动基板30。具体地，可以利用倒装焊机台将微型LED芯片阵列20倒装并利用金属凸点1131和1132将微型LED芯片阵列20与驱动基板30键合。
根据本公开的实施例，在通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合之后，所示微型LED器件制备方法还可以包括：在所述微型LED芯片阵列与所述驱动基板之间的缝隙中填充黑胶。参照图2a-图2n，其中图2m示出了在所述微型LED芯片阵列20与所述驱动基板30之间的缝隙中填充的黑胶40。通过黑胶40填充缝隙，可以加固微型LED芯片阵列20和驱动基板30之间的连接牢固性，并且可以防止光的串扰。
在步骤S110中，可以去除所述临时衬底，暴露出所述氧化铟锡层，以形成微型LED器件。
根据本公开的实施例，为了实现微型LED器件，最后需要去除临时衬底。
具体地，去除所述临时衬底，暴露出所述氧化铟锡层，以形成微型LED器件包括：采用激光解键合的方式去除所述临时衬底，暴露出所述氧化铟锡层。参照图2a-图2n，其中图2n示出了去除了临时衬底108所形成的微型LED器件1。具体地，可以采用激光解键合的方式去除临时键合胶107，从而去除所述临时衬底108，暴露出所述氧化铟锡层106，由此制备完成微型LED器件1。
如此制备形成的微型LED器件1可以将氧化铟锡层作为微型LED芯片阵列的共用阳电极，利用氧化铟锡的透明特性增大了出光面，并且由于氧化铟锡的电流扩散特性，提升了出光效率。
本公开还提供了一种微型LED器件。该微型LED器件可以通过上述微型LED器件制备方法制造而成。
如图2a-图2n所示，所述微型LED器件1可以包括：微型LED芯片阵列20和驱动基板30，所述微型LED芯片阵列通过金属凸点1131和1132与所述驱动基板30倒装键合，并且所述微型LED芯片阵列20上的氧化铟锡层作为微型LED芯片的共用阳极来出光。
根据本公开的实施例，所述金属凸点1131和1132相对于所述氧化铟锡层106的高度一致。
根据本公开的实施例，在所述微型LED芯片阵列20与所述驱动基板30之间的缝隙中填充有黑胶40。
值得注意的是，上述微型LED器件制备方法中的关于微型LED器件结构的任何相关描述(包括但不限于技术特征及其作用、解释等)都可以应用于本公开的微型LED器件。
本公开还提供了一种显示装置。该显示装置包括上述微型LED器件。该显示装置例如可以是应用于电子设备的显示屏。该电子设备可以包括：智能手机、智能手表、笔记本电脑、平板电脑、行车记录仪、导航仪等任何具有显示屏的设备。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (20)
1.一种微型LED器件制备方法，其中，所述方法包括：
提供微型LED外延片，所述微型LED外延片自下而上依次包括第一衬底、缓冲层、第一半导体层、多层量子阱结构和第二半导体层；
在所述第二半导体层上设置氧化铟锡层；
将所述第一半导体层、多层量子阱结构、第二半导体层和所述氧化铟锡层转移到临时衬底上，使得所述氧化铟锡层与所述临时衬底相邻并且所述第一半导体层被暴露；
在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层；
围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构；
在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层；
在设置有所述阳极金属层的所述台面结构上设置钝化层并在所述钝化层上开设接触孔以暴露出部分阳极金属层和部分阴极金属层；
在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点，以形成微型LED芯片阵列；
通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合；
去除所述临时衬底，暴露出所述氧化铟锡层，以形成微型LED器件。
2.根据权利要求1所述的微型LED器件制备方法，其中，将所述第一半导体层、多层量子阱结构、第二半导体层和所述氧化铟锡层转移到临时衬底上，使得所述氧化铟锡层与所述临时衬底相邻并且所述第一半导体层被暴露包括：
在所述氧化铟锡层上设置临时键合胶；
将所述临时衬底通过所述临时键合胶临时键合在所述氧化铟锡层上；
去除所述第一衬底和所述缓冲层，暴露出所述第一半导体层。
3.根据权利要求1所述的微型LED器件制备方法，其中，在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点包括：
在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属柱；
使所述金属柱回流形成金属凸点。
4.根据权利要求1所述的微型LED器件制备方法，其中，在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层包括：
根据预设厚度设置导电金属层作为阳极金属层，使得所述阳极金属层的厚度大于所述阴极金属层的厚度且小于述第一半导体层、多层量子阱结构、第二半导体层的厚度之和。
5.根据权利要求4所述的微型LED器件制备方法，其中，在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属凸点包括：
根据预设高度设置金属凸点，使得设置在暴露出的所述部分阳极金属层上的金属凸点的自身高度大于设置在暴露出的所述部分阴极金属层上的金属凸点的自身高度，并且使得设置在暴露出的所述部分阳极金属层上的金属凸点相对于所述临时衬底的高度等于设置在暴露出的所述部分阴极金属层上的金属凸点相对于所述临时衬底的高度。
6.根据权利要求1所述的微型LED器件制备方法，其中，在通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合之后，所示微型LED器件制备方法还包括：
在所述微型LED芯片阵列与所述驱动基板之间的缝隙中填充黑胶。
7.根据权利要求1所述的微型LED器件制备方法，其中，在所述第二半导体层上设置氧化铟锡层包括：
采用磁控溅射方法在所述第二半导体层上沉积所述氧化铟锡层；
对沉积的所述氧化铟锡层进行退火处理，以使所述氧化铟锡层与所述第二半导体层形成欧姆接触。
8.根据权利要求2所述的微型LED器件制备方法，其中，在所述氧化铟锡层上设置临时键合胶包括：
在所述氧化铟锡层上旋涂临时键合胶，其中所述临时键合胶是对激光敏感的耐热胶。
9.根据权利要求2所述的微型LED器件制备方法，其中，去除所述第一衬底和所述缓冲层，暴露出所述第一半导体层包括：
采用激光剥离方法去除所述第一衬底和所述缓冲层，以暴露出所述第一半导体层。
10.根据权利要求1所述的微型LED器件制备方法，其中，在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层包括：
采用蒸镀方法和剥离工艺方法在所述第一半导体层上设置水平间隔开的多个导电金属层作为阴极金属层，其中所述阴极金属层依次包括钛层、铝层、钛层和金层。
11.根据权利要求1所述的微型LED器件制备方法，其中，围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构包括：
采用电感耦合等离子体蚀刻方法围绕每个阴极金属层从所述第一半导体层开始进行刻蚀直至暴露出所述氧化铟锡层，以形成台面结构。
12.根据权利要求1所述的微型LED器件制备方法，其中，在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层包括：
采用蒸镀方法和剥离工艺方法在暴露出的所述氧化铟锡层上设置导电金属层作为阳极金属层，其中所述阳极金属层依次包括钛层、铝层、钛层和金层。
13.根据权利要求1所述的微型LED器件制备方法，其中，在设置有所述阳极金属层的所述台面结构上设置钝化层并在所述钝化层上开设接触孔以暴露出部分阳极金属层和部分阴极金属层包括：
采用等离子体增强化学的气相沉积法在设置有所述阳极金属层的所述台面结构上沉积钝化层；
采用电感耦合等离子体蚀刻方法在所述钝化层上蚀刻出所述接触孔以暴露出部分阳极金属层和部分阴极金属层。
14.根据权利要求3所述的微型LED器件制备方法，其中，在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属柱包括：
采用蒸镀方法和剥离工艺方法在暴露出的所述部分阳极金属层和所述部分阴极金属层上设置金属柱。
15.根据权利要求3所述的微型LED器件制备方法，其中，使所述金属柱回流形成金属凸点包括：
使所述金属柱在真空回流炉中并在N2和甲酸环境中回流，形成所述金属凸点。
16.根据权利要求1所述的微型LED器件制备方法，其中，通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合包括：
利用倒装焊机台通过所述金属凸点将所述微型LED芯片阵列与驱动基板键合。
17.根据权利要求1所述的微型LED器件制备方法，其中，去除所述临时衬底，暴露出所述氧化铟锡层，以形成微型LED器件包括：
采用激光解键合的方式去除所述临时衬底，暴露出所述氧化铟锡层。
18.根据权利要求1至17中任一项所述的微型LED器件制备方法，其中，所述第一衬底是蓝宝石衬底，所述缓冲层是U-GaN层，所述第一半导体层是N-GaN层，所述第二半导体层是P-GaN层，所述临时衬底是蓝宝石衬底。
19.一种微型LED器件，其中，所述微型LED器件采用权利要求1至18中任一项所述的微型LED器件制备方法制备而成。
20.一种显示装置，其中，所述显示装置包括权利要求19所述的微型LED器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210505336.8A CN114899204B (zh) | 2022-05-10 | 2022-05-10 | 微型led器件制备方法、微型led器件以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210505336.8A CN114899204B (zh) | 2022-05-10 | 2022-05-10 | 微型led器件制备方法、微型led器件以及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114899204A true CN114899204A (zh) | 2022-08-12 |
| CN114899204B CN114899204B (zh) | 2024-06-11 |
Family
ID=82721522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210505336.8A Active CN114899204B (zh) | 2022-05-10 | 2022-05-10 | 微型led器件制备方法、微型led器件以及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114899204B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115425123A (zh) * | 2022-09-22 | 2022-12-02 | 深圳市思坦科技有限公司 | 红光微型led芯片制备方法、红光微型led芯片以及显示装置 |
| CN116936601A (zh) * | 2023-07-21 | 2023-10-24 | 深圳市思坦科技有限公司 | 集成芯片及其制备方法以及显示装置 |
| CN116979012A (zh) * | 2023-09-22 | 2023-10-31 | 盐城鸿石智能科技有限公司 | 一种微显示芯片及其制备方法 |
| CN117096226A (zh) * | 2023-08-14 | 2023-11-21 | 深圳市思坦科技有限公司 | 发光结构的制作方法及发光结构 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050205875A1 (en) * | 2004-03-17 | 2005-09-22 | Shih-Chang Shei | Light-emitting diode |
| EP2495772A1 (en) * | 2011-03-02 | 2012-09-05 | Azzurro Semiconductors AG | Semiconductor light emitter device |
| WO2013135002A1 (zh) * | 2012-03-14 | 2013-09-19 | 东莞市中镓半导体科技有限公司 | 一种用于GaN生长的复合衬底的制备方法 |
| CN113296635A (zh) * | 2021-05-31 | 2021-08-24 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板及显示装置 |
| CN113506844A (zh) * | 2021-09-08 | 2021-10-15 | 深圳市思坦科技有限公司 | 微型led芯片制备方法、微型led芯片、显示装置及发光装置 |
| CN113990992A (zh) * | 2021-12-28 | 2022-01-28 | 深圳市思坦科技有限公司 | 微型led芯片制备方法、微型led芯片以及显示装置 |
| WO2022021640A1 (zh) * | 2020-07-29 | 2022-02-03 | 华南理工大学 | 具有微米孔阵列的微米尺寸正装 led 器件及其制备方法 |
-
2022
- 2022-05-10 CN CN202210505336.8A patent/CN114899204B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050205875A1 (en) * | 2004-03-17 | 2005-09-22 | Shih-Chang Shei | Light-emitting diode |
| EP2495772A1 (en) * | 2011-03-02 | 2012-09-05 | Azzurro Semiconductors AG | Semiconductor light emitter device |
| WO2013135002A1 (zh) * | 2012-03-14 | 2013-09-19 | 东莞市中镓半导体科技有限公司 | 一种用于GaN生长的复合衬底的制备方法 |
| WO2022021640A1 (zh) * | 2020-07-29 | 2022-02-03 | 华南理工大学 | 具有微米孔阵列的微米尺寸正装 led 器件及其制备方法 |
| CN113296635A (zh) * | 2021-05-31 | 2021-08-24 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板及显示装置 |
| CN113506844A (zh) * | 2021-09-08 | 2021-10-15 | 深圳市思坦科技有限公司 | 微型led芯片制备方法、微型led芯片、显示装置及发光装置 |
| CN113990992A (zh) * | 2021-12-28 | 2022-01-28 | 深圳市思坦科技有限公司 | 微型led芯片制备方法、微型led芯片以及显示装置 |
Non-Patent Citations (1)
| Title |
|---|
| 肖和平;王晓彬;: "ITO厚度对AlGaInP发光二极管特性的研究", 真空科学与技术学报, no. 01, 15 January 2020 (2020-01-15) * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115425123A (zh) * | 2022-09-22 | 2022-12-02 | 深圳市思坦科技有限公司 | 红光微型led芯片制备方法、红光微型led芯片以及显示装置 |
| CN116936601A (zh) * | 2023-07-21 | 2023-10-24 | 深圳市思坦科技有限公司 | 集成芯片及其制备方法以及显示装置 |
| CN116936601B (zh) * | 2023-07-21 | 2024-06-11 | 深圳市思坦科技有限公司 | 集成芯片及其制备方法以及显示装置 |
| CN117096226A (zh) * | 2023-08-14 | 2023-11-21 | 深圳市思坦科技有限公司 | 发光结构的制作方法及发光结构 |
| CN116979012A (zh) * | 2023-09-22 | 2023-10-31 | 盐城鸿石智能科技有限公司 | 一种微显示芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114899204B (zh) | 2024-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114899204B (zh) | 微型led器件制备方法、微型led器件以及显示装置 | |
| CN108987412B (zh) | 显示设备及其形成方法 | |
| US10784242B2 (en) | Display substrate and fabrication method thereof, display panel and display device | |
| CN112967984B (zh) | 微芯片的巨量转移方法及显示背板 | |
| CN115188864B (zh) | 微型led器件制备方法、微型led器件以及显示装置 | |
| CN113990992B (zh) | 微型led芯片制备方法、微型led芯片以及显示装置 | |
| CN110993647B (zh) | 一种有源矩阵显示器件的制造方法 | |
| CN114284402B (zh) | Led器件及其制备方法、显示装置及发光装置 | |
| WO2015039482A1 (zh) | 电致发光装置及其制备方法 | |
| CN110246945B (zh) | Led芯片及其制造方法、显示面板以及电子设备 | |
| JP2003078171A (ja) | 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法 | |
| CN111029360B (zh) | micro-LED显示器件的制作方法 | |
| CN115939272A (zh) | 微型led器件制备方法、微型led器件以及显示装置 | |
| CN115939271B (zh) | 微型led器件制备方法、微型led器件以及显示装置 | |
| CN216563190U (zh) | 微型led芯片以及包括该微型led芯片的显示装置 | |
| US20230154903A1 (en) | Light-emitting diode (led) chip assembly and prepraing method thereof, and preparing method of display panel | |
| CN115498077A (zh) | 红光微型led芯片制备方法、红光微型led芯片以及显示装置 | |
| EP3979343A1 (en) | Display back plate and manufacturing method, display panel and manufacturing method, and display device | |
| CN116936601B (zh) | 集成芯片及其制备方法以及显示装置 | |
| CN112510029B (zh) | 一种rgb-led芯片及其制造方法和应用 | |
| CN115425123B (zh) | 红光微型led芯片制备方法、红光微型led芯片以及显示装置 | |
| CN117080319A (zh) | 用于micro-led的晶圆级芯片制备及键合方法 | |
| CN116682922A (zh) | 红光微型led器件制备方法、红光微型led器件以及显示装置 | |
| CN115939164A (zh) | 微型led器件、微型led器件制备方法以及显示装置 | |
| KR20230071173A (ko) | 반도체 발광소자 패키지의 제조방법, 그 방법에 의해 제조된 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |