CN115188864B - 微型led器件制备方法、微型led器件以及显示装置 - Google Patents

微型led器件制备方法、微型led器件以及显示装置 Download PDF

Info

Publication number
CN115188864B
CN115188864B CN202210863137.4A CN202210863137A CN115188864B CN 115188864 B CN115188864 B CN 115188864B CN 202210863137 A CN202210863137 A CN 202210863137A CN 115188864 B CN115188864 B CN 115188864B
Authority
CN
China
Prior art keywords
layer
metal
semiconductor layer
micro led
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210863137.4A
Other languages
English (en)
Other versions
CN115188864A (zh
Inventor
刘召军
黄炳铨
张珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Stan Technology Co Ltd
Original Assignee
Shenzhen Stan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Stan Technology Co Ltd filed Critical Shenzhen Stan Technology Co Ltd
Priority to CN202210863137.4A priority Critical patent/CN115188864B/zh
Publication of CN115188864A publication Critical patent/CN115188864A/zh
Application granted granted Critical
Publication of CN115188864B publication Critical patent/CN115188864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本公开提供一种微型LED器件制备方法、微型LED器件及显示装置。该方法包括：提供外延片；将外延片刻蚀出台面结构阵列并使最外围台面结构有倾斜侧面；在每个台面结构上依次设置电流扩散层和金属层；在以上结构上设置钝化层，并在钝化层上开设第一接触孔和第二接触孔以使第一接触孔暴露出部分金属层且第二接触孔暴露出部分半导体层；在暴露出的金属层上设置第一电极并在露出的半导体层及与其相邻的钝化层上设置金属引线，金属引线的位于钝化层上方的部分作为第二电极；在第一电极和第二电极上设置金属凸点，得到微型LED芯片阵列；通过金属凸点将芯片阵列与驱动基板倒装键合，得到微型LED器件。根据该方案，可弥补阴极和阳极的高度差。

Description

微型LED器件制备方法、微型LED器件以及显示装置
技术领域
本公开涉及半导体LED的技术领域，具体而言，涉及一种微型LED器件制备方法、微型LED器件以及显示装置。
背景技术
基于第三代宽禁带半导体GaN材料的Micro-LED具有自发光、低功耗、高亮度、高对比度、高分辨率等特点，Micro-LED显示屏具有高密度像素阵列，单颗像素尺寸往往为几十微米甚至几微米。这种显示屏可以应用于对分辨率和亮度要求较高的AR、VR、MR、微型投影、可穿戴设备上，甚至可以把照明和显示结合为一体，具有很高的商业应用价值和可观的发展前景。
对于集成Micro-LED芯片，常常采用共阴极或者共阳极结构，然后通过倒装工艺和驱动芯片互联。在倒装制备微型LED器件时，容易损坏Micro-LED芯片或者驱动芯片。
发明内容
为了解决背景技术中提到的技术问题，本公开的方案提供了一种微型LED器件制备方法、微型LED器件以及显示装置。
根据本公开实施例的一个方面，提供了一种微型LED器件制备方法。所述方法包括：提供微型LED外延片，所述微型LED外延片自下而上依次包括衬底、缓冲层、第一半导体层、第二半导体层、多层量子阱结构和第三半导体层；从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列，并使得所述台面结构阵列的最外围台面结构具有倾斜侧面；在所述台面结构阵列的每个台面结构上依次设置电流扩散层和第一金属层；在所述第二半导体层和设置有所述电流扩散层和所述第一金属层的所述台面结构阵列上设置钝化层，并且在所述钝化层上对应于所述台面结构阵列中的台面结构开设多个第一接触孔和多个第二接触孔，以使每个第一接触孔暴露出对应台面结构上的部分第一金属层，并且每个第二接触孔暴露出与对应的最外围台面结构邻近的部分第二半导体层；在所述第一接触孔暴露出的第一金属层以及所述第一接触孔周围的钝化层上设置第二金属层作为第一电极，并且在所述第二接触孔暴露出的第二半导体层以及与其相邻的所述最外围台面结构上的钝化层上设置连为一体的所述第二金属层作为金属引线，其中所述金属引线的位于所述钝化层上方的部分作为第二电极；在所述第一电极和所述第二电极上设置金属凸点，得到微型LED芯片阵列；通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合，得到微型LED器件。
进一步地，从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列，并使得所述台面结构阵列的最外围台面结构具有倾斜侧面包括：从所述第三半导体层开始对所述微型LED外延片进行图案化刻蚀直至暴露出所述第二半导体层，得到多个中间台面结构；从所述第三半导体层开始对所述微型LED外延片的位于所述多个中间台面结构外围的部分进行图案化刻蚀直至暴露出所述第二半导体层，得到具有倾斜侧面的多个最外围台面结构；所述多个中间台面结构和所述多个最外围台面结构构成所述台面结构阵列。
进一步地，在所述台面结构阵列的每个台面结构上依次设置电流扩散层和第一金属层包括：在所述台面结构阵列的每个台面结构上的第三半导体层上设置所述电流扩散层；在所述电流扩散层上设置所述第一金属层。
进一步地，所述钝化层的对应于所述最外围台面结构的倾斜侧面的部分具有倾斜钝化层表面。
进一步地，所述每个第二接触孔的侧壁上边缘与对应的所述倾斜钝化层表面相交。
进一步地，形成所述第一电极的第二金属层和形成所述金属引线的第二金属层同时设置。
进一步地，在所述第二接触孔暴露出的第二半导体层以及与其相邻的所述最外围台面结构上的钝化层上设置连为一体的所述第二金属层作为金属引线包括：在所述第二接触孔暴露出的第二半导体层上、在与所述第二接触孔的侧壁上边缘相交的倾斜钝化层表面上以及在与所述倾斜钝化层表面连接的钝化层的水平表面上设置所述第二金属层。
进一步地，在所述第一电极和所述第二电极上设置金属凸点包括：在所述第一电极和所述第二电极上设置金属柱；使所述金属柱回流形成金属凸点。
进一步地，从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列包括：采用电感耦合等离子体刻蚀方法形成所述台面结构阵列，其中所述最外围台面结构的倾斜侧面通过调节所述电感耦合等离子体刻蚀时的化学刻蚀与物理刻蚀之间的刻蚀比例来实现。
进一步地，在所述台面结构阵列的每个台面结构上的第三半导体层上设置所述电流扩散层包括：采用磁控溅射方法在所述第三半导体层上沉积氧化铟锡层作为所述电流扩散层。
进一步地，在所述电流扩散层上设置所述第一金属层包括：采用电子束蒸发方法在所述电流扩散层上沉积所述第一金属层。
进一步地，在所述第二半导体层和设置有所述电流扩散层和所述第一金属层的所述台面结构阵列上设置钝化层，并且在所述钝化层上对应于所述台面结构阵列中的台面结构开设多个第一接触孔和多个第二接触孔包括：采用等离子体增强化学的气相沉积法在所述第二半导体层和设置有所述电流扩散层和所述第一金属层的所述台面结构阵列上沉积钝化层；采用电感耦合等离子体刻蚀方法在所述钝化层上对应于所述台面结构阵列中的台面结构开设多个第一接触孔和多个第二接触孔。
进一步地，所述第二金属层通过采用电子束蒸发方法沉积而成。
进一步地，在所述第一电极和所述第二电极上设置金属柱包括：采用真空热蒸镀方法在所述第一电极和所述第二电极上设置金属柱。
进一步地，使所述金属柱回流形成金属凸点包括：使所述金属柱在真空回流炉中并在N2和甲酸环境中回流，形成所述金属凸点。
进一步地，通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合包括：利用倒装焊机台通过所述金属凸点将所述微型LED芯片阵列与驱动基板键合。
进一步地，所述第一半导体层是U-GaN层，所述第二半导体层是N-GaN层，所述第三半导体层是P-GaN层。
根据本公开的另一方面，还提供了一种微型LED器件。所述微型LED器件采用上述的微型LED器件制备方法制备而成。
根据本公开实施例的又一方面，还提供了一种显示装置。所述显示装置包括上述的微型LED器件。
应用本公开的技术方案，可以将微型LED外延片蚀刻出同样高度的台面结构阵列，并在具有同样高度的台面结构阵列上设置同样高度的电流扩散层、同样高度的第一金属层、同样高度的钝化层，并在中间台面结构上方的钝化层上设置第一电极，利用金属引线在最外围台面结构上方的钝化层上设置第二电极，由此可以形成同样高度的第一电极和第二电极，改善了电极之间的高度差，缩小了微型LED芯片阵列倒装时电极间的压强差异，从而改善虚焊、过焊的现象，进而减小了对Micro-LED芯片或者驱动芯片的损坏，可以提高倒装焊良率，降低制造成本。
并且，由于第一电极和第二电极的高度差得到改善，因此设置在第一电极和第二电极上的焊料的大小、高度几乎一致，由此不需要为焊料的差异而有意拉大第一电极和位于周边的第二电极分别与驱动基板在垂直方向上的距离差异，从而在微型LED器件应用于显示装置时，可以使得显示装置具有更加窄小的边框，进而节省面积，实现窄边框显示。
附图说明
通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分，其中：
图1是示出根据本公开的一个实施例的微型LED器件制备方法的流程图；
图2a是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2b是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2c是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2d是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2e是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2f是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2g是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2h是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2i是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2j是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2k是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2l是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2m是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图；
图2n是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位旋转90度或处于其他方位，并且对这里所使用的空间相对描述作出相应解释。
现在，将参照附图更详细地描述根据本公开的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
本公开提供一种微型LED器件制备方法。参照图1以及图2a至图2n，图1是示出根据本公开的一个实施例的微型LED器件制备方法的流程图。图2a至图2n是示出根据本公开的一个实施例的微型LED器件制备方法的制备工艺流程示意图。
根据本公开的实施例，微型LED器件包括微型LED芯片阵列和驱动基板，微型LED(Micro-LED)芯片阵列中的微型LED芯片的像素尺寸通常小于或等于200微米。
如图1所示，该微型LED器件制备方法包括以下步骤S101至S107。
步骤S101:提供微型LED外延片，所述微型LED外延片自下而上依次包括衬底、缓冲层、第一半导体层、第二半导体层、多层量子阱结构和第三半导体层。
步骤S102:从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列，并使得所述台面结构阵列的最外围台面结构具有倾斜侧面。
步骤S103:在所述台面结构阵列的每个台面结构上依次设置电流扩散层和第一金属层。
步骤S104:在所述第二半导体层和设置有所述电流扩散层和所述第一金属层的所述台面结构阵列上设置钝化层，并且在所述钝化层上对应于所述台面结构阵列中的台面结构开设多个第一接触孔和多个第二接触孔，以使每个第一接触孔暴露出对应台面结构上的部分第一金属层，并且每个第二接触孔暴露出与对应的最外围台面结构邻近的部分第二半导体层。
步骤S105:在所述第一接触孔暴露出的第一金属层以及所述第一接触孔周围的钝化层上设置第二金属层作为第一电极，并且在所述第二接触孔暴露出的第二半导体层以及与其相邻的所述最外围台面结构上的钝化层上设置连为一体的所述第二金属层作为金属引线，其中所述金属引线的位于所述钝化层上方的部分作为第二电极。
步骤S106:在所述第一电极和所述第二电极上设置金属凸点，得到微型LED芯片阵列。
步骤S107:通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合，得到微型LED器件。
根据该技术方案，可以通过在同样高度的台面结构阵列上利用金属引线设置同样高度的第一电极和第二电极来弥补电极之间的高度差，避免了微型LED芯片阵列倒装时电极间压强不一致而出现虚焊或者过焊问题，同时进一步可以实现更加窄的显示边框，提高倒装焊良率，降低制造成本。
在步骤S101中，可以提供微型LED外延片，所述微型LED外延片自下而上依次包括衬底、缓冲层、第一半导体层、第二半导体层、多层量子阱结构和第三半导体层。
根据本公开的实施例，为了制备微型LED器件，首先需要制备微型LED芯片阵列，进而可以首先获得微型LED外延片，该外延片可以是预先制备好的，也可以在本公开的微型LED芯片阵列的制备过程中制备而成。参照图2a至图2n，其中图2a示出了根据本公开的一个实施例的微型LED外延片10。如图2a所示，所述微型LED外延片10可以自下而上依次包括衬底101、缓冲层102、第一半导体层103、第二半导体层104、多层量子阱结构105和第三半导体层106。
根据本公开的实施例，所述第一衬底101可以是蓝宝石衬底，所述缓冲层102可以是GaN层，所述第一半导体层103可以是U-GaN层，所述第二半导体层104可以是N-GaN层，所述第三半导体层106可以是P-GaN层。
在步骤S102中，可以从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列，并使得所述台面结构阵列的最外围台面结构具有倾斜侧面。
根据本公开的实施例，在获得微型LED外延片之后，可以对其进行刻蚀来获得用于设置电极的台面结构阵列。
进一步地，从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列，并使得所述台面结构阵列的最外围台面结构具有倾斜侧面可以包括：从所述第三半导体层开始对所述微型LED外延片进行图案化刻蚀直至暴露出所述第二半导体层，得到多个中间台面结构；从所述第三半导体层开始对所述微型LED外延片的位于所述多个中间台面结构外围的部分进行图案化刻蚀直至暴露出所述第二半导体层，得到具有倾斜侧面的多个最外围台面结构；所述多个中间台面结构和所述多个最外围台面结构构成所述台面结构阵列。
在该实施例中，由于中间台面结构和最外围台面结构的轮廓形状不同，为了刻蚀出台面结构阵列，可以先刻蚀出位于阵列中间的多个中间台面结构，然后刻蚀出位于阵列最外围一圈的最外围台面结构。如此先制备中间台面结构，再制备最外围台面结构，有利于台面结构阵列的定位。值得注意的是，根据需求，台面结构阵列例如可以包括几十个至几百万个台面结构，例如当微型LED器件用于照明装置时，台面结构的数量可以是几十个，当微型LED器件用于显示装置时，台面结构的数量可以是几十万个、甚至几百万个。此外，中间台面结构和最外围台面结构的数量可以根据实际需要的台面结构阵列中的台面结构的数量而确定。
具体地，从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列可以包括：采用电感耦合等离子体刻蚀方法形成所述台面结构阵列，其中所述最外围台面结构的倾斜侧面通过调节所述电感耦合等离子体刻蚀时的化学刻蚀与物理刻蚀之间的刻蚀比例来实现。
参照图2a至图2n，其中图2b至图2f示出了对微型LED外延片刻蚀出台面结构阵列的流程步骤。
如图2b所示，利用等离子体增强化学气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)，在离子体增强化学气相沉积装置中，通入硅烷(SiH4)，一氧化二氮(N2O)和氮气(N2)的混合气体，在微型LED外延片上沉积氧化硅层107作为硬掩模。
如图2c所示，通过光刻胶108光刻出中间台面结构的图形。
如图2d所示，通过电感耦合等离子体刻蚀(Inductively Coupled Plasma，ICP)将如图2c所示的光刻得到的图形刻蚀映射到氧化硅层107，其中，使用氩气(Ar)和三氟甲烷(CHF3)的混合气体在ICP刻蚀仪器中干法刻蚀氧化硅层107。
如图2e所示，在使用丙酮去除光刻胶108后，继续通过电感耦合等离子体刻蚀装置，利用Cl2把氧化硅层107的图形刻蚀映射至露出第二半导体层104，例如N-GaN层，由此形成如图2e所示的多个位于外延片中间的台面结构。
如图2f所示，通过参照图2c至图2e所述的方法对已形成的位于中间的台面结构的外围的外延片进行刻蚀，得到最外围的台面结构。然后用BOE(缓冲氧化物刻蚀液)浸泡洗去氧化硅层107(硬掩模)，从而形成如图2f所示的台面结构阵列，该台面结构阵列包括中间台面结构51和最外围台面结构52。值得注意的是，中间台面结构51和最外围台面结构52的高度保持一致，并且最外围台面结构52具有倾斜侧面，该倾斜侧面通过调节电感耦合等离子体刻蚀时的化学刻蚀与物理刻蚀之间的刻蚀比例来实现。
在步骤S103中，可以在所述台面结构阵列的每个台面结构上依次设置电流扩散层和第一金属层。
进一步地，在所述台面结构阵列的每个台面结构上依次设置电流扩散层和第一金属层可以包括：在所述台面结构阵列的每个台面结构上的第三半导体层上设置所述电流扩散层；在所述电流扩散层上设置所述第一金属层。
根据本公开的实施例，在所述台面结构阵列的每个台面结构上的第三半导体层上设置所述电流扩散层可以包括：采用磁控溅射方法在所述第三半导体层上沉积氧化铟锡层作为所述电流扩散层。具体地，参照图2a至图2n，其中图2g示出了在所述第三半导体层106上设置的氧化铟锡层109作为电流扩散层。如图2g所示，可以在第三半导体层106上采用磁控溅射方法沉积氧化铟锡层(ITO层)109。当然，还可以使用任何其它适用工艺方法在所述第三半导体层上设置氧化铟锡层。
根据本公开的实施例，在所述电流扩散层上设置所述第一金属层可以包括：采用电子束蒸发方法在所述电流扩散层上沉积所述第一金属层。具体地，参照图2a至图2n，其中图2h示出了在所述电流扩散层(氧化铟锡层109)上设置的第一金属层110。如图2h所示，可以在氧化铟锡层109上采用电子束蒸发方法沉积第一金属层110。当然，还可以使用任何其它适用工艺方法设置第一金属层。
值得注意的是，如上在中间台面结构和最外围台面结构上所设置的氧化铟锡层109的厚度一致，并且在对应于每个台面结构的氧化铟锡层109上设置的第一金属层110的厚度一致。
在步骤S104中，可以在所述第二半导体层和设置有所述电流扩散层和所述第一金属层的所述台面结构阵列上设置钝化层，并且在所述钝化层上对应于所述台面结构阵列中的台面结构开设多个第一接触孔和多个第二接触孔，以使每个第一接触孔暴露出对应台面结构上的部分第一金属层，并且每个第二接触孔暴露出与对应的最外围台面结构邻近的部分第二半导体层。
根据本公开的实施例，可以在步骤S103中获得结构上设置钝化层，并且对该钝化层开设第一接触孔和第二接触孔。
参照图2a至图2n，其中图2i示出了在步骤S103中获得的如图2h所示的结构上设置的钝化层111。如图2i所示，所述钝化层111的轮廓对应于所述台面结构阵列的轮廓，尤其所述钝化层111的对应于所述最外围台面结构52的倾斜侧面的部分具有倾斜钝化层表面。根据该实施例，所述钝化层的对应于所述最外围台面结构的倾斜侧面的部分具有倾斜钝化层表面，有利于金属引线的形成。此外图2j示出了在钝化层111上开设的第一接触孔1111和第二接触孔1112。如图2j所示，所述第一接触孔1111位于中间台面结构51上方并且暴露出中间台面结构51上的部分第一金属层110，所述第二接触孔1112位于最外围台面结构52附近且位于中间台面结构51和最外围台面结构52之间并且暴露出部分第二半导体层104。尤其所述每个第二接触孔1112的侧壁上边缘与对应的所述倾斜钝化层表面相交。
具体地，在所述第二半导体层和设置有所述电流扩散层和所述第一金属层的所述台面结构阵列上设置钝化层，并且在所述钝化层上对应于所述台面结构阵列中的台面结构开设多个第一接触孔和多个第二接触孔可以包括：采用等离子体增强化学的气相沉积法在所述第二半导体层和设置有所述电流扩散层和所述第一金属层的所述台面结构阵列上沉积钝化层；采用电感耦合等离子体刻蚀方法在所述钝化层上对应于所述台面结构阵列中的台面结构开设多个第一接触孔和多个第二接触孔。
如图2i所示，可以采用采用等离子体增强化学的气相沉积法(PECVD)在图2h所示的结构上沉积氧化硅或者氮化硅作为钝化层111，氧化硅采用的反应气体是硅烷(SiH4)和一氧化二氮(N2O)的混合气体，氮化硅采用反应气体是硅烷(SiH4)、氨气(NH3)和氮气(N2)的混合气体。沉积完钝化层111后，如图2j所示，在钝化层111上涂胶光刻出接触孔图形，采用电感耦合等离子体(ICP)刻蚀方法刻蚀出第一接触孔1111和第二接触孔1112，去胶后形成如图2j所示的结构。
值得注意的是，在中间台面结构上方和最外围台面结构上方的钝化层的厚度一致。
在步骤S105中，可以在所述第一接触孔暴露出的第一金属层以及所述第一接触孔周围的钝化层上设置第二金属层作为第一电极，并且在所述第二接触孔暴露出的第二半导体层以及与其相邻的所述最外围台面结构上的钝化层上设置连为一体的所述第二金属层作为金属引线，其中所述金属引线的位于所述钝化层上方的部分作为第二电极。
根据本公开的实施例，在开设出第一接触孔和第二接触孔之后，可以在接触孔所暴露出的部分上设置第二金属层。为了形成高度一致的第一电极和第二电极，第二金属层还需要设置在接触孔周围的钝化层上。并且形成所述第一电极的第二金属层和形成所述金属引线的第二金属层同时设置，有利于形成高度一致的第一电极和第二电极。
进一步地，在所述第二接触孔暴露出的第二半导体层以及与其相邻的所述最外围台面结构上的钝化层上设置连为一体的所述第二金属层作为金属引线包括：在所述第二接触孔暴露出的第二半导体层上、在与所述第二接触孔的侧壁上边缘相交的倾斜钝化层表面上以及在与所述倾斜钝化层表面连接的钝化层的水平表面上设置所述第二金属层。这样，可以一体形成金属引线，所述每个第二接触孔的侧壁上边缘与对应的所述倾斜钝化层表面相交，有利于金属引线的形成，并且有利于减小金属引线的长度，从而节省材料。
参照图2a至图2n，其中图2k示出了设置的第二金属层112。如图2k所示，对于中间台面结构51，第二金属层112设置在第一接触孔1111中与第一金属层110接触，并且设置在中间台面结构51上方且在第一接触孔1111周围的钝化层上。对于最外围台面结构52，第二金属层112设置在第二接触孔1112中与第二半导体层104接触，并且设置在与第二接触孔1112邻近的最外围台面结构51上的钝化层上，具体设置在与所述第二接触孔1112的侧壁上边缘相交的倾斜钝化层表面上以及在与所述倾斜钝化层表面连接的钝化层的水平表面上，由此由图2k可知，与最外围台面结构52对应的第二金属层112形成从第二半导体层104直到最外围台面结构52上方的钝化层111上的一体形成的金属引线。该金属引线的位于最外围台面结构52上方的钝化层111上的部分作为第二电极。该第二电极与位于中间台面结构51上方的钝化层上的第二金属层形成的第一电极保持同样的高度。
根据本公开的实施例，所述第二金属层通过采用电子束蒸发方法沉积而成。具体地，如图2k所示，可以采用电子束蒸发方法沉积第二金属层112。当然，还可以使用任何其它适用工艺方法设置第二金属层。
在步骤S106中，可以在所述第一电极和所述第二电极上设置金属凸点，得到微型LED芯片阵列。
根据本公开的实施例，为了完成微型LED芯片阵列的制备，可以在第一电极和第二电极上设置金属凸点，以便与其它部件键合来实现对应功能。所述金属凸点的材料可以包括铟，铟的熔点低，尤其适用于较低温的倒装焊，当然还可以包括任意适用的金属。
根据本公开的实施例，在所述第一电极和所述第二电极上设置金属凸点可以包括：在所述第一电极和所述第二电极上设置金属柱；使所述金属柱回流形成金属凸点。
进一步地，在所述第一电极和所述第二电极上设置金属柱可以包括：采用真空热蒸镀方法在所述第一电极和所述第二电极上设置金属柱。参照图2a至图2n，图2l示出了第一电极和第二电极上设置的金属柱113。具体地，在图2l所示的结构上旋涂负性光刻胶，光刻出金属柱的图形，然后采用真空热蒸镀沉积金属，例如沉积铟，最后用剥离工艺方法除去光刻胶和多余的金属，得到如图2l所示的结构。
进一步地，使所述金属柱回流形成金属凸点可以包括：使所述金属柱在真空回流炉中并在N2和甲酸环境中回流，形成所述金属凸点。参照图2a至图2n，图2m示出了回流后形成的金属凸点114。具体地，将图2l所示的结构放入真空回流炉中进行金属柱113的回流，真空回流炉先抽真空保证真空状态，再向真空回流炉通入N2和甲酸并升温回流，得到如图2m所示的结构。其中，初始真空环境可以避免回流过程中金属氧化而产生高熔点的金属氧化物，甲酸可以还原金属氧化物，而N2可以降低金属氧化。
由此，微型LED芯片阵列制备完成，图2m示出了制备完成的微型LED芯片阵列20。
在步骤S107中，可以通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合，得到微型LED器件。
根据本公开的实施例，为了实现微型LED器件，需要将制备完成的微型LED芯片阵列与驱动基板键合。
进一步地，通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合可以包括：利用倒装焊机台通过所述金属凸点将所述微型LED芯片阵列与驱动基板键合。参照图2a至图2n，其中图2n示出了键合在一起的微型LED芯片阵列20和驱动基板30。具体地，可以利用倒装焊机台将微型LED芯片阵列20倒装并利用金属凸点114将微型LED芯片阵列20与驱动基板30键合。
由此，微型LED器件制备完成，图2n为制备完成的微型LED器件的剖面示意图。
需要说明的是，对于集成Micro-LED芯片，常常采用共阴极或者共阳极结构，然后通过倒装工艺和驱动芯片互联。在倒装制备微型LED器件时，容易损坏Micro-LED芯片或者驱动芯片。本申请的发明人发现，由于Micro-LED芯片的两个半导体层不在同一个平面且中间存在发光层，两个半导体层的高度差在几百纳米至数微米，而倒装工艺对Micro-LED芯片正负电极的高度差要求比较高，不一致的高度会在倒装制备微型LED器件时，出现一个电极虚焊，另一个电极过焊的情况，导致过焊的电极承压过大，损坏Micro-LED芯片和/或驱动芯片。在此基础上，本申请的发明人创造性地提出本公开的技术方案，可以将微型LED外延片蚀刻出同样高度的台面结构阵列，并在具有同样高度的台面结构阵列上设置同样高度的电流扩散层、同样高度的第一金属层、同样高度的钝化层，并在中间台面结构上方的钝化层上设置第一电极，利用金属引线在最外围台面结构上方的钝化层上设置第二电极，由此可以形成同样高度的第一电极和第二电极，改善了电极之间的高度差，缩小了微型LED芯片阵列倒装时电极间的压强差异，从而改善虚焊、过焊的现象，进而减小了对Micro-LED芯片或者驱动芯片的损坏，可以提高倒装焊良率，降低制造成本。并且，由于第一电极和第二电极的高度差得到改善，因此设置在第一电极和第二电极上的焊料的大小、高度几乎一致，由此不需要为焊料的差异而有意拉大第一电极和位于周边的第二电极分别与驱动基板在垂直方向上的距离差异，从而在微型LED器件应用于显示装置时，可以使得显示装置具有更加窄小的边框，进而节省面积，实现窄边框显示。
本公开还提供了一种微型LED器件。该微型LED器件可以通过上述微型LED器件制备方法制造而成。
如图2a至图2n所示，所述微型LED器件可以包括：微型LED芯片阵列20和驱动基板30，所述微型LED芯片阵列通过金属凸点114与所述驱动基板30倒装键合，并且所述微型LED芯片阵列中的第一电极和第二电极的高度一致。
值得注意的是，上述微型LED器件制备方法中的关于微型LED器件结构的任何相关描述(包括但不限于技术特征及其作用、解释等)都可以应用于本公开的微型LED器件。
本公开还提供了一种显示装置。该显示装置包括上述微型LED器件。该显示装置例如可以是应用于电子设备的显示屏。该电子设备可以包括：智能手机、智能手表、笔记本电脑、平板电脑、行车记录仪、导航仪等任何具有显示屏的设备。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
以上所述仅为本公开的优选实施例而已，并不用于限制本公开，对于本领域的技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (12)

1.一种微型LED器件制备方法，其中，所述方法包括：
提供微型LED外延片，所述微型LED外延片自下而上依次包括衬底、缓冲层、第一半导体层、第二半导体层、多层量子阱结构和第三半导体层；
从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列，并使得所述台面结构阵列的最外围台面结构具有倾斜侧面；
在所述台面结构阵列的每个台面结构上依次设置电流扩散层和第一金属层；
在所述第二半导体层和设置有所述电流扩散层和所述第一金属层的所述台面结构阵列上设置钝化层，并且在所述钝化层上开设多个第一接触孔和多个第二接触孔，所述第一接触孔位于中间台面结构上方并且暴露出中间台面结构上的部分第一金属层，所述第二接触孔位于所述最外围台面结构附近且位于所述中间台面结构和所述最外围台面结构之间并且暴露出部分第二半导体层；
在所述第一接触孔暴露出的第一金属层以及所述第一接触孔周围的钝化层上设置第二金属层作为第一电极，并且在所述第二接触孔暴露出的第二半导体层以及与其相邻的所述最外围台面结构上的钝化层上设置连为一体的所述第二金属层作为金属引线，其中所述金属引线的位于所述钝化层上方的部分作为第二电极，所述第二电极与所述第一电极保持同样的高度；
在所述第一电极和所述第二电极上设置金属凸点，得到微型LED芯片阵列；
通过所述金属凸点将所述微型LED芯片阵列与驱动基板倒装键合，得到微型LED器件。
2.根据权利要求1所述的微型LED器件制备方法，其中，从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列，并使得所述台面结构阵列的最外围台面结构具有倾斜侧面包括：
从所述第三半导体层开始对所述微型LED外延片进行图案化刻蚀直至暴露出所述第二半导体层，得到多个中间台面结构；
从所述第三半导体层开始对所述微型LED外延片的位于所述多个中间台面结构外围的部分进行图案化刻蚀直至暴露出所述第二半导体层，得到具有倾斜侧面的多个最外围台面结构；
所述多个中间台面结构和所述多个最外围台面结构构成所述台面结构阵列。
3.根据权利要求1所述的微型LED器件制备方法，其中，在所述台面结构阵列的每个台面结构上依次设置电流扩散层和第一金属层包括：
在所述台面结构阵列的每个台面结构上的第三半导体层上设置所述电流扩散层；
在所述电流扩散层上设置所述第一金属层。
4.根据权利要求1所述的微型LED器件制备方法，其中，所述钝化层的对应于所述最外围台面结构的倾斜侧面的部分具有倾斜钝化层表面。
5.根据权利要求4所述的微型LED器件制备方法，其中，每个第二接触孔的侧壁上边缘与对应的所述倾斜钝化层表面相交。
6.根据权利要求1所述的微型LED器件制备方法，其中，形成所述第一电极的第二金属层和形成所述金属引线的第二金属层同时设置。
7.根据权利要求1所述的微型LED器件制备方法，其中，在所述第二接触孔暴露出的第二半导体层以及与其相邻的所述最外围台面结构上的钝化层上设置连为一体的所述第二金属层作为金属引线包括：
在所述第二接触孔暴露出的第二半导体层上、在与所述第二接触孔的侧壁上边缘相交的倾斜钝化层表面上以及在与所述倾斜钝化层表面连接的钝化层的水平表面上设置所述第二金属层。
8.根据权利要求1所述的微型LED器件制备方法，其中，在所述第一电极和所述第二电极上设置金属凸点包括：
在所述第一电极和所述第二电极上设置金属柱；
使所述金属柱回流形成金属凸点。
9.根据权利要求1所述的微型LED器件制备方法，其中，从所述第三半导体层开始进行图案化刻蚀直至暴露出所述第二半导体层，得到台面结构阵列包括：
采用电感耦合等离子体刻蚀方法形成所述台面结构阵列，其中所述最外围台面结构的倾斜侧面通过调节所述电感耦合等离子体刻蚀时的化学刻蚀与物理刻蚀之间的刻蚀比例来实现。
10.根据权利要求1至9中任一项所述的微型LED器件制备方法，其中，所述第一半导体层是U-GaN层，所述第二半导体层是N-GaN层，所述第三半导体层是P-GaN层。
11.一种微型LED器件，其中，所述微型LED器件采用权利要求1至10中任一项所述的微型LED器件制备方法制备而成。
12.一种显示装置，其中，所述显示装置包括权利要求11所述的微型LED器件。
CN202210863137.4A 2022-07-20 2022-07-20 微型led器件制备方法、微型led器件以及显示装置 Active CN115188864B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210863137.4A CN115188864B (zh) 2022-07-20 2022-07-20 微型led器件制备方法、微型led器件以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210863137.4A CN115188864B (zh) 2022-07-20 2022-07-20 微型led器件制备方法、微型led器件以及显示装置

Publications (2)

Publication Number Publication Date
CN115188864A CN115188864A (zh) 2022-10-14
CN115188864B true CN115188864B (zh) 2023-07-14

Family

ID=83518666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210863137.4A Active CN115188864B (zh) 2022-07-20 2022-07-20 微型led器件制备方法、微型led器件以及显示装置

Country Status (1)

Country Link
CN (1) CN115188864B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544262B (zh) * 2023-06-09 2023-10-20 盐城鸿石智能科技有限公司 一种高出光利用率的MicroLED显示面板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
CN104300056B (zh) * 2014-10-11 2017-07-07 广东晶科电子股份有限公司 一种高可靠性的倒装led芯片、led器件和led芯片的制作方法
CN108352428B (zh) * 2015-09-03 2020-07-14 首尔伟傲世有限公司 具有ZnO透明电极的发光元件及其制造方法
CN111933765B (zh) * 2020-07-03 2022-04-26 厦门士兰明镓化合物半导体有限公司 微型发光二极管及制作方法，微型led显示模块及制作方法
JP2022088085A (ja) * 2020-12-02 2022-06-14 シャープ福山レーザー株式会社 画像表示素子
CN113782649B (zh) * 2021-09-01 2023-06-02 佛山市国星半导体技术有限公司 一种倒装led芯片及其制备方法
CN113506844B (zh) * 2021-09-08 2022-03-15 深圳市思坦科技有限公司 微型led芯片制备方法、微型led芯片、显示装置及发光装置
CN114284402B (zh) * 2021-12-27 2024-03-29 深圳市思坦科技有限公司 Led器件及其制备方法、显示装置及发光装置
CN113990992B (zh) * 2021-12-28 2022-04-15 深圳市思坦科技有限公司 微型led芯片制备方法、微型led芯片以及显示装置

Also Published As

Publication number Publication date
CN115188864A (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
US10147622B2 (en) Electric-programmable magnetic module
US9087764B2 (en) Adhesive wafer bonding with controlled thickness variation
US10847677B2 (en) High brightness light emitting device with small size
CN113629097A (zh) 显示设备及其形成方法
US10784242B2 (en) Display substrate and fabrication method thereof, display panel and display device
JP2002261335A (ja) 画像表示装置及び画像表示装置の製造方法
CN113990992B (zh) 微型led芯片制备方法、微型led芯片以及显示装置
CN114899204A (zh) 微型led器件制备方法、微型led器件以及显示装置
CN115188864B (zh) 微型led器件制备方法、微型led器件以及显示装置
TWI750650B (zh) 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法
CN110429098B (zh) 一种显示面板及其制作方法、显示装置
CN114284402B (zh) Led器件及其制备方法、显示装置及发光装置
TWI673888B (zh) 發光元件的製作方法
JP3876711B2 (ja) 表示装置及び表示装置の製造方法
WO2019169755A1 (zh) 一种Micro-LED芯片、显示屏及制备方法
CN216563190U (zh) 微型led芯片以及包括该微型led芯片的显示装置
TW201838205A (zh) Led晶片及其製造方法、顯示面板以及電子設備
US20200273827A1 (en) Micro-connection structure and manufacturing method thereof
CN115332238A (zh) 一种超高分辨率Micro-LED显示器件及其金属薄膜键合方法
CN115939271B (zh) 微型led器件制备方法、微型led器件以及显示装置
US9159660B2 (en) Semiconductor package structure and method for making the same
CN115939272A (zh) 微型led器件制备方法、微型led器件以及显示装置
CN116169219A (zh) 微型led器件制备方法、微型led器件以及显示装置
CN116682922A (zh) 红光微型led器件制备方法、红光微型led器件以及显示装置
CN115425123B (zh) 红光微型led芯片制备方法、红光微型led芯片以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant