TWI582929B

TWI582929B - 晶片封裝結構

Info

Publication number: TWI582929B
Application number: TW105118001A
Authority: TW
Inventors: 賴奎佑
Original assignee: 南茂科技股份有限公司
Priority date: 2016-06-07
Filing date: 2016-06-07
Publication date: 2017-05-11
Also published as: CN107481985A; TW201743419A; CN107481985B

Description

晶片封裝結構

本發明是有關於一種晶片封裝結構，且特別是有關於一種薄膜覆晶封裝結構。

隨著電子科技的不斷演進，所生產的積體電路更加輕薄短小化、功能複雜化、高腳數化、高頻化以及多元化。在此發展趨勢下，薄膜覆晶(chip on film, COF)封裝滿足了其封裝需求。薄膜覆晶封裝是一種藉由導電凸塊將可撓性線路板(flexible circuit board)上的引腳與晶片接合的封裝技術。相較於傳統使用的印刷電路板，薄膜覆晶封裝是將驅動積體電路及其電子零件直接安裝於薄膜上，以使封裝結構可達到更輕薄短小及可撓的目的。

隨著製程技術的進步以及積體電路密集度的提高，引腳及導電凸塊之尺寸及間距(pitch)也愈來愈小。然而，這亦代表了引腳與導電凸塊之間的對位接合難度更高。當引腳與導電凸塊進行接合時，很可能因為機構輕微地晃動導致引腳滑動(shift)，若引腳滑動產生的偏移量過大時，極可能造成引腳與導電凸塊接合不完全，甚至未接合，而上述因引腳偏移所導致的接合不良問題在高腳數及引腳間距微小的產品中特別容易發生，因而導致晶片封裝體的良率降低。

本發明提供一種晶片封裝結構，其可以改善因可撓性線路板上的內引腳偏移而導致的內引腳與導電凸塊接合不良問題。

本發明的晶片封裝結構，其包括可撓性線路板、晶片以及多個導電凸塊。可撓性線路板包括絕緣基材及多個配置於絕緣基材上的引腳。絕緣基材上具有晶片接合區。各引腳具有延伸入晶片接合區內的內引腳。晶片設置於晶片接合區內。晶片具有主動表面、位於主動表面上的多個焊墊以及多組突起，其中各組突起分別包括分佈於對應焊墊周圍的多個突起。各內引腳分別藉由其中一導電凸塊與對應的焊墊電性連接，且各突起的高度大於或等於對應導電凸塊的高度。

在本發明的一實施例中，上述的各個突起的材質包括金屬、介電材料或其組合。

在本發明的一實施例中，上述的各組突起分別包括第一突起以及第二突起，第一突起位於對應內引腳的一側，而第二突起位於對應內引腳的另一側。

在本發明的一實施例中，上述的各組突起分別包括多個第一突起以及多個第二突起，第一突起位於對應內引腳的一側，而第二突起位於對應內引腳的另一側。

在本發明的一實施例中，第一突起與第二突起之間的距離等於對應導電凸塊的寬度。

在本發明的一實施例中，第一突起與第二突起之間的距離小於對應導電凸塊的寬度，且第一突起與第二突起之間的距離大於對應內引腳的寬度。

在本發明的一實施例中，第一突起與第二突起之間的距離大於對應導電凸塊的寬度，且第一突起與第二突起之間的距離小於對應導電凸塊與對應內引腳的寬度總合。

在本發明的一實施例中，第一突起與第二突起鄰近於對應焊墊的角落分佈。

在本發明的一實施例中，晶片封裝結構更包括多個球底金屬層，其中各球底金屬層分別位於對應導電凸塊與對應焊墊之間。

在本發明的一實施例中，晶片封裝結構更包括位於各突起與主動表面之間的保護層，突起包括位於保護層上的底部以及位於底部上的頂部，其中底部的材質與球底金屬層的材質相同，而頂部的材質與導電凸塊的材質相同。

在本發明的一實施例中，各突起的頂表面包括傾斜面。

基於上述，在本發明上述實施例的晶片封裝結構中，位於晶片主動表面上的突起可以避免於內引腳接合時內引腳偏移出導電凸塊位置，改善內引腳與導電凸塊之間的對位精度以確保其正確接合，進而提升封裝良率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是本發明一實施例的晶片封裝結構100的底視圖。圖2、圖3分別是圖1的晶片封裝結構沿A-A’和B-B’剖線的局部剖面圖，其中為求清楚表示與說明，圖1省略繪示圖2中的絕緣基材112。請參考圖1至圖3，在本實施例中晶片封裝結構100包括可撓性線路板110、晶片120以及多個導電凸塊130。

請先參考圖1與圖2，可撓性線路板110具有絕緣基材112及多個配置於絕緣基材112上的引腳114，其中絕緣基材112的材質可包括聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚醯亞胺(Polyimide,PI)、聚醚(polyethersulfone,PES)、聚碳酸酯(polycarbonate,PC)或其他適合的材料或以上至少兩種材料之組合。引腳114的材質可以是由銅、銀、錫、鋁、鎳、金或其他導電材質或其任何組合所構成。在本實施例中，絕緣基材112上具有晶片接合區112a，而引腳114延伸入晶片接合區112a的部分為內引腳114a。

晶片120設置於晶片接合區112a內，晶片120具有主動表面120a、位於主動表面120a上的多個焊墊122以及多組突起124。在本實施例中主動表面120a上更包括保護層126，保護層126覆蓋主動表面120a並暴露出焊墊122的上表面，但本發明不以此為限。各組突起124分佈於對應的焊墊122周圍，其中各個突起124的材質包括金屬、介電材料或其組合。

請參考圖2與圖3，內引腳114a藉由導電凸塊130與對應的焊墊122電性連接，且突起124的高度PH大於或等於對應的導電凸塊130的高度BH，且突起124的高度PH小於對應的導電凸塊130的高度BH與對應的內引腳114a的高度LH的總合(即 BH+LH)，其中突起124的高度PH定義為從主動表面120a至突起124頂端的高度，導電凸塊130的高度BH定義為從主動表面120a至導電凸塊130上表面的高度。

在本實施例中，導電凸塊130與對應的焊墊122之間，更包括一球底金屬層128，球底金屬層128的材質包括銅、銀、錫、鋁、鎳、金或其他導電材質或其任何組合所構成。球底金屬層128具有提升導電凸塊130與對應的焊墊122之間的接合強度以及阻擋雜質擴散至晶片120內等作用。在本實施例中，突起124具有位於保護層126上的底部B以及位於底部B上的頂部T，且底部B的材質可以與球底金屬層128的材質相同，而頂部T的材質可以與導電凸塊130相同。

當突起124的底部B與球底金屬層128為同樣材質時，突起124的底部B與球底金屬層128可以採用相同製程製作。換言之，突起124的底部B與球底金屬層128在製程上是相容的，因此突起124的底部B的製造時間及成本可以有效地被降低。類似地，當突起124的頂部T與導電凸塊130為同樣材質時，突起124的頂部T與導電凸塊130可以採用相同製程製作。換言之，突起124的頂部T與導電凸塊130在製程上是相容的，因此突起124的頂部T的製作時間及成本可以有效地被降低。圖3中雖然僅繪出其中一個突起124具有底部B以及頂部T，然而本發明中每個突起124都可以具有底部B以及頂部T。

在本實施例中，突起124的頂表面可以是面向導電凸塊130的傾斜面IP。傾斜面IP能使可撓性線路板110在與晶片120接合時，內引腳114a能夠順著傾斜面IP對準導電凸塊130，增加內引腳114a與導電凸塊130的接合精確度。圖3中雖然僅繪出其中一個突起124具有傾斜面IP，然而本發明中每個或部分突起124的上表面都可以是面向導電凸塊130的傾斜面IP。

請參照圖1，在本實施例中對應於同個內引腳114a的同組突起124可包括位於對應內引腳114a一側的第一突起124A以及位於對應內引腳114a另一側的第二突起124B。更具體而言，第一突起124A與第二突起124B是位於對應的內引腳114a的延伸範圍內。在本實施例中，同組突起124中的第一突起124A與第二突起124B是分別位於對應的內引腳114a的端部(即內引腳114a較接近晶片120中心的一端)的兩側，然而本發明並不以此為限。在其他未繪示的實施例中，同組突起124中的第一突起124A以及第二突起124B可分別位於對應的內引腳114a較靠近晶片120邊緣的部分的兩側，或者同組突起124中的第一突起124A鄰近對應的內引腳114a的端部，而第二突起124B鄰近對應的內引腳114a較靠近晶片120邊緣的部分。此外，在本實施例中，同組突起124中第一突起124A與第二突起124B之間的最短距離SD等於對應導電凸塊130的寬度BW。其中同組突起124中第一突起124A與第二突起124B分別位於對應導電凸塊130的相對兩側。更具體而言，同組突起124中的第一突起124A與第二突起124B大致上是對稱於對應導電凸塊130(或焊墊122)的中心線而設置，也就是第一突起124A至對應導電凸塊130中心線的距離與第二突起124B至對應導電凸塊130中心線的距離大致上相等，其中所述的導電凸塊130中心線的延伸方向與內引腳114a的延伸方向大致相同。當導電凸塊130與對應的內引腳114a相接合時，位於主動表面120a上的第一突起124A與第二突起124B可以阻擋內引腳114a滑動而偏移出對應的導電凸塊130的位置，進而提升內引腳114a與導電凸塊130的接合良率。

圖4與圖5分別是本發明另一實施例的晶片封裝結構200的局部剖面圖。請同時參見圖4及圖5，本實施例與圖2、圖3相同的部分就不再贅述。本實施例與圖2、圖3的差別在於，當內引腳214a與對應導電凸塊230透過比如熱壓製程（thermo-compression bonding）使得各個導電凸塊230與對應的各個內引腳214a產生共晶接合（eutectic bonding）而電性連接，以完成內引腳接合（Inner Lead Bonding，ILB）製程。在前述內引腳接合製程中，各個導電凸塊230會受到對應的各個內引腳214a的壓迫，而具有一凸塊下陷量BS。換言之，各個內引腳214a會局部地鑲嵌於對應的導電凸塊230中。

在本實施例中，突起224的高度PH1大於或等於對應的導電凸塊230的高度BH1，並且小於或等於對應的導電凸塊230的高度BH1加上內引腳214a的高度LH1減掉凸塊下陷量BS（即BH1+LH1-BS），其中突起224的高度PH1定義為從主動表面220a至突起224頂端的高度，而導電凸塊230的高度BH1定義為從主動表面220a至導電凸塊230上表面（未下陷的部分）的高度，或者，導電凸塊230的高度BH1定義為從主動表面220a至下陷前導電凸塊230上表面的高度。在本實施例中，各個導電凸塊230的凸塊下陷量BS可受到突起224的限制，以避免凸塊下陷量BS過大而產生凸塊塌陷的問題。

圖6是本發明一實施例的晶片封裝結構300的底視圖，其中本實施例與圖1相同的部分就不再贅述。本實施例與圖1的差別在於，同組突起324中第一突起324A與第二突起324B之間的最短距離SD1小於對應導電凸塊330的寬度BW1，且同組突起324中第一突起324A與第二突起324B之間的最短距離SD1大於對應內引腳314a的寬度LW1。

圖7是本發明一實施例的晶片封裝結構400的底視圖，其中本實施例與圖1相同的部分就不再贅述。本實施例與圖1的差別在於，同組突起424中第一突起424A與第二突起424B之間的最短距離SD2大於對應導電凸塊430的寬度BW2，且同組突起424中第一突起424A與第二突起424B之間的最短距離SD2小於對應導電凸塊430的寬度BW2與對應內引腳414a的寬度LW2總合（即BW2+ LW2）。

圖8是本發明一實施例的晶片封裝結構500的底視圖。圖9、圖10分別是圖8的晶片封裝結構500沿C-C’和D-D’剖線的局部剖面圖。其中本實施例與圖1至圖3相同的部分就不再贅述。請同時參照圖8到圖10，本實施例與圖1至圖3的差別在於，對應於同一導電凸塊530的同組突起524分別包括多個第一突起524A以及多個第二突起524B，多個第一突起524A位於對應內引腳514a的同一側，而多個第二突起524B位於對應內引腳514a的另一側。在本實施例中多個第一突起524A與多個第二突起524B鄰近於對應焊墊522的角落分佈，然而本發明不在此限。在本實施例中，同組突起524中第一突起524A與第二突起524B之間的最短距離SD3等於對應導電凸塊530的寬度BW3。

圖11是本發明一實施例的晶片封裝結構600的底視圖，其中本實施例與圖8相同的部分就不再贅述。本實施例與圖8的差別在於，同組突起624中第一突起624A與第二突起624B之間的最短距離SD4小於對應導電凸塊630的寬度BW4，且同組突起624中第一突起624A與第二突起624B之間的最短距離SD4大於對應內引腳614a的寬度LW4。

圖12是本發明一實施例的晶片封裝結構700的底視圖，其中本實施例與圖8相同的部分就不再贅述。本實施例與圖8的差別在於，同組突起724中第一突起724A與第二突起724B之間的最短距離SD5大於對應導電凸塊730的寬度BW5，且同組突起724中第一突起724A與第二突起724B之間的最短距離SD5小於對應導電凸塊730的寬度BW5與對應內引腳714a的寬度LW5總合（即BW5+ LW5）。

圖13是本發明一實施例的晶片封裝結構800的底視圖，其中本實施例與圖7相同的部分就不再贅述。本實施例與圖7的差別在於突起824是沿著內引腳814a的延伸方向延伸，而形成長度較長的突起824，且同組突起824中的第一突起824A以及第二突起824B分別於對應的導電凸塊830的兩側延伸。在本實施中，突起824的長度是與導電凸塊830的長度相同，但本發明不限於此，突起824的長度可應需求而調整成較長或較短。此外，在本實施例中，突起824只位於導電凸塊830旁邊，然而本發明並不以此為限，突起824亦可有局部鄰近對應的內引腳814a的端部，及/或者局部鄰近對應的內引腳814a較靠近晶片820邊緣的部分，端視需求來調整其長度及其相對於導電凸塊830的位置。

本實施例中，同組突起824中第一突起824A與第二突起824B之間的最短距離SD6大於對應導電凸塊830的寬度BW6，且同組突起824中第一突起824A與第二突起824B之間的最短距離SD6小於對應導電凸塊830的寬度BW6與對應內引腳814a的寬度LW6總合（即BW6+ LW6），但本發明不限於此。第一突起824A與第二突起824B之間的最短距離SD6亦可因應需求而調整。

圖14是本發明一實施例的晶片封裝結構900的底視圖，其中本實施例與圖13相同的部分就不再贅述。本實施例與圖13的差別在於，相鄰的兩個導電凸塊930之間只具有一個突起924，也就是內引腳914a的兩側分別會與其兩側相鄰的內引腳914a對應同一個突起924。在本實施例中，相鄰的兩個突起924之間的最短距離SD7大於對應導電凸塊930的寬度BW7，且相鄰的兩個突起924之間的最短距離SD7小於對應導電凸塊930的寬度BW7與對應內引腳914a的寬度LW7總合（即BW7+ LW7），但本發明不以此為限，相鄰的兩個突起924之間的最短距離SD7可以依據需求，設計成與導電凸塊930的寬度BW7相同，也可以依據需求，將最短距離SD7設計成小於對應導電凸塊930的寬度BW7但大於對應內引腳914a的寬度LW7。

綜上所述，在本發明上述實施例的晶片封裝結構中，晶片以其主動表面朝向可撓性線路板而設置於晶片接合區內，晶片藉由導電凸塊與對應的各個內引腳相接合，位於主動表面上的突起可以避免內引腳偏移出導電凸塊位置，增加內引腳與導電凸塊的對位精度以確保其正確接合，進而提升晶片封裝的良率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400、500、600、700、800、900‧‧‧晶片封裝結構

110‧‧‧可撓性線路板

112‧‧‧絕緣基材

112a‧‧‧晶片接合區

114‧‧‧引腳

114a、214a、314a、414a、514a、614a、714a、814a、914a‧‧‧內引腳

120、820‧‧‧晶片

120a、220a‧‧‧主動表面

122、522‧‧‧焊墊

124、224、324、424、524、624、724、824、924‧‧‧突起

B‧‧‧底部

T‧‧‧頂部

124A、324A、424A、524A、624A、724A、824A‧‧‧第一突起

124B、324B、424B、524B、624B、724B、824B‧‧‧第二突起

126‧‧‧保護層

128‧‧‧球底金屬層

130、230、330、430、530、630、730、830、930‧‧‧導電凸塊

PH、BH、LH、BH1、LH1、PH1‧‧‧高度

BS‧‧‧凸塊下陷量

SD~SD7‧‧‧最短距離

BW~BW7、LW~LW7‧‧‧寬度

IP‧‧‧傾斜面

圖1是本發明一實施例的晶片封裝結構的底視圖。圖2、圖3分別是圖1的晶片封裝結構沿A-A’和B-B’剖線的局部剖面圖。圖4、圖5分別是本發明另一實施例的晶片封裝結構的局部剖面圖。圖6是本發明一實施例的晶片封裝結構的底視圖。圖7是本發明一實施例的晶片封裝結構的底視圖。圖8是本發明一實施例的晶片封裝結構的底視圖。圖9、圖10分別是本發明一實施例沿圖8的晶片封裝結構沿C-C’和D-D’剖線的局部剖面圖。圖11是本發明一實施例的晶片封裝結構的底視圖。圖12是本發明一實施例的晶片封裝結構的底視圖。圖13是本發明一實施例的晶片封裝結構的底視圖。圖14是本發明一實施例的晶片封裝結構的底視圖。

100‧‧‧晶片封裝結構

112a‧‧‧晶片接合區

120‧‧‧晶片

124‧‧‧突起

124A‧‧‧第一突起

124B‧‧‧第二突起

114‧‧‧引腳

114a‧‧‧內引腳

130‧‧‧導電凸塊

SD‧‧‧最短距離

BW‧‧‧寬度

Claims

一種晶片封裝結構，包括：一可撓性線路板，包括一絕緣基材及多個配置於該絕緣基材上的引腳，該絕緣基材上具有一晶片接合區，各該引腳具有一延伸入該晶片接合區內的內引腳；一晶片，設置於該晶片接合區內，該晶片具有一主動表面、位於該主動表面上的多個焊墊以及多組突起，其中各該組突起分別包括分佈於對應的各該焊墊周圍的多個突起，且其中各該組突起分別包括一第一突起以及一第二突起；以及多個導電凸塊，其中各該內引腳分別藉由該些導電凸塊其中之一與對應的各該焊墊電性連接，且各該突起的高度大於或等於對應的各該導電凸塊的高度，且其中該第一突起位於對應的該內引腳的一側，而該第二突起位於對應的該內引腳的另一側。
如申請專利範圍第1項所述的晶片封裝結構，其中各該突起的材質包括金屬、介電材料或其組合。
如申請專利範圍第1項所述的晶片封裝結構，其中該第一突起與該第二突起之間的距離等於對應的該導電凸塊的寬度。
如申請專利範圍第1項所述的晶片封裝結構，其中該第一突起與該第二突起之間的距離小於對應的該導電凸塊的寬度，且該第一突起與該第二突起之間的距離大於對應的該內引腳的寬度。
如申請專利範圍第1項所述的晶片封裝結構，其中該第一突起與該第二突起之間的距離大於對應的該導電凸塊的寬度，且該第一突起與該第二突起之間的距離小於對應的該導電凸塊與對應的該內引腳的寬度總合。
如申請專利範圍第1項所述的晶片封裝結構，更包括多個球底金屬層，其中各該球底金屬層分別位於對應的各該導電凸塊與對應的各該焊墊之間。
如申請專利範圍第6項所述的晶片封裝結構，更包括位於各該突起與該主動表面之間的一保護層，其中各該突起包括一位於該保護層上的底部以及一位於該底部上的頂部，其中該底部的材質與該球底金屬層的材質相同，而該頂部的材質與該導電凸塊的材質相同。
如申請專利範圍第1項所述的晶片封裝結構，其中各該突起的一頂表面包括一傾斜面。
一種晶片封裝結構，包括：一可撓性線路板，包括一絕緣基材及多個配置於該絕緣基材上的引腳，該絕緣基材上具有一晶片接合區，各該引腳具有一延伸入該晶片接合區內的內引腳；一晶片，設置於該晶片接合區內，該晶片具有一主動表面、位於該主動表面上的多個焊墊以及多組突起，其中各該組突起分別包括分佈於對應的各該焊墊周圍的多個突起，且其中各該組突起分別包括多個第一突起以及多個第二突起；以及多個導電凸塊，其中各該內引腳分別藉由該些導電凸塊其中之一與對應的各該焊墊電性連接，且各該突起的高度大於或等於對應的各該導電凸塊的高度，且其中該些第一突起位於對應的該內引腳的一側，而該些第二突起位於對應的該內引腳的另一側。
如申請專利範圍第9項所述的晶片封裝結構，其中該些第一突起與該些第二突起之間的最短距離等於對應的該導電凸塊的寬度。
如申請專利範圍第9項所述的晶片封裝結構，其中該些第一突起與該些第二突起之間的最短距離小於對應的該導電凸塊的寬度，且該些第一突起與該些第二突起之間的最短距離大於對應的該內引腳的寬度。
如申請專利範圍第9項所述的晶片封裝結構，其中該些第一突起與該些第二突起之間的最短距離大於對應的該導電凸塊的寬度，且該些第一突起與該些第二突起之間的最短距離小於對應的該導電凸塊與對應的該內引腳的寬度總合。
如申請專利範圍第9項所述的晶片封裝結構，其中該些第一突起與該些第二突起鄰近於對應的該焊墊的角落分佈。
如申請專利範圍第9項所述的晶片封裝結構，更包括多個球底金屬層，其中各該球底金屬層分別位於對應的各該導電凸塊與對應的各該焊墊之間。
如申請專利範圍第14項所述的晶片封裝結構，更包括位於各該突起與該主動表面之間的一保護層，其中各該突起包括一位於該保護層上的底部以及一位於該底部上的頂部，其中該底部的材質與該球底金屬層的材質相同，而該頂部的材質與該導電凸塊的材質相同。
如申請專利範圍第9項所述的晶片封裝結構，其中各該突起的一頂表面包括一傾斜面。