JP2014146687A - フリップチップ型半導体素子、半導体装置及びその製造方法 - Google Patents

Abstract

【課題】実装後の密着性及び放熱性が向上し、実装の信頼性の向上に役立つフリップチップ型半導体素子を提供すること。
【解決手段】 フリップチップ型半導体発光素子のp側電極５及びn側電極６上に幅約2μm、深さ約1μmのストライプ状Ｖ溝８−１を形成する。ストライプ状Ｖ溝８−１は半導体発光素子の短手方向に平行なストライプ状に配置されている。各ストライプ状Ｖ溝８−１は単数、複数のどちらでもよい。矢印はアンダーフィル材の充填方向、この場合、半導体発光素子の短手方向を示す。半導体発光素子の実装基板へのフェイスダウン実装後に、アンダーフィル材をストライプ状Ｖ溝８−１による毛細管現象により充填する。
【選択図】 図１

Description

本発明はフリップチップ型半導体素子、フリップチップ型半導体素子を実装した半導体装置、及びその製造方法に関する。

一般に、フリップチップ型半導体素子を実装基板にフェイスダウン実装する半導体装置の製造方法においては、フリップチップ型半導体素子の電極と実装基板の電極とをAuバンプあるいはAuSn等のソルダを介して接着させている（参照：特許文献１、２）。

上述の半導体装置の製造方法において、フリップチップ型半導体素子と実装基板との接着強度を高めて実装の信頼性を向上させるために、フリップチップ型半導体素子と実装基板との間に毛細管現象を利用して封止樹脂（アンダーフィル材）を充填している（参照：特許文献２）。すなわち、この場合、アンダーフィル材は、応力緩和、剥離防止の補強作用を果たす。特に、フリップチップ型半導体素子が発光素子である場合、アンダーフィル材は実装基板側へ漏れた光に対して反射作用を果たし、これにより、実装基板側へ漏れた光を反射させて取り出すことができる。

上述の毛細管現象を利用してアンダーフィル材を効率的に充填してボイドの発生を抑制するために、第１の従来の半導体装置によれば、実装基板側の全体を凹凸加工し、実装基板の半導体素子直下領域を粗い凹凸構造領域とし、実装基板の半導体素子外周領域を細かい凹凸構造領域とする（参照：特許文献３）。従って、粗い凹凸構造領域では、濡れ性が増大して毛細管現象によるアンダーフィル材の浸透力が増大する。他方、細かい凹凸構造領域では、毛細管現象によるアンダーフィル材の浸透力に対する抵抗が生じてアンダーフィル材の拡がりが抑制される。

また、上述の毛細管現象を利用してアンダーフィル材を効率的に充填してボイドの発生を抑制するために、第２の従来の半導体装置によれば、実装基板にある方向に細長く延びる複数の凸部を形成し、これらの凸部の間がアンダーフィル材の通路としての溝となるようにする（参照：特許文献４）。これにより、アンダーフィル材を均一に充填できる。

特開平１１−３４０５１４号公報（特許第３５３１４７５号公報） 特開２００３−１１０１４４号公報 特開２０１１−８２３０５号公報 特開２００４−２０７２９６号公報

しかしながら、上述の第１、第２の従来の半導体装置においては、アンダーフィル材のフリップチップ型半導体素子側の濡れ性がよくないので、フリップチップ型半導体素子側にボイドが発生し易く、また、アンダーフィル材が充填しにくいのでアンダーフィル材を薄くできず、たとえば、その厚さは少なくとも20μm必要とし、従って、密着性及び放熱性が低下し、この結果、実装の信頼性が低下するという課題がある。特に、フリップチップ型半導体素子が発光素子である場合、反射材、散乱材がアンダーフィル材に含まれているので、アンダーフィル材の濡れ性はさらに低下してボイドが発生し、従って、実装基板側に漏れた光を効率よく反射できず、この結果、光出力の低下を招くという課題もある。

さらに、上述の第１の従来の半導体装置においては、フリップチップ型半導体素子より大きな面積で実装基板側に凹凸加工するので、アンダーフィル材が実装基板全体に大きく漏れ広がったり、あるいは局所的に飛び出たりし、しかも、他の素子を搭載できない実装基板外周領域を必要とするので、実装基板が大型化するという課題もある。

上述の課題を解決するために、本発明に係るフリップチップ型半導体素子は、実装基板にフェイスダウン実装されるべきフリップチップ型半導体素子であって、このフリップチップ型半導体素子の実装基板に対向する側に溝を形成したものである。

また、本発明に係る半導体装置は、上述のフリップチップ型半導体素子と、実装基板と、半導体素子と実装基板との間に充填されたアンダーフィル材とを具備するものである。

さらに、本発明に係る半導体装置の製造方法は、フリップチップ型半導体素子の電極側に溝を形成する工程と、フリップチップ型半導体素子の溝側を実装基板にフェイスダウン実装する工程と、アンダーフィル材を溝による毛細管現象によりフリップチップ型半導体素子と実装基板との間に充填する工程とを具備するものである。

本発明によれば、アンダーフィル材のフリップチップ型半導体素子側の濡れ性がよくなり、フリップチップ型半導体素子側にボイドが発生しにくく、また、アンダーフィル材が充填し易いのでアンダーフィル材を薄くでき、たとえば、その厚さは10μmとなり、従って、密着性及び放熱性が向上し、この結果、実装の信頼性を向上できる。特に、フリップチップ型半導体素子が発光素子である場合、実装基板側に漏れた光を効率よく反射でき、この結果、光出力を向上できる。
さらに、アンダーフィル材を逆テーパ状にすることにより、フリップチップ型半導体素子に比較して実装基板を小型化でき、あるいは他の素子を搭載できる実装基板外周領域を確保できる。

本発明に係るフリップチップ型半導体発光素子の第１の実施の形態を示す上面図である。 図１の半導体発光素子のII-II線の断面図である。 本発明に係る半導体装置の製造方法を説明するためのフローチャートである。 図３のバンプ形成工程を説明するための断面図である。 図３のフェイスダウン実装工程を説明するための断面図である。 図３のアンダーフィル材充填工程を説明するための断面図である。 図１のフリップチップ型半導体発光素子の変更例を示す上面図である。 本発明に係るフリップチップ型半導体発光素子の第２の実施の形態を示す上面図である。 本発明に係るフリップチップ型半導体発光素子の第３の実施の形態を示す上面図である。 本発明に係るフリップチップ型半導体発光素子の第４の実施の形態を示す上面図である。 本発明に係るフリップチップ型半導体発光素子の第５の実施の形態を示す上面図である。

図１は本発明に係るフリップチップ型半導体発光素子の第１の実施の形態を示す上面図、図２は図１のII-II線断面図である。尚、図１、図２のフリップチップ型半導体発光素子はたとえばサイズ1.0mm×1.2mm、厚さ0.1mmの発光ダイオード（LED）素子である。

図１、図２において、サファイア基板１上にSiドープn型GaN層２、InGaN/GaN多重井戸（MQW）活性層３、Mgドープp型GaN層４が形成されている。また、p型GaN層４及びn型GaN層２上に、AgNiTiPtAuよりなるp側電極５及びn側電極６が形成されている。p側電極５及びn側電極６のAuバンプ接着領域BR及び後述のV溝の形成領域以外の領域を覆うように酸化シリコン（SiO_２）よりなる絶縁層７が形成されている。

さらに、p側電極５及びn側電極６上に幅約2μm、深さ約1μmのストライプ状Ｖ溝８−１を形成する。ストライプ状Ｖ溝８−１は半導体発光素子の短手方向に平行なストライプ状に配置されている。尚、各ストライプ状Ｖ溝８−１は単数、複数のどちらでもよい。また、矢印は後述のアンダーフィル材の充填方向、この場合、半導体発光素子の短手方向を示す。

次に、図１、図２の半導体発光素子を含む半導体装置の製造方法を図３を参照して説明する。

始めに、ステップ３０１を参照すると、ストライプ状溝８−１の形成前の図１、図２の半導体発光素子を通常の方法で形成する。

次に、ステップ３０２を参照すると、p側電極５及びn側電極６の最上層のAu層に対して、フォトリソグラフィ及びウェットエッチング法を実行して半導体素子の短手方向に平行なストライプ状Ｖ溝８−１を形成する。この場合、ストライプ状Ｖ溝８−１は幅約2μm、深さ約1.0μmである。

次に、ステップ３０３を参照すると、図４に示すごとく、実装基板１１の電極１２上にAuバンプ１３を加圧超音波法によってボンディングする。この場合、p側電極５に対して5個のAuバンプ１３が設けられ、n側電極６に対しては6個のAuバンプ１３が設けられる。半導体発光素子の実装後のAuバンプ１３の直径は約80μm、高さは約10μmである。尚、Auバンプ１３の直径及び高さは半導体発光素子実装時のつぶし量により変化するものの、10μmより高い高さたとえば20μm程度であってもよい。

次に、ステップ３０４を参照すると、図５に示すごとく、図４のAuバンプ１３が形成された実装基板１１にストライプ状Ｖ溝８−１が形成されたフリップチップ型半導体発光素子をフェイスダウン実装する。

最後に、ステップ３０５を参照すると、図６に示すごとく、半導体発光素子の長手側から短手方向にエポキシ樹脂、シリコーン樹脂等よりなるアンダーフィル材３１を充填する。この結果、アンダーフィル材３１はストライプ状Ｖ溝８−１による毛細管現象によりフリップチップ型半導体発光素子側に浸透し、ボイドの発生を抑制すると共に、アンダーフィル材３１はフリップチップ型半導体発光素子と実装基板１１との間に均一に充填される。この場合、アンダーフィル材３１は光を反射、散乱するための反射材、散乱材を含む。

このように、上述の第１の実施の形態においては、ストライプ状Ｖ溝８−１の毛細管現象によってアンダーフィル材３１の浸透力が強くなってアンダーフィル材３１が充填し易くなった分、Auバンプ１３の厚さを約10μmと小さく、つまり、フリップチップ型半導体発光素子と実装基板１１との間隔を約10μmを小さくできるので、密着性及び放熱性を向上でき、実装の信頼性を向上できる。また、フリップチップ型半導体素子との濡れ性のために、アンダーフィル材３１は逆テーパ状となる。この結果、実装基板１１を小型化でき、あるいは、他の素子を実装基板１１の外周領域に搭載できる。但し、密着性、放熱性を向上させるために、アンダーフィル材３１を増やせば、アンダーフィル材３１をテーパ状にすることもできる。さらに、特に、n側電極６と実装基板１１との間隔はp側電極５と実装基板１１との間隔より大きいので、アンダーフィル材３１の浸透力は弱くなるが、n側電極６上に設けられたストライプ状Ｖ溝８−１によってこの部分のアンダーフィル材３１の浸透力が補強される。但し、n側電極６のうちバンプ接着領域ＢＲにはストライプ状Ｖ溝８−１を設けなくてもよい。

尚、上述の第１の実施の形態においては、ストライプ状Ｖ溝８−１はp側電極５上に3本、n側電極６上に1本を繰返して配置しているが、図７に示すごとく、全面に等間隔に配置してもよい。また、ストライプ状Ｖ溝８−１は半導体発光素子の短手方向に平行であるが、長手方向に平行にしてもよい。この場合には、短手側から長手方向にアンダーフィル材３１を充填する。

図８は本発明に係るフリップチップ型半導体発光素子の第２の実施の形態を示す上面図である。この場合、図８のフリップチップ型半導体発光素子の断面図も図２の断面図とほぼ同一である。図８において、p側電極５及びn側電極６上に幅約2μm、深さ約1μmの格子状Ｖ溝８−２は格子状に配置されている。尚、この場合も、各格子状Ｖ溝８−２は単数、複数どちらでもよい。また、矢印はアンダーフィル材の充填方向を示し、この場合、半導体発光素子の短手方向、長手方向のいずれでもよい。

図８のフリップチップ型半導体発光素子の製造方法も図３の製造フローに基づいて行われる。

このように、上述の第２の実施の形態においても、格子状Ｖ溝８−２の毛細管現象によってアンダーフィル材の浸透力が強くなってアンダーフィル材が充填し易くなった分、Auバンプの厚さを約10μmと小さく、つまり、フリップチップ型半導体発光素子と実装基板との間隔を約10μmを小さくできるので、密着性及び放熱性を向上でき、実装の信頼性を向上できる。また、アンダーフィル材は逆テーパ状となるが、テーパ状にすることもできる。さらに、特に、n側電極６と実装基板との間隔はp側電極５と実装基板との間隔より大きいので、アンダーフィル材の浸透力は弱くなるが、n側電極６上に設けられた格子状Ｖ溝８−２によってこの部分のアンダーフィル材の浸透力が補強される。但し、n側電極６のうちバンプ接着領域ＢＲには格子状Ｖ溝８−２を設けなくてもよい。

図９は本発明に係るフリップチップ型半導体発光素子の第３の実施の形態を示す上面図である。この場合、図９のフリップチップ型半導体発光素子の断面図も図２の断面図とほぼ同一である。図９において、p側電極５及びn側電極６上に幅約2μm、深さ約1μmの多角形状Ｖ溝８−３は半導体発光素子の短手方向及び長手方向に斜めに多角形状に配置されている。尚、この場合も、各多角形状Ｖ溝８−３は単数、複数どちらでもよい。また、矢印はアンダーフィル材の充填方向を示し、この場合、半導体発光素子の短手方向、長手方向のいずれでもよい。

図９のフリップチップ型半導体発光素子の製造方法も図３の製造フローに基づいて行われる。

このように、上述の第３の実施の形態においても、多角形状Ｖ溝８−３の毛細管現象によってアンダーフィル材の浸透力が強くなってアンダーフィル材が充填し易くなった分、Auバンプの厚さを約10μmと小さく、つまり、フリップチップ型半導体発光素子と実装基板との間隔を約10μmを小さくできるので、密着性及び放熱性を向上でき、実装の信頼性を向上できる。また、アンダーフィル材は逆テーパ状となるが、テーパ状にすることもできる。さらに、特に、n側電極６と実装基板との間隔はp側電極５と実装基板との間隔より大きいので、アンダーフィル材の浸透力は弱くなるが、n側電極６上に設けられた多角形状Ｖ溝８−３によってこの部分のアンダーフィル材の浸透力が補強される。但し、n側電極６のうちバンプ接着領域ＢＲには多角形状Ｖ溝８−３を設けなくてもよい。

図１０は本発明に係るフリップチップ型半導体発光素子の第４の実施の形態を示す上面図である。この場合、図１０のフリップチップ型半導体発光素子の断面図も図２の断面図とほぼ同一である。図１０において、p側電極５及びn側電極６上に幅約2μm、深さ約1μmの直線状を含む曲線状Ｖ溝８−４は半導体発光素子の短手方向に直線状を含む曲線状に配置されている。尚、この場合も、直線状を含む曲線状Ｖ溝８−４は単数、複数どちらでもよい。また、矢印はアンダーフィル材の充填方向、この場合、半導体発光素子の短手方向である。

図１０のフリップチップ型半導体発光素子の製造方法も図３の製造フローに基づいて行われる。

このように、上述の第４の実施の形態においても、直線状を含む曲線状Ｖ溝８−４の毛細管現象によってアンダーフィル材の浸透力が強くなってアンダーフィル材が充填し易くなった分、Auバンプの厚さを約10μmと小さく、つまり、フリップチップ型半導体発光素子と実装基板との間隔を約10μmを小さくできるので、密着性及び放熱性を向上でき、実装の信頼性を向上できる。また、アンダーフィル材は逆テーパ状となるが、テーパ状にすることもできる。さらに、特に、n側電極６と実装基板との間隔はp側電極５と実装基板との間隔より大きいので、アンダーフィル材の浸透力は弱くなるが、n側電極６上に設けられた直線状を含む曲線状Ｖ溝８−４によってこの部分のアンダーフィル材の浸透力が補強される。但し、n側電極６のうちバンプ接着領域ＢＲには直線状を含む曲線状Ｖ溝８−４を設けなくてもよい。また、直線状を含む曲線状Ｖ溝８−４は半導体発光素子の短手方向に平行であるが、長手方向に平行にしてもよい。この場合には、短手側から長手方向にアンダーフィル材を充填する。

図１１は本発明に係るフリップチップ型半導体発光素子の第５の実施の形態を示す上面図である。この場合、図１１のフリップチップ型半導体発光素子の断面図も図２の断面図とほぼ同一である。図１１において、p側電極５及びn側電極６上に幅約2μm、深さ約1μmの放射状Ｖ溝８−５は一角部から放射状に配置されている。尚、この場合も、各放射状Ｖ溝８−５は単数、複数どちらでもよい。また、矢印はアンダーフィル材の充填方向、この場合、半導体発光素子の対角方向である。

図１１のフリップチップ型半導体発光素子の製造方法も図３の製造フローに基づいて行われる。

このように、上述の第５の実施の形態においても、放射状Ｖ溝８−５の毛細管現象によってアンダーフィル材の浸透力が強くなってアンダーフィル材が充填し易くなった分、Auバンプの厚さを約10μmと小さく、つまり、フリップチップ型半導体発光素子と実装基板との間隔を約10μmを小さくできるので、密着性及び放熱性を向上でき、実装の信頼性を向上できる。また、アンダーフィル材は逆テーパ状となるが、テーパ状にすることもできる。さらに、特に、n側電極６と実装基板との間隔はp側電極５と実装基板との間隔より大きいので、アンダーフィル材の浸透力は弱くなるが、n側電極６上に設けられた放射状Ｖ溝８−５によってこの部分のアンダーフィル材の浸透力が補強される。但し、n側電極６のうちバンプ接着領域ＢＲには放射状Ｖ溝８−５を設けなくてもよい。

尚、上述の実施の形態におけるＶ溝８−１、８−２、８−３、８−４、８−５はＵ溝、短冊型溝でもよい。Ｕ溝は、Ｖ溝と同様に、フォトリソグラフィ及びウェットエッチング法により形成され、短冊型溝はフォトリソグラフィ及びドライエッチング法あるいはインプリント等のプレス加工法により形成される。また、上述の方法の代りに、リフトオフ法も用いることができる。

また、本発明は、上述のフリップチップ型半導体発光素子以外のフリップチップ型半導体素子、このフリップチップ型半導体素子を用いた半導体装置、及びその製造方法に適用できる。

さらに、本発明は、上述の実施の形態の自明の範囲の種々の変更例に適用し得る。たとえば、溝の深さは0.1〜10μm、幅1〜1000μm程度であって良く、実施の形態の記載通りでなくとも良い。

１：サファイア層
２：n型GaN層
３：InGaN/GaN多重井戸（MQW）活性層
４：p型GaN層
５：p側電極
６：n側電極
７：絶縁層
８−１：ストライプ状Ｖ溝
８−２：格子状Ｖ溝
８−３：多角形状Ｖ溝
８−４：直線状を含む曲線状Ｖ溝
８−５：放射状Ｖ溝
１１：実装基板
１２：電極
１３：バンプ
ＢＲ：バンプ接着領域

Claims (14)

1. 実装基板にフェイスダウン実装されるべきフリップチップ型半導体素子であって、
   該フリップチップ型半導体素子の前記実装基板に対向する側に溝を形成したフリップチップ型半導体素子。
2. 発光素子である請求項１に記載のフリップチップ型半導体素子。
3. 前記溝は前記フリップチップ型半導体素子の前記実装基板に対向する側のp側電極及びn側電極の少なくとも一方に形成された請求項１に記載のフリップチップ型半導体素子。
4. 前記溝は前記フリップチップ型半導体素子の短手方向あるいは長手方向に平行に配置されたストライプ状である請求項１に記載のフリップチップ型半導体素子。
5. 前記溝は前記フリップチップ型半導体素子の短手方向及び長手方向に平行に配置された格子状である請求項１に記載のフリップチップ型半導体素子。
6. 前記溝は前記フリップチップ型半導体素子の短手方向及び長手方向に斜めに配置された多角形状である請求項１に記載のフリップチップ型半導体素子。
7. 前記溝は前記フリップチップ型半導体素子の短手方向及び長手方向のいずれかに平行に配置された直線状を含む曲線状である請求項１に記載のフリップチップ型半導体素子。
8. 前記溝は前記フリップチップ型半導体素子の一角部から配置された放射状である請求項１に記載のフリップチップ型半導体素子。
9. 前記溝はＶ溝、Ｕ溝及び短冊型溝のいずれか１つである請求項１に記載のフリップチップ型半導体素子。
10. 請求項１〜９のいずれかに記載のフリップチップ型半導体素子と、
    実装基板と、
    前記フリップチップ型半導体素子と前記実装基板との間に充填されたアンダーフィル材と
    を具備する半導体装置。
11. 前記アンダーフィル材は逆テーパ状である請求項１０に記載の半導体装置。
12. フリップチップ型半導体素子の電極側に溝を形成する工程と、
    前記フリップチップ型半導体素子の前記溝側を実装基板にフェイスダウン実装する工程と、
    アンダーフィル材を前記溝による毛細管現象により前記フリップチップ型半導体素子と前記実装基板との間に充填する工程と
    を具備する半導体装置の製造方法。
13. 前記フリップチップ型半導体素子は発光素子である請求項１２に記載の半導体装置の製造方法。
14. 前記アンダーフィル材は逆テーパ状に充填された請求項１２に記載の半導体装置の製造方法。
    
    
    

Images