JP6067408B2 - フリップチップ型半導体発光素子、半導体装置及びその製造方法 - Google Patents

フリップチップ型半導体発光素子、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6067408B2
JP6067408B2 JP2013030769A JP2013030769A JP6067408B2 JP 6067408 B2 JP6067408 B2 JP 6067408B2 JP 2013030769 A JP2013030769 A JP 2013030769A JP 2013030769 A JP2013030769 A JP 2013030769A JP 6067408 B2 JP6067408 B2 JP 6067408B2
Authority
JP
Japan
Prior art keywords
semiconductor light
type semiconductor
light emitting
chip type
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013030769A
Other languages
English (en)
Other versions
JP2014160748A (ja
Inventor
拓也 風間
拓也 風間
和典 鈴木
和典 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2013030769A priority Critical patent/JP6067408B2/ja
Publication of JP2014160748A publication Critical patent/JP2014160748A/ja
Application granted granted Critical
Publication of JP6067408B2 publication Critical patent/JP6067408B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明はフリップチップ型半導体発光素子、フリップチップ型半導体発光素子を実装した半導体装置、及びその製造方法に関する。
一般に、フリップチップ型半導体発光素子を実装基板にフェイスダウン実装する半導体装置の製造方法においては、フリップチップ型半導体発光素子の電極と実装基板の電極とを金（Au）バンプを介して接着させている（参照：特許文献１、２）。
上述の半導体装置の製造方法において、フリップチップ型半導体発光素子と実装基板との接着強度を高めて実装の信頼性を向上させるために、フリップチップ型半導体発光素子と実装基板との間に毛細管現象を利用して封止樹脂（アンダーフィル材）を充填している（参照：特許文献３）。すなわち、この場合、アンダーフィル材は、応力緩和、剥離防止の補強作用を果たす。特に、フリップチップ型半導体発光素子の場合、アンダーフィル材は実装基板側へ漏れた光に対して反射作用を果たし、これにより、実装基板側へ漏れた光を反射させて取り出すことができる。
従来、フリップチップ型半導体発光素子が正方形であるあるいは大型である場合には、バンプをフリップチップ型半導体発光素子に対して対称に配置する。他方、たとえば、自動車のヘッドライトに用いられるように、フリップチップ型半導体発光素子が細長い長方形である場合にあって短手方向に複数のバンプたとえば互いに対向する一対のバンプを配置できない場合には、１列のバンプを長手方向の中心線上にライン状に配置する。
特開２００５−１０９４３４号公報 特開２００３−８０７１号公報 特開２００３−１１０１４４号公報
しかしながら、１列のバンプを長手方向の中心線上にライン状に配置した上述の従来の半導体装置においては、フリップチップ型半導体発光素子の実装基板への実装工程、あるいはアンダーフィル材を毛細管現象によりフリップチップ型半導体発光素子と実装基板との間に充填するアンダーフィル材充填工程において、フリップチップ型半導体発光素子が不安定となって傾斜することがある。この結果、密着性及び放熱性が低下し、従って、実装の信頼性が低下するという課題がある。また、発光むら及び光出力の低下を招くという課題もある。
上述の課題を解決するために、本発明に係るフリップチップ型半導体発光素子は、実装基板にフェイスダウン実装されるべき長方形のフリップチップ型半導体発光素子であって、フリップチップ型半導体発光素子のp側電極及びn側電極の一方はp側電極及びn側電極の他方を囲むように配置され、p側電極及びn側電極の一方の実装基板に接着するバンプ実装領域の少なくとも２つは長方形の長手方向の中心線に対して千鳥状に配置され、p側電極及びn側電極の他方の実装基板に接着するバンプ実装領域の少なくとも２つは長方形の長手方向の中心線上に配置されたものである。
また、本発明に係る半導体装置は、上述のフリップチップ型半導体発光素子と、フリップチップ型半導体発光素子のバンプ実装領域に接着されたバンプを有する実装基板と、半導体発光素子と実装基板との間に充填されたアンダーフィル材とを具備するものである。
さらに、本発明に係る半導体装置の製造方法は、上述のフリップチップ型半導体発光素子のバンプ実装領域側を実装基板のバンプにフェイスダウン実装する工程と、アンダーフィル材を毛細管現象によりフリップチップ型半導体発光素子と実装基板との間に充填する工程とを具備するものである。
本発明によれば、フリップチップ型半導体発光素子の傾斜は長方形の長手方向の中心線に対して千鳥状に配置されたバンプによって抑制されるので、密着性及び放熱性が向上し、この結果、実装の信頼性を向上できる。また、発光むらを抑止でき、また、光出力を向上できる。
本発明に係るフリップチップ型半導体発光素子の実施の形態を示す上面図である。 図１の半導体発光素子の断面図であって、（Ａ）はA-A線断面図、（Ｂ）はB-B線断面図である。 図１、図２のバンプ実装領域を説明するための上面図である。 本発明に係る半導体装置の製造方法を説明するためのフローチャートである。 図４のバンプ実装工程を説明するための図であって、（Ａ）はｐ側電極側断面図、（Ｂ）はｎ側電極側断面図である。 図４のフェイスダウン実装工程を説明するための図であって、（Ａ）はｐ側電極側断面図、（Ｂ）はｎ側電極側断面図である。 図４のアンダーフィル材充填工程を説明するための図であって、（Ａ）はｐ側電極側断面図、（Ｂ）はｎ側電極側断面図である。 図３の変更例を示す上面図である。
図１は本発明に係るフリップチップ型半導体発光素子の実施の形態を示す上面図、図２は図１の断面図であって、（Ａ）はA-A線断面図、（Ｂ）はB-B線断面図である。尚、図１、図２のフリップチップ型半導体発光素子は長方形たとえばサイズ0.2mm×1.0mm（アスペクト比（長手方向の長さ／短手方向の長さ）は5）、厚さ0.1mmの発光ダイオード（LED）素子である。尚、本発明は、長方形型の素子に有効であるが、短手方向の長さが0.2mm以下、特に0.15mm以下であって、アスペクト比が3以上の場合に特に有効である。
図１、図２において、サファイア基板１上にSiドープn型GaN層２、InGaN/GaN多重井戸（MQW）活性層３、Mgドープp型GaN層４が形成されている。また、p型GaN層４及びn型GaN層２上に、AgNiTiPtAuよりなるp側電極５及びTiAlTiPtAuよりなるn側電極６が形成されている。p側電極５及びn側電極６のAuバンプ実装領域BR1、BR2以外の領域を覆うように酸化シリコン（SiO２）よりなる絶縁層７が形成されている。
図３は図１のAuバンプ実装領域BR1、BR2の配置方法を説明するための上面図である。図３に示すように、Auバンプ実装領域BR1はp側電極５の実装基板１１（図５に図示）のp側電極１２（図５の（Ａ）に図示）上に実装されたバンプ１４に接着されるための領域であり、フリップチップ型半導体素子の長手方向の中心線CLに対して千鳥状に配置されており、つまり、中心線CLに対して逆方向に互い違いしている。他方、Auバンプ実装領域BR2はn側電極６の実装基板１１（図５に図示）のn側電極１３（図５の（Ｂ）に図示）上に実装されたバンプ１４に接着されるための領域であり、フリップチップ型半導体素子の長手方向の中心線CL上に沿って配置される。
次に、図１、図２の半導体発光素子を含む半導体装置の製造方法を図４を参照して説明する。
始めに、ステップ４０１を参照すると、図１、図２の半導体発光素子を通常の方法で形成する。つまり、サファイア基板１上にn型GaN層２、InGaN/GaN MQW活性層３及びp型GaN層４をエピタキシャル成長法によって形成させ、次いで、p側電極５及びn側電極６を形成する。
次に、ステップ４０２を参照すると、酸化シリコン（SiO2）、窒化シリコン（Si3N4）等よりなる絶縁層７をCVD法によって全面に形成し、絶縁層７をフォトリソグラフィ／エッチング法によってバンプ実装領域BR1、BR2を開口する。
次に、ステップ４０３を参照すると、図５に示すごとく、実装基板１１のp側電極１２、n側電極１３上にAuバンプ１４を加圧超音波法によってボンディングする。この場合、p側電極５に対して4個のAuバンプ１４が設けられ、n側電極６に対しては2個のAuバンプ１４が設けられる。後述のフェイスダウン実装によって押しつぶされた後のAuバンプ１４の直径は約80μm、高さは約20μmである。
次に、ステップ４０４を参照すると、図６に示すごとく、図５のAuバンプ１４が形成された実装基板１１にフリップチップ型半導体発光素子をフェイスダウン実装する。この場合、少なくともp側電極５上のAuバンプ１４が千鳥状に配置されているので、フリップチップ型半導体発光素子は傾斜しない。
最後に、ステップ４０５を参照すると、図７に示すごとく、半導体発光素子の長手側から短手方向にエポキシ樹脂、シリコーン樹脂等よりなるアンダーフィル材１５を充填する。この場合も、フリップチップ型半導体発光素子は傾斜しない。この結果、アンダーフィル材１５は毛細管現象によりフリップチップ型半導体発光素子と実装基板１１との間に均一に充填される。この場合、アンダーフィル材１５は光を反射、散乱するための反射材、散乱材を含む。
このように、上述の実施の形態においては、フリップチップ型半導体発光素子は傾斜しないので、密着性及び放熱性を向上でき、実装の信頼性を向上できる。また、発光むら及び出力低下を抑止できる。
尚、上述の実施の形態においては、p側電極５側のバンプ実装領域BR1のすべてをフリップチップ型半導体発光素子の長手方向の中心線に対して千鳥状に配置しているが、少なくとも２つのバンプ実装領域BR1をフリップチップ型半導体発光素子の長手方向の中心線CLに対して千鳥状に配置すればよい。たとえば、図８に示すごとく、最外側のバンプ実装領域BR1を中心線CLに対して千鳥状に配置する。
また、p側電極をn側電極が囲むように配置されている場合には、n側電極のバンプ実装領域をフリップチップ型半導体発光素子の長手方向の中心線に対して千鳥状に配置する。
さらにまた、本発明は、上述の実施の形態の自明の範囲の種々の変更例に適用し得る。
１：サファイア層
２：n型GaN層
３：InGaN/GaN多重井戸（MQW）活性層
４：p型GaN層
５：p側電極
６：n側電極
７：絶縁層
１１：実装基板
１２：p側電極
１３：n側電極
１４：Auバンプ
１５：アンダーフィル材
BR1、BR2：バンプ実装領域
CL：中心線

Claims (3)

  1. 実装基板にフェイスダウン実装されるべき長方形のフリップチップ型半導体発光素子であって、
    前記フリップチップ型半導体発光素子のp側電極及びn側電極の一方は前記p側電極及び前記n側電極の他方を囲むように配置され、
    前記p側電極及び前記n側電極の前記一方の前記実装基板に接着するバンプ実装領域の少なくとも２つは前記長方形の長手方向の中心線に対して千鳥状に配置され、
    前記p側電極及び前記n側電極の前記他方の前記実装基板に接着するバンプ実装領域の少なくとも２つは前記長方形の長手方向の中心線上に配置されたフリップチップ型半導体発光素子。
  2. 請求項１に記載のフリップチップ型半導体発光素子と、
    前記フリップチップ型半導体発光素子のバンプ実装領域に接着されたバンプを有する前記実装基板と、
    前記フリップチップ型半導体発光素子と前記実装基板との間に充填されたアンダーフィル材と
    を具備する半導体装置。
  3. 請求項１に記載のフリップチップ型半導体発光素子の前記バンプ実装領域側を前記実装基板のバンプにフェイスダウン実装する工程と、
    アンダーフィル材を毛細管現象により前記フリップチップ型半導体発光素子と前記実装基板との間に充填する工程と
    を具備する半導体装置の製造方法。
JP2013030769A 2013-02-20 2013-02-20 フリップチップ型半導体発光素子、半導体装置及びその製造方法 Active JP6067408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013030769A JP6067408B2 (ja) 2013-02-20 2013-02-20 フリップチップ型半導体発光素子、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030769A JP6067408B2 (ja) 2013-02-20 2013-02-20 フリップチップ型半導体発光素子、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014160748A JP2014160748A (ja) 2014-09-04
JP6067408B2 true JP6067408B2 (ja) 2017-01-25

Family

ID=51612244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030769A Active JP6067408B2 (ja) 2013-02-20 2013-02-20 フリップチップ型半導体発光素子、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6067408B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6515515B2 (ja) * 2014-12-11 2019-05-22 日亜化学工業株式会社 発光装置の製造法
JP2016181674A (ja) * 2015-03-24 2016-10-13 旭化成株式会社 半導体発光装置及びそれを備えた装置
JP6826088B2 (ja) * 2017-11-28 2021-02-03 旭化成エレクトロニクス株式会社 半導体パッケージ及びカメラモジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189653A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体素子およびこの半導体素子を有する回路モジュール
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP2002319705A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄ装置

Also Published As

Publication number Publication date
JP2014160748A (ja) 2014-09-04

Similar Documents

Publication Publication Date Title
JP4232585B2 (ja) 発光装置
JP6545981B2 (ja) 半導体発光装置
JP6106120B2 (ja) 半導体発光装置
US8183578B2 (en) Double flip-chip LED package components
US9683715B2 (en) Light emitting apparatus
US8183579B2 (en) LED flip-chip package structure with dummy bumps
TWI570962B (zh) A light emitting unit and a semiconductor light emitting device
US10873006B2 (en) Light emitting diode structure
JP6649726B2 (ja) 半導体発光装置およびその製造方法
US11257989B2 (en) Light emitting device package and light source device
US10727373B2 (en) Light emitting diode, method for manufacturing light emitting diode, light emitting diode display device, and method for manufacturing light emitting diode display device
US9324921B2 (en) Light-emitting diode package
TWI395346B (zh) 發光元件的封裝結構
JP6067408B2 (ja) フリップチップ型半導体発光素子、半導体装置及びその製造方法
WO2017154975A1 (ja) 半導体発光装置
KR20100038937A (ko) 발광소자 패키지
JP2002057374A (ja) 半導体発光装置
JP6147061B2 (ja) フリップチップ型半導体発光素子、半導体装置及びその製造方法
JP6619966B2 (ja) 半導体発光装置
JP6093196B2 (ja) フリップチップ型半導体発光素子、半導体装置及びその製造方法
JP6237344B2 (ja) 発光装置及び発光装置の製造方法
JP6221888B2 (ja) 発光装置及びその製造方法
JP2005203519A (ja) 半導体発光装置
KR101863538B1 (ko) 반도체 발광소자 및 이의 제조 방법
JP7189441B2 (ja) 実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161221

R150 Certificate of patent or registration of utility model

Ref document number: 6067408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250