JP2005340292A - 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器 - Google Patents

Abstract

【課題】 配線基板等の高密度かつ高信頼性を図ることにある。
【解決手段】 配線基板は、チップ部品が搭載されるチップ部品搭載領域１２を有するフレキシブル基板１０と、第１の配線２０を有する配線パターンと、を含む。第１の配線２０は、チップ部品搭載領域１２の内側に形成された第１の電気的接続部２２と、第１の電気的接続部２２から同一の幅で延出された延出部２３と、を有する第１の部分２４と、フレキシブル基板１０の第１の部分２４とは反対の面に形成された第２の部分２６と、フレキシブル基板１０を貫通して第１の部分２４と第２の部分２６とを電気的に接続するスルーホール２８と、を有し、スルーホール２８は、チップ部品搭載領域１２の内側に形成されてなる。
【選択図】 図３

Description

本発明は、配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器に関する。

ＣＯＦ（Chip On Film）の形態が適用された半導体装置では、フレキシブル基板の半導体チップが搭載される面に、複数の配線が形成されている。高密度の半導体装置を製造するためには隣同士の配線ピッチを小さくすることが重要である。しかしながら、従来の構造では、配線ピッチを一定距離以下にすると、リーク電流が発生し、半導体装置の信頼性を損なうことがあった。そのため、配線ピッチの細密化に限界があった。

本発明の目的は、配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器に関し、高密度かつ高信頼性を図ることにある。
特開２００３−１９７６７３号公報

（１）本発明に係る配線基板は、
チップ部品が搭載されるチップ部品搭載領域を有するフレキシブル基板と、
第１の配線を有する配線パターンと、
を含み、
前記第１の配線は、
前記チップ部品搭載領域の内側に形成された第１の電気的接続部を有し、かつ、前記第１の電気的接続部の幅をもって延出された第１の部分と、
前記フレキシブル基板の前記第１の部分とは反対の面に形成された第２の部分と、
前記フレキシブル基板を貫通して前記第１の部分と前記第２の部分とを電気的に接続するスルーホールと、
を有し、
前記スルーホールは、前記チップ部品搭載領域の内側に形成されてなる。本発明によれば、第１の配線は、チップ部品搭載領域の内側に形成されたスルーホールを介して、フレキシブル基板の裏面に引き廻されている。これによって、例えば、第１の配線とフレキシブル基板の表面に形成された他の配線とのピッチを、チップ部品搭載領域の内側の段階からフレキシブル基板の厚み方向に広げることができる。そのため、配線パターン形成領域を拡大させることなく、配線同士の電気的ショートやリーク電流の発生を防止することができ、高密度かつ高信頼性が得られる配線基板を提供することができる。
（２）この配線基板において、
前記スルーホールは、前記第１の電気的接続部を避けて形成されていてもよい。これによれば、チップ部品をボンディングしたときに、第１の電気的接続部に加えられるボンディング加重を、他の電気的接続部に加えられるボンディング加重とほぼ同一にすることができ、ボンディング加重の均一化を図ることができる。
（３）この配線基板において、
前記配線パターンは、第２の配線をさらに含み、
前記第２の配線は、前記チップ部品搭載領域の内側に形成された第２の電気的接続部を有し、かつ、前記第２の電気的接続部の幅をもって延出され、
前記チップ部品搭載領域の外形は、第１及び第２の長辺を有する長方形をなし、
前記第２の電気的接続部は、前記チップ部品搭載領域の前記第１の長辺に沿った領域に配置され、
前記第１の電気的接続部は、前記チップ部品搭載領域の前記第１の長辺に沿った領域であって、前記第２の電気的接続部よりも内側に配置されていてもよい。これによれば、第１の配線と第２の配線とのピッチを、チップ部品搭載領域の内側の段階からフレキシブル基板の厚み方向に広げることができる。そのため、配線パターン形成領域を拡大させることなく、第１及び第２の配線の電気的ショートやリーク電流の発生を防止することができる。
（４）この配線基板において、
前記スルーホールは、前記第２の電気的接続部よりも内側に形成されていてもよい。これによれば、第１及び第２の配線を同一平面上において並べて引き廻すのを回避することができ、より確実に電気的ショートやリーク電流の発生を防止することができる。
（５）この配線基板において、
前記第１の配線は、前記第１の電気的接続部から前記第１の長辺の方向に、前記第１の長辺に交差して延出され、
前記第２の配線は、前記第２の電気的接続部から前記第１の長辺の方向に、前記第１の長辺に交差して延出されていてもよい。
（６）この配線基板において、
前記第２の電気的接続部は、前記第１の配線の前記第２の部分にオーバーラップする位置に配置されていてもよい。これによれば、第１及び第２の配線を、一定のピッチを維持した状態で、見かけ上１つの配線スペースで引き廻すことが可能になる。
（７）この配線基板において、
前記第２の電気的接続部は、前記第１の配線の前記第２の部分にオーバーラップする位置を避けて配置されていてもよい。
（８）この配線基板において、
複数の前記第１の電気的接続部を有し、
複数の前記第２の電気的接続部を有し、
前記複数の第１の電気的接続部のそれぞれは、隣同士が千鳥状にずれて配置され、
前記複数の第２の電気的接続部のぞれぞれは、隣同士が千鳥状にずれて配置されていてもよい。これによれば、隣同士の第１の電気的接続部のピッチ、及び隣同士の第２の電気的接続部のピッチをそれぞれ広げることができる。
（９）この配線基板において、
前記配線パターンは、第３の配線をさらに含み、
前記第３の配線は、前記チップ部品搭載領域の内側に形成された第３の電気的接続部を有し、かつ、前記第３の電気的接続部の幅をもって延出され、
前記第３の電気的接続部は、前記チップ部品搭載領域の前記第２の長辺に沿った領域に配置されていてもよい。
（１０）本発明に係る半導体装置は、
上記配線基板と、
前記チップ部品としての、バンプを有する半導体チップと、
を含み、
前記半導体チップは、前記チップ部品搭載領域にフェースダウンボンディングされ、
前記第１の電気的接続部は、前記バンプの一部にオーバーラップしてなり、かつ、前記バンプに入り込んでなる。
（１１）本発明に係る電子デバイスは、
上記半導体装置と、
前記半導体装置が電気的に接続された電気光学パネルと、
を含む。
（１２）本発明に係る電子機器は、上記半導体装置を有する。
（１３）本発明に係る配線基板の製造方法は、
チップ部品が搭載されるチップ部品搭載領域を有するフレキシブル基板に、配線を有する配線パターンを形成することを含み、
前記配線形成工程は、
前記チップ部品搭載領域の内側に配置された電気的接続部を有し、かつ、前記電気的接続部の幅をもって延出されてなる第１の部分を形成すること、
前記フレキシブル基板の前記第１の部分とは反対の面に第２の部分を形成すること、
前記フレキシブル基板に形成した貫通穴に導電材料を設けることによって、前記チップ部品搭載領域の内側に、前記第１の部分と前記第２の部分とを電気的に接続するためのスルーホールを形成すること、
を含む。本発明によれば、第１の配線を、チップ部品搭載領域の内側に形成されたスルーホールを介して、フレキシブル基板の裏面に引き廻す。これによって、例えば、第１の配線とフレキシブル基板の表面に形成された他の配線とのピッチを、チップ部品搭載領域の内側の段階からフレキシブル基板の厚み方向に広げることができる。そのため、配線パターン形成領域を拡大させることなく、配線同士の電気的ショートやリーク電流の発生を防止することができ、高密度かつ高信頼性が得られる配線基板を製造することができる。
（１４）本発明に係る半導体装置の製造方法は、
上記方法によって配線基板を製造し、バンプを含む半導体チップを、前記チップ部品搭載領域にフェースダウンボンディングすることを含み、
前記フェースダウンボンディング工程で、前記電気的接続部を、前記バンプの一部にオーバーラップさせ、かつ、前記バンプに入り込ませる。

以下、本発明の実施の形態について図面を参照して説明する。

図１〜図４は、本発明の実施の形態に係る配線基板又は半導体装置を示す図である。詳しくは、図１は配線基板の平面図であり、図２は図１の部分拡大図であり、図３は図２のIII−III線断面図であり、図４は図２のＩＶ−ＩＶ線断面図である。図３及び図４には、半導体チップを含む半導体装置が示されている。

本実施の形態に係る配線基板は、フレキシブル基板１０と、フレキシブル基板１０に形成された配線パターンと、を含む。配線パターンは、配線基板１の配線パターン形成領域３に形成されている。配線基板１が長尺状のテープとなっており、複数の配線パターン形成領域３が配線基板１の長さ方向に配列されていてもよい。隣同士の配線パターン形成領域３には間隔があけられていてもよい。配線基板１は、後工程で、配線パターン形成領域３の外形に沿って打ち抜かれる。本実施の形態に係る配線基板は、打ち抜き後の配線パターン形成領域３を含む。

フレキシブル基板１０は、屈曲可能なベース基板である。フレキシブル基板１０は、樹脂基板（例えばポリイミド基板）などの有機系材料から構成されていてもよい。フレキシブル基板１０は、ＣＯＦ（Chip On Film）用基板であってもよく、フィルム又はテープであってもよい。フレキシブル基板１０は、チップ部品が搭載されるチップ部品搭載領域１２を有する。チップ部品は、半導体チップ５０（図３参照）などの半導体部品であってもよいし、能動部品（例えば集積回路部品など）又は受動部品（例えば抵抗器、キャパシタ、インダクタなど）であってもよい。チップ部品搭載領域１２はフレキシブル基板１０の一方の面に設けられ、配線パターン形成領域３の範囲内に設けられている。チップ部品搭載領域１２の外形は、チップ部品の平面形状と同一であり、例えば四辺形（例えば正方形又は長方形）であってもよい。図１及び図２に示す例では、チップ部品搭載領域１２の外形は、対向する第１及び第２の長辺１４，１６を有する長方形をなしている。

配線パターンは、導電材料（例えばＣｕなどの金属）によって形成されている。配線パターン形成領域３に、電気的に独立する１つ又は複数の配線パターンが形成されている。配線パターンは、電気めっき、無電解めっき、スパッタリング、又はエッチングなどを適用して形成することができる。

図２〜図４に示すように、配線パターンは、複数の第１の配線２０を含む。第１の配線２０は、少なくとも２点間の電気的接続を図るものである。例えば、第１の配線２０は、チップ部品に対する第１の電気的接続部２２と、他の電子部品（例えば電気光学パネル）に対する電気的接続部との間の電気的接続を図るものであってもよい。第１の配線２０は、フレキシブル基板１０の一方の面から他方の面に引き廻されている。

第１の配線２０は、第１の部分２４を有する。第１の部分２４は、フレキシブル基板１０のチップ部品搭載領域１２の面に形成されている。第１の部分２４は、チップ部品搭載領域１２の内側のみに形成され、外側に形成されなくてもよい。第１の部分２４の断面形状は、上端部が下端部よりもすぼむ形状（例えば上辺が下辺よりも小さい台形）になっていてもよい。

第１の部分２４は、第１の電気的接続部２２を有する。第１の電気的接続部２２は、チップ部品搭載領域１２の内側に形成されている。第１の電気的接続部２２は、チップ部品（例えば半導体チップ５０）に電気的に接続される部分であり、詳しくはチップ部品の電気的接続部（例えばバンプ５４）とオーバーラップする部分である。第１の電気的接続部２２は、第１の部分２４の端部であってもよいし、第１の部分２４の端部を避けた部分であってもよい。

第１の部分２４は、第１の電気的接続部２２の幅をもって延出されている。例えば、第１の部分２４は、第１の電気的接続部２２から同一の幅で延出された延出部２３を有していてもよい。第１の電気的接続部２２はランド形状になっていない。延出部２３は、チップ部品搭載領域１２の外方向に延出されていてもよいし、その内方向に延出されていてもよい。延出部２３は、チップ部品の電気的接続部の範囲からはみ出す部分であってもよい。

第１の配線２０は、第２の部分２６を有する。第２の部分２６は、フレキシブル基板１０の第１の部分２４とは反対の面に形成されている。第２の部分２６は、チップ部品搭載領域１２の平面視の範囲の内側から外側に延出されていてもよい。第２の部分２６は、配線パターン形成領域３の端部に至るまで延出されていてもよい。あるいは、第２の部分２６は、配線パターン形成領域３の中間部まで延出されていてもよい。その場合、第１の配線２０は、スルーホールを介して第２の部分２６に電気的に接続された第３の部分（図示しない）をさらに有し、第３の部分が、フレキシブル基板１０の第２の部分２６とは反対の面に形成されて、配線パターン形成領域３の端部に至るまで延出されていてもよい。

第１の配線２０は、スルーホール２８を有する。スルーホール２８は、フレキシブル基板１０を貫通して形成されている。フレキシブル基板１０の面に対して垂直方向に貫通穴を形成し、その貫通穴に導電材料を設けることによって、スルーホール２８を形成してもよい。貫通穴は、フレキシブル基板１０をパンチして形成することができる。貫通穴の全部を導電材料で充填してもよいし、貫通穴の中心軸を避けて内壁面のみに導電材料を設けてもよい。導電材料の形成方法として、スパッタリング、めっき法（無電解めっき法）、ペースト材の塗布を適用してもよい。スルーホール２８の平面形状（横断面形状）は円形であってもよい。スルーホール２８の幅（例えば直径）は、第１の部分２４（又は第２の部分２６）の幅よりも大きくてもよいし、小さくてもよいし、あるいは同一であってもよい。

スルーホール２８は、第１の部分２４と第２の部分２６とを電気的に接続している。スルーホール２８と第１の部分２４、又はスルーホール２８と第２の部分２６との境界は必ずしも明確になっていなくてもよい。スルーホール２８は、第１及び第２の部分２４，２６と同一の材料で形成されていてもよい。そして、スルーホール２８は、チップ部品搭載領域１２の内側に形成されている。これによれば、第１の配線２０は、チップ部品搭載領域１２の内側に形成されたスルーホール２８を介して、フレキシブル基板１０の裏面に引き廻されている。これによって、例えば、第１の配線２０とフレキシブル基板１０の表面に形成された他の配線（例えば第２の配線３０）とのピッチを、チップ部品搭載領域１２の内側の段階からフレキシブル基板１０の厚み方向に広げることができる。そのため、配線パターン形成領域を拡大させることなく、配線同士の電気的ショートやリーク電流の発生を防止することができ、高密度かつ高信頼性が得られる配線基板を提供することができる。

配線パターンは、複数の第２の配線３０をさらに含む。第２の配線３０は、少なくとも２点間の電気的接続を図るものである。例えば、第２の配線３０は、チップ部品に対する第２の電気的接続部３２と、他の電子部品（例えば電気光学パネル）に対する電気的接続部との間の電気的接続を図るものであってもよい。第２の配線３０は、フレキシブル基板１０の一方の面（チップ部品搭載領域１２の面）に引き廻されていてもよい。第２の配線３０は、チップ部品搭載領域１２の内側から外側に延出されていてもよい。本実施の形態では、第１の配線２０の第２の部分２６は、フレキシブル基板１０の第２の配線３０とは反対の面であって、チップ部品搭載領域１２の平面視の範囲の内側から引き廻されている。これによって、第１の配線２０と第２の配線３０とのピッチを、チップ部品搭載領域１２の内側の段階からフレキシブル基板１０の厚み方向に広げることができる。そのため、配線パターン形成領域を拡大させることなく、第１及び第２の配線２０，３０の電気的ショートやリーク電流の発生を防止することができる。

第２の配線３０は、第２の電気的接続部３２を有する。第２の電気的接続部３２は、チップ部品搭載領域１２の内側に形成されている。第２の電気的接続部３２は、チップ部品（例えば半導体チップ５０）に電気的に接続される部分であり、詳しくは、チップ部品の電気的接続部（例えばバンプ５４）とオーバーラップする部分である。第２の電気的接続部３２は、第２の配線３０の端部であってもよいし、第２の配線３０の端部を避けた部分であってもよい。

第２の配線３０は、第２の電気的接続部３２の幅をもって延出されている。例えば、第２の配線３０は、第２の電気的接続部３２から同一の幅で延出された延出部３３を有していてもよい。第２の電気的接続部３２はランド形状になっていない。延出部３３は、チップ部品搭載領域１２の外方向に延出されていてもよいし、その内方向に延出されていてもよい。延出部３３は、チップ部品の電気的接続部の範囲からはみ出す部分であってもよい。なお、第２の配線３０の断面形状は、上端部が下端部よりもすぼむ形状（例えば上辺が下辺よりも小さい台形）になっていてもよい。

図２に示すように、第１及び第２の電気的接続部２２，３２は、いずれも、チップ部品搭載領域１２の第１の長辺１４に沿った領域に配置されていてもよい。第１及び第２の電気的接続部２２，３２は、いずれも、チップ部品からの出力端子となってもよい。例えば、第１の長辺１４に沿ってチップ部品からの出力端子（第１及び第２の電気的接続部２２，３２）が配列され、第２の長辺１６に沿ってチップ部品からの入力端子（後述の第３の電気的接続部４２）が配列されていてもよい。第１の電気的接続部２２は、第２の電気的接続部３２よりもチップ部品搭載領域１２の内側に配置されていてもよい。例えば、複数の第２の電気的接続部３２が第１の長辺１４に沿って１列に配列され、複数の第１の電気的接続部２２が第１の長辺１４に沿って第２の電気的接続部３２の列よりも内側に１列に配列されていてもよい。

図２に示すように、第１の配線２０は、第１の電気的接続部２２から第１の長辺１４の方向に延出されている。第１の配線２０は、第１の長辺１４に交差（例えば直交）してもよい。第２の配線３０は、第２の電気的接続部３２から第１の長辺１４の方向に延出されている。第２の配線３０は、第１の長辺１４に交差（例えば直交）してもよい。第１及び第２の配線２０，３０の延出方向は互いに平行になっていてもよい。

スルーホールの配置について説明する。スルーホール２８は、それと電気的導通が図られた第１の電気的接続部２２（の全体）を避けて形成されていてもよい。すなわち、第１の電気的接続部２２の下地（直下）にはスルーホール２８が配置されていなくてもよい。例えば、スルーホール２８は、延出部２３にオーバーラップして形成されていてもよい。これによれば、第１の電気的接続部２２と他の電気的接続部（例えば第２の電気的接続部３２）のそれぞれの下地はいずれもフレキシブル基板１０の材料となり、下地が同一の硬さ（又は柔らかさ）を有することになる。そのため、チップ部品（例えば半導体チップ５０）をボンディングしたときに、第１の電気的接続部２２に加えられるボンディング加重を、他の電気的接続部に加えられるボンディング加重とほぼ同一にすることができ、ボンディング加重の均一化を図ることができる。あるいは、スルーホール２８は、それと電気的導通が図られた第１の電気的接続部２２とオーバーラップする位置に形成されていてもよい。すなわち、第１の電気的接続部２２の下地（直下）にスルーホール２８を配置してもよい。その場合、第１の部分２４が第１の電気的接続部２２であってもよく、上述の延出部２３を省略してもよい。

スルーホール２８は、第２の電気的接続部３２よりもチップ部品搭載領域１２の内側に形成されていてもよい。例えば、スルーホール２８は、第１の電気的接続部２２と第２の電気的接続部３２との間の領域に形成されていてもよい。これによれば、第１の配線２０のうち、第２の電気的接続部３２を通過する部分は、フレキシブル基板１０の反対の面に形成された第２の部分２６である。すなわち、第１及び第２の配線２０，３０を同一平面上において並べて引き廻すのを回避することができ、より確実に電気的ショートやリーク電流の発生を防止することができる。

図２に示す例では、第２の電気的接続部３２は、第１の配線２０の第２の部分２６にオーバーラップする位置に配置されている。第１の配線２０（第２の部分２６）は、第２の配線３０とオーバーラップし、かつ、第２の配線３０と同一方向に延出されていてもよい。これによれば、第１及び第２の配線２０，３０を、一定のピッチを維持した状態で、見かけ上１つの配線スペースで引き廻すことが可能になるので、より高密度の配線基板を提供することができる。

本実施の形態に係る配線基板は、図３に示すように、配線パターンの一部を覆う絶縁層６０，６２をさらに有していてもよい。絶縁層６０，６２は、フレキシブル基板１０のチップ部品搭載領域１２を避けて設けられている。絶縁層６０は、フレキシブル基板１０のチップ部品搭載領域１２とは反対の面に設けられて、第１の配線２０の一部（例えば第２の部分２６及びスルーホール２８）を覆っている。また、絶縁層６２は、フレキシブル基板１０のチップ部品搭載領域１２の面に設けられて、第２の配線３０の一部（例えば延出部３３の一部）を覆っている。絶縁層６２は、チップ部品搭載領域１２の周囲に、そこから一定の間隔をあけて設けられている。

図２に示す例では、配線パターンは、複数の第３の配線４０をさらに含む。第３の配線４０は、少なくとも２点間の電気的接続を図るものである。例えば、第３の配線４０は、チップ部品に対する第３の電気的接続部４２と、回路基板（例えばマザーボード）との間の電気的接続を図るものであってもよい。第３の配線４０は、フレキシブル基板１０の一方の面（チップ部品搭載領域１２の面）に引き廻されていてもよい。第３の配線４０は、チップ部品搭載領域１２の内側から外側に延出して形成されていてもよい。第３の配線４０は、チップ部品搭載領域１２の内側に形成された第３の電気的接続部４２を有する。第３の配線４０は、第３の電気的接続部４２の幅をもって延出されている。例えば、第３の配線４０は、第３の電気的接続部４２から同一の幅で延出された延出部４３を有していてもよい。第３の電気的接続部４２はランド形状になっていない。延出部４３は、チップ部品の電気的接続部の範囲からはみ出す部分であってもよい。第３の電気的接続部４２及び延出部４３の内容は、上述の第２の配線３０について説明した内容が該当する。ただし、第３の電気的接続部４２は、図２に示す例ではチップ部品搭載領域１２の第２の長辺１６に沿った領域に配置されている。第３の電気的接続部４２は、チップ部品からの入力端子となっていてもよい。複数の第３の電気的接続部４２が第２の長辺１６に沿って１列に配列されていてもよい。

本実施の形態に係る配線基板は上述のように構成されており、次に配線基板の製造方法について説明する。本実施の形態に係る配線基板の製造方法は、フレキシブル基板１０に第１の配線２０（配線）を含む配線パターンを形成することを含む。第１の配線２０は、金属箔をエッチングすることによってパターニングすることができる。例えば、フレキシブル基板１０のチップ部品搭載領域１２の面に金属箔を形成し、金属箔をエッチングして第１の部分２４の形状にパターニングしてもよい。第１の部分２４の形成工程と同時に（すなわち同一の金属箔を用いて）、第２及び第３の配線３０，４０を形成してもよい。第１の配線２０の第２の部分２６の形成工程は、第１の配線２０の第１の部分２４の形成工程と同様であってもよい。スルーホール２８の形成工程は、第１及び第２の部分２４，２６の形成工程後に行ってもよいし、それらの形成工程前に行ってもよいし、いずれか一方の形成工程後であって他方の形成工程前に行ってもよい。スルーホール２８を第１の電気的接続部２２とオーバーラップするように形成する場合には、スルーホール２８の形成工程後に第１の部分２４の形成工程を行う。配線基板の製造方法についてのその他の詳細は、上述の配線基板の内容から導くことができる。

本実施の形態に係る半導体装置は、上述の配線基板と、チップ部品としての半導体チップ５０と、を有する。半導体チップ５０には集積回路が形成されている。半導体チップ５０は、パッド（例えばアルミパッド）５２と、パッド５２上のバンプ（例えば金バンプ）５４と、を含む。複数のパッド５２（又はバンプ５４）の配列は、上述の配線基板の電気的接続部（第１〜第３の電気的接続部２２，３２，４２）の配列に対応している。バンプ５４は、半導体チップ５０の電気的接続部である。なお、半導体チップ５０には、パッド５２の中央部（バンプ５４の形成領域）を避けて、パッシベーション膜５６が設けられている。

半導体チップ５０は、フレキシブル基板１０のチップ部品搭載領域１２にフェースダウンボンディングされている。配線パターンの第１〜第３の電気的接続部２２，３２，４２は、半導体チップ５０のバンプ５４に電気的に接続されている。両者の電気的接続は、金属接合であってもよい。第１の電気的接続部２２は、バンプ５４の一部にオーバーラップしてなり（図２参照）、かつ、バンプ５４に入り込んでいる（図４参照）。第１の電気的接続部２２の上端部のみがバンプ５４に入り込んでもよい。なお、図３に示すように、半導体チップ５０とフレキシブル基板１０との間に、樹脂などの封止材（アンダーフィル材）５８が充填されていてもよい。

本実施の形態に係る半導体装置によれば、上述の配線基板を有するので、半導体装置の高密度かつ高信頼性を図ることができる。なお、本実施の形態に係る半導体装置の製造方法は、半導体チップ５０をチップ部品搭載領域１２にフェースダウンボンディングすることを含む。図１に示す配線基板１に複数の半導体チップ５０を搭載した後、それぞれの配線パターン形成領域３ごとに打ち抜くことによって、複数の半導体装置を製造することができる。

図５は、本実施の形態の変形例に係る配線基板示す図である。本変形例では、第１及び第２の配線７０，８０が上述と異なる。図５に示す例では、第２の電気的接続部８２は、第１の配線７０の第２の部分７６にオーバーラップする位置を避けて配置されている。第１の配線７０（第２の部分７６）は、隣同士の第２の電気的接続部８２の間の領域に延出されていてもよい。チップ部品搭載領域１２の第１の長辺１４に沿って、第１及び第２の配線７０，８０が交互に配列されていてもよい。また、隣同士の第１及び第２の電気的接続部７２，８２は千鳥状にずれて配列されていてもよい。これによれば、第１及び第２の電気的接続部７２，８２の隣同士のピッチを広げることができる。なお、スルーホール７８などのその他の詳細は、上述した内容を適用することができる。

図６は、本実施の形態の変形例に係る配線基板を示す図である。本変形例では、第１及び第２の配線９０，１００が上述と異なる。図６に示す例では、複数の第１の電気的接続部９２が第１の長辺１４に沿った領域に配列され、隣同士の第１の電気的接続部９２が千鳥状にずれて配置されている。また、複数の第２の電気的接続部１０２が第１の長辺１４に沿った領域に配列され、隣同士の第２の電気的接続部１０２が千鳥状にずれて配置されている。これによれば、隣同士の第１の電気的接続部９２のピッチ、及び隣同士の第２の電気的接続部１０２のピッチをそれぞれ広げることができる。第２の電気的接続部１０２は、第１の配線９０の第２の部分９６にオーバーラップする位置に配置されている。第１の配線９０（第２の部分９６）は、第２の配線１００とオーバーラップし、かつ、第２の配線１００と同一方向に延出されていてもよい。なお、スルーホール９８などのその他の詳細は、上述した内容を適用することができる。

図７は、本発明の実施の形態に係る電子デバイスを示す図である。この電子デバイスは、上述の半導体装置と、半導体装置が電気的に接続されて電気光学パネル１１０と、を含む。半導体装置には、フレキシブル基板１０上に半導体チップ（駆動ＩＣ）５０が搭載されている。この電子デバイスは、電気的情報信号を視覚的に認識できる光情報信号に変換する表示装置であってもよい。電気光学パネル１１０は、表示パネルであってもよい。電気光学パネル１１０として、例えば、液晶パネル、プラズマディスプレイパネル、エレクトロルミネッセンスディスプレイパネルなどが挙げられる。

本発明の実施の形態に係る電子機器として、図８にはノート型パーソナルコンピュータ１０００が示され、図９には携帯電話２０００が示されている。これらの電子機器は、上述の配線基板、半導体装置、電子デバイスのいずれかを有する。

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１は、本発明の実施の形態に係る配線基板の平面図である。 図２は、図１の部分拡大図である。 図３は、図２のIII−III線断面図である。 図４は、図２のＩＶ−ＩＶ線断面図である。 図５は、本発明の実施の形態の変形例を示す図である。 図６は、本発明の実施の形態の変形例を示す図である。 図７は、本発明の実施の形態に係る電子デバイスを示す図である。 図８は、本発明の実施の形態に係る電子機器を示す図である。 図９は、本発明の実施の形態に係る電子機器を示す図である。

符号の説明

１…配線基板 ３…配線パターン形成領域 １０…フレキシブル基板
１２…チップ部品搭載領域 １４…第１の長辺 １６…第２の長辺 ２０…第１の配線
２２…第１の電気的接続部 ２３…延出部 ２４…第１の部分 ２６…第２の部分
２８…スルーホール ３０…第２の配線 ３２…第２の電気的接続部 ３３…延出部
４０…第３の配線 ４２…第３の電気的接続部 ４３…延出部 ５０…半導体チップ
５２…パッド ５４…バンプ ７０…第１の配線 ７６…第２の部分
７８…スルーホール ８２…第２の電気的接続部 ９０…第１の配線
９２…第１の電気的接続部 ９６…第２の部分 ９８…スルーホール
１００…第２の配線 １０２…第２の電気的接続部 １１０…電気光学パネル

Claims (14)

1. チップ部品が搭載されるチップ部品搭載領域を有するフレキシブル基板と、
   第１の配線を有する配線パターンと、
   を含み、
   前記第１の配線は、
   前記チップ部品搭載領域の内側に形成された第１の電気的接続部を有し、かつ、前記第１の電気的接続部の幅をもって延出された第１の部分と、
   前記フレキシブル基板の前記第１の部分とは反対の面に形成された第２の部分と、
   前記フレキシブル基板を貫通して前記第１の部分と前記第２の部分とを電気的に接続するスルーホールと、
   を有し、
   前記スルーホールは、前記チップ部品搭載領域の内側に形成されてなる配線基板。
2. 請求項１記載の配線基板において、
   前記スルーホールは、前記第１の電気的接続部を避けて形成されてなる配線基板。
3. 請求項１又は請求項２記載の配線基板において、
   前記配線パターンは、第２の配線をさらに含み、
   前記第２の配線は、前記チップ部品搭載領域の内側に形成された第２の電気的接続部を有し、かつ、前記第２の電気的接続部の幅をもって延出され、
   前記チップ部品搭載領域の外形は、第１及び第２の長辺を有する長方形をなし、
   前記第２の電気的接続部は、前記チップ部品搭載領域の前記第１の長辺に沿った領域に配置され、
   前記第１の電気的接続部は、前記チップ部品搭載領域の前記第１の長辺に沿った領域であって、前記第２の電気的接続部よりも内側に配置されてなる配線基板。
4. 請求項３記載の配線基板において、
   前記スルーホールは、前記第２の電気的接続部よりも内側に形成されてなる配線基板。
5. 請求項３又は請求項４記載の配線基板において、
   前記第１の配線は、前記第１の電気的接続部から前記第１の長辺の方向に、前記第１の長辺に交差して延出され、
   前記第２の配線は、前記第２の電気的接続部から前記第１の長辺の方向に、前記第１の長辺に交差して延出されてなる配線基板。
6. 請求項３から請求項５のいずれかに記載の配線基板において、
   前記第２の電気的接続部は、前記第１の配線の前記第２の部分にオーバーラップする位置に配置されてなる配線基板。
7. 請求項３から請求項５のいずれかに記載の配線基板において、
   前記第２の電気的接続部は、前記第１の配線の前記第２の部分にオーバーラップする位置を避けて配置されてなる配線基板。
8. 請求項３から請求項７のいずれかに記載の配線基板において、
   複数の前記第１の電気的接続部を有し、
   複数の前記第２の電気的接続部を有し、
   前記複数の第１の電気的接続部のそれぞれは、隣同士が千鳥状にずれて配置され、
   前記複数の第２の電気的接続部のぞれぞれは、隣同士が千鳥状にずれて配置されてなる配線基板。
9. 請求項３から請求項８のいずれかに記載の配線基板において、
   前記配線パターンは、第３の配線をさらに含み、
   前記第３の配線は、前記チップ部品搭載領域の内側に形成された第３の電気的接続部を有し、かつ、前記第３の電気的接続部の幅をもって延出され、
   前記第３の電気的接続部は、前記チップ部品搭載領域の前記第２の長辺に沿った領域に配置されてなる配線基板。
10. 請求項１から請求項９のいずれかに記載の配線基板と、
    前記チップ部品としての、バンプを有する半導体チップと、
    を含み、
    前記半導体チップは、前記チップ部品搭載領域にフェースダウンボンディングされ、
    前記第１の電気的接続部は、前記バンプの一部にオーバーラップしてなり、かつ、前記バンプに入り込んでなる半導体装置。
11. 請求項１０記載の半導体装置と、
    前記半導体装置が電気的に接続された電気光学パネルと、
    を含む電子デバイス。
12. 請求項１０記載の半導体装置を有する電子機器。
13. チップ部品が搭載されるチップ部品搭載領域を有するフレキシブル基板に、配線を有する配線パターンを形成することを含み、
    前記配線形成工程は、
    前記チップ部品搭載領域の内側に配置された電気的接続部を有し、かつ、前記電気的接続部の幅をもって延出されてなる第１の部分を形成すること、
    前記フレキシブル基板の前記第１の部分とは反対の面に第２の部分を形成すること、
    前記フレキシブル基板に形成した貫通穴に導電材料を設けることによって、前記チップ部品搭載領域の内側に、前記第１の部分と前記第２の部分とを電気的に接続するためのスルーホールを形成すること、
    を含む配線基板の製造方法。
14. 請求項１３記載の方法によって配線基板の製造し、バンプを含む半導体チップを、前記チップ部品搭載領域にフェースダウンボンディングすることを含み、
    前記フェースダウンボンディング工程で、前記電気的接続部を、前記バンプの一部にオーバーラップさせ、かつ、前記バンプに入り込ませる半導体装置の製造方法。

Images