JP3722224B2 - 半導体チップ及び半導体装置並びに半導体装置の製造方法 - Google Patents

半導体チップ及び半導体装置並びに半導体装置の製造方法 Download PDF

Info

Publication number
JP3722224B2
JP3722224B2 JP2003427487A JP2003427487A JP3722224B2 JP 3722224 B2 JP3722224 B2 JP 3722224B2 JP 2003427487 A JP2003427487 A JP 2003427487A JP 2003427487 A JP2003427487 A JP 2003427487A JP 3722224 B2 JP3722224 B2 JP 3722224B2
Authority
JP
Japan
Prior art keywords
straight line
electrodes
semiconductor device
along
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003427487A
Other languages
English (en)
Other versions
JP2005191079A (ja
Inventor
秀樹 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003427487A priority Critical patent/JP3722224B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to CNB2004100980909A priority patent/CN100477187C/zh
Priority to CNA2009100061381A priority patent/CN101483161A/zh
Priority to US11/023,326 priority patent/US7154187B2/en
Publication of JP2005191079A publication Critical patent/JP2005191079A/ja
Application granted granted Critical
Publication of JP3722224B2 publication Critical patent/JP3722224B2/ja
Priority to US11/556,224 priority patent/US7525200B2/en
Priority to US12/403,421 priority patent/US7786598B2/en
Priority to US12/844,190 priority patent/US7872358B2/en
Priority to US12/965,045 priority patent/US8338965B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体チップ及び半導体装置並びに半導体装置の製造方法に関する。
従来の半導体チップでは、電極の配置領域の制限が大きく、集積回路の設計に制限が加えられていた。電極の配置の制限を緩和することができれば、集積回路の設計の自由度が高まり、また、半導体チップの信頼性を高めることができる。
本発明の目的は、集積回路の設計の自由度が高く、実装性に優れた半導体チップ及び半導体装置並びに半導体装置の製造方法を提供することにある。
特開平４−３５２１３２号公報
（１）本発明に係る半導体チップは、集積回路が形成されてなる半導体基板と、
前記半導体基板にエリアアレイ状に設けられて、前記半導体基板の１辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなる複数の電極とを含む。本発明によれば、半導体チップの電極は、エリアアレイ状に設けられる。そのため、半導体基板の表面で、電極を配置することができる領域が広くなる。これにより電極の配置の制限が少なくなるため、集積回路の設計の自由度を高めることができる。また、電極は、第１及び第２のグループに分けられるように配列されているため、配線パターンの設計が容易となる。本発明によって、集積回路の設計の自由度が高く、かつ、実装性に優れた半導体チップを提供することができる。
（２）この半導体チップにおいて、
前記第２の直線は、前記第１の直線に対して斜めに延びてもよい。
（３）この半導体チップにおいて、
隣り合う２つの前記第２の直線は平行に延びてもよい。
（４）この半導体チップにおいて、
隣り合う２つの前記第２の直線は、前記第１の直線の垂線を対称軸とする線対称であってもよい。
（５）この半導体チップにおいて、
前記複数の第２の直線は、Ａ直線と、前記Ａ直線の両隣に配置されたＢ及びＣ直線とを含み、
前記Ａ及びＢ直線は平行に延びており、前記Ａ及びＣ直線は前記第１の直線の垂線を対称軸とする線対称であってもよい。
（６）この半導体チップにおいて、
前記第２の直線は、前記第１の直線に直交する方向に延びてもよい。
（７）本発明に係る半導体装置は、複数のランドを含む配線パターンが形成された基板と、
エリアアレイ状に設けられた複数の電極を有し、それぞれの前記電極がいずれか１つの前記ランドと対向して電気的に接続されるように前記基板に搭載された、集積回路が形成されてなる半導体チップと、
を有し、
前記電極は、前記半導体チップの１辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記配線パターンは、前記ランドから引き出されて前記第１の直線と交差する方向にそれぞれ延びる複数の配線を含む。本発明によれば、回路設計の自由度の高い半導体チップを有する半導体装置を提供することができる。
（８）この半導体装置において、
前記ランドは、前記第１の直線に沿った方向に拡がった外形をなしてもよい。
（９）この半導体装置において、
前記第２の直線は、前記第１の直線に対して斜めに延びてもよい。
（１０）この半導体装置において、
隣り合う２つの前記第２の直線は平行に延びていてもよい。
（１１）この半導体装置において、
隣り合う２つの前記第２の直線は、前記第１の直線を対称軸とする線対称であってもよい。
（１２）この半導体装置において、
前記複数の第２の直線は、Ａ直線と、前記Ａ直線の両隣に配置されたＢ直線及びＣ直線とを含み、
前記Ａ直線と前記Ｂ直線とは平行に延びており、前記Ａ直線と前記Ｃ直線とは前記第１の直線を対称軸とする線対称であってもよい。
（１３）この半導体装置において、
前記第２の直線は、前記第１の直線に直交する方向に延びてもよい。
（１４）この半導体装置において、
同一の前記第２のグループの前記電極に対向する１グループの前記ランドからそれぞれ引き出される１グループの前記配線は、前記１グループのランドの、前記第１の直線に沿った両側のうち同じ側から引き出されていてもよい。
（１５）この半導体装置において、
隣り合う２つの前記１グループのランドから引き出される前記配線は、それぞれ、反対方向へ延びていてもよい。
（１６）この半導体装置において、
隣り合う２つの前記１グループのランドから引き出される前記配線は、それぞれ、同じ方向へ延びていてもよい。
（１７）この半導体装置において、
前記Ａ直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線は、前記Ｂ直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線と反対方向に延びてなり、かつ、前記Ｃ直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線と同じ方向に延びていてもよい。
（１８）この半導体装置において、
前記同一の第２のグループの前記電極と対向する１グループの前記ランドは、前記第１の直線に沿った両側のうち同じ側に異なる長さで突出し、その突出長さが、いずれかの前記第２の直線に沿った配列順に長くなるように形成されていてもよい。
（１９）この半導体装置において、
前記同一の第２のグループの前記電極と対向する前記１グループのランドからそれぞれ引き出される１グループの前記配線は、いずれか１つの第１の前記ランドから引き出された１つの前記配線の、前記第１のランドの突出する方向の隣に、前記第１のランドの次に突出長さの長い１つの第２の前記ランドから引き出された１つの前記配線が配置されていてもよい。
（２０）本発明に係る半導体装置の製造方法は、複数のランドを含む配線パターンが形成された基板に、複数の電極を有する半導体チップを、前記電極が前記配線パターンと対向するように搭載して、前記電極と前記配線パターンとを電気的に接続することを含み、
前記電極は、前記半導体チップにエリアアレイ状に設けられて、前記半導体基板の１辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
前記ランドは、複数の平行な第３の直線にそれぞれ沿った複数の第３のグループに分けられるように配列されてなり、
前記配線パターンは、前記ランドから引き出されて前記第３の直線と交差する方向にそれぞれ延びる複数の配線を含み、
前記半導体チップと前記基板とを、前記第１の直線と前記第３の直線とが平行になってそれぞれの前記電極といずれか１つの前記ランドとが対向するように位置合わせして、前記電極と前記ランドとを電気的に接続する。本発明によれば、回路設計の自由度の高い半導体チップを有する半導体装置を製造することができる。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
（第１の実施の形態）
図１〜図４は、本発明を適用した第１の実施の形態に係る半導体装置を説明するための図である。なお、図１は、本発明を適用した実施の形態に係る半導体装置１の概略図である。そして、図２は、半導体チップ１０を示す図である。図３は、半導体装置１の一部拡大図である。ただし、図３では、電極２０とランド４２との接続状態を説明するため、半導体基板１２を省略してある。そして、図４は、図３のIV−IV線断面を示す図である。
本実施の形態に係る半導体装置は、図１に示すように、半導体チップ１０を有する。半導体チップ１０は、図２に示すように、半導体基板１２を含む。なお、図２は、半導体チップ１０を、電極２０が形成された面（能動面）とは反対側の面から観察した様子を示す図である。半導体基板１２の外形は特に限定されないが、図２に示すように、矩形をなしていてもよい。半導体基板１２には集積回路１３が形成されてなる（図４参照）。集積回路１３の内容は特に限定されず、トランジスタやメモリ素子等によって構成されていてもよい。
半導体チップ１０は、図２に示すように、複数の電極２０を有する。電極２０は、半導体基板１２に設けられてなる。電極２０は、半導体基板１２の内部と電気的に接続されていてもよい。このとき、すべての電極２０が、半導体基板１２の内部と電気的に接続されていてもよい。あるいは、半導体基板１２の内部と電気的に接続されていない電極を含めて、電極２０と称してもよい。電極２０は、集積回路１３と電気的に接続されていてもよい。あるいは、集積回路１３と電気的に接続されていない電極を含めて、電極２０と称してもよい。電極２０は、パッドと該パッドに設けられたバンプとを有してもよい（図示せず）。本実施の形態では、図２に示すように、電極２０はエリアアレイ状に設けられてなる。電極２０がエリアアレイ状に設けられることから、半導体基板１２における電極２０を配置することができる領域が広くなる。これにより、電極２０の配置の制限が少なくなり、集積回路１３の設計の自由度を高めることができる。そして、図２に示すように、電極２０は、複数の平行な第１の直線１１０にそれぞれ沿った複数の第１のグループ３１０に分けられるように配列されてなる。なお、図２に示すように、第１の直線１１０は、半導体基板１２の１辺に沿って延びる直線である。また、図２に示すように、電極２０は、第１の直線１１０に交差する方向に延びる複数の第２の直線１２０にそれぞれ沿った複数の第２のグループ３２０に分けられるように配列されてなる。図２に示すように、第２の直線１２０は、第１の直線１１０に対して斜めに延びていてもよい。そして、隣り合う２つの第２の直線１２０は、平行に延びていてもよい。このとき、すべての第２の直線１２０が平行に延びていてもよい。本実施の形態では、電極２０が第１及び第２のグループ３１０，３２０に分けられるように配列されることから、半導体チップ１０を実装するための基板の配線パターンの設計が容易となる。すなわち、目的の電極以外の電極２０と接触しないように配線パターンを設計することが容易となり、また、半導体チップ１０の実装性を高めることができる。
半導体チップ１０は、パッシベーション膜や層間絶縁膜等の、既に公知となっている半導体チップの構成をさらに有していてもよい（図示せず）。そして、図１に示すように、半導体チップ１０は、基板３０に搭載されてなる。半導体チップ１０は、基板３０に、電極２０が配線パターン４０のランド４２と対向するように搭載されてなる（図３及び４参照）。
本実施の形態に係る半導体装置は、図１に示すように、基板３０を有する。基板３０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。基板３０は、リジッド基板であってもよい。あるいは、基板３０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。基板３０は、COF（Chip On Film）用の基板であってもよい。また、基板３０は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、基板３０の形状や厚みについても、特に限定されるものではない。
基板３０は、図３に示すように、配線パターン４０を有する。なお、図３は、半導体装置１の一部拡大図である。ただし、図３では、電極２０とランド４２との接続状態を説明するため、半導体基板１２を省略してある。配線パターン４０は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。基板３０として積層基板を用意した場合、配線パターン４０は、各層間に設けられていてもよい。また、基板３０としてガラス基板を利用する場合、配線パターン４０は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜又はそれらの複合膜によって形成されていてもよい。配線パターン４０の形成方法は特に限定されない。例えば、スパッタリング等によって配線パターン４０を形成してもよいし、無電解メッキで配線パターン４０を形成するアディティブ法を適用してもよい。また、配線パターン４０は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。
配線パターン４０は、複数のランド４２を含む。ランド４２は、半導体チップ１０の電極２０と対向して電気的に接続される部分である。図３に示すように、ランド４２は、電極２０と対向するように配置されていてもよい。ランド４２は、第１の直線１１０に沿ったグループに分けられるように、かつ、第２の直線１２０に沿ったグループに分けられるように配列されていてもよい。ランド４２は、図３に示すように、第１の直線１１０に沿った方向に拡がった外形をなしていてもよい。また、すべてのランド４２は、同じ大きさに形成されていてもよい。配線パターン４０は、図３に示すように、ランド４２から引き出されて第１の直線１１０と交差する方向にそれぞれ延びる複数の配線４４を含む。図３に示すように、同一の第２のグループ３２０の電極２０に対向する１グループのランド４２からそれぞれ引き出される１グループの配線４４は、ランド４２の、第１の直線１１０に沿った両側のうち同じ側から引き出されていてもよい。そして、図３に示すように、隣り合う２つの第２のグループ３２０の電極２０と対向するランド４２から引き出される配線４４は、それぞれ、反対方向へ延びていてもよい。
本実施の形態に係る半導体装置では、図１に示すように、半導体チップ１０は基板３０に搭載されてなる。半導体チップ１０は、図３又は図４に示すように、電極２０がランド４２と対向するように搭載されてなる。そして、電極２０とランド４２とは電気的に接続されてなる。電極２０とランド４２とを電気的に接続することで、電極２０と配線パターン４０とが電気的に接続される。電極２０とランド４２との電気的な接続は、図４に示すように、両者を接触させることで実現してもよい。あるいは、電極２０とランド４２との間に導電粒子を介在させて、該導電粒子を介して両者の電気的な接続を図ってもよい（図示せず）。あるいは、電極２０とランド４２との電気的な接続に、合金接合（例えばＡｕ−Ａｕ又はＡｕ−Ｓｎ接合）を利用してもよい。
本発明を適用した実施の形態に係る半導体装置は、図４に示すように、半導体チップ１０を基板３０に固着する補強部２５をさらに有してもよい。補強部２５によって、半導体装置の信頼性を高めることができる。補強部２５の材料は樹脂であってもよいが、これに限定されるものではない。
本実施の形態に係る半導体装置は上記のように構成されてなる。以下、その製造方法について説明する。
本実施の形態に係る半導体装置の製造方法は、複数のランド４２を含む配線パターン４０が形成された基板３０に、複数の電極２０を有する半導体チップ１０を、電極２０が配線パターン４０と対向するように搭載して、電極２０と配線パターン４０とを電気的に接続することを含む。以下、本工程について説明する。
本工程は、半導体チップ１０を用意することを含んでもよい（図２参照）。半導体チップ１０は、複数の電極２０を有する。電極２０は、半導体チップ１０にエリアアレイ状に設けられてなる。電極２０は、複数の平行な第１の直線１１０にそれぞれ沿った複数の第１のグループ３１０に分けられるように配列されてなる。第１の直線１１０は、半導体チップ１０の１辺に沿って延びる直線である。そして、電極２０は、第１の直線１１０に交差する方向に延びる複数の第２の直線１２０にそれぞれ沿った複数の第２のグループ３２０に分けられるように配列されてなる。
本工程は、図５に示す、基板３０を用意することを含んでもよい。図５に示すように、基板３０には、複数のランド４２を含む配線パターン４０が形成されてなる。ランド４２は、複数の平行な第３の直線１３０にそれぞれ沿った複数の第３のグループ３３０に分けられるように配列されてなる。そして、配線パターン４０は、ランド４２から引き出されて第３の直線１３０と交差する方向にそれぞれ延びる複数の配線４４を含む。
本工程は、半導体チップ１０と基板３０とを、第１の直線１１０と第３の直線１３０とが平行になるように、かつ、電極２０とランド４２とが対向するように位置合わせをすることを含む（図３参照）。１つの第１のグループ３１０の電極２０と、いずれか１つの第３のグループ３３０のランド４２とを対向させてもよい。そして、電極２０とランド４２とを電気的に接続する。電極２０とランド４２との電気的な接続は、既に公知となっているいずれかの方法によって実現してもよい。電極２０とランド４２とを電気的に接続させることにより、電極２０と配線パターン４０とを電気的に接続してもよい。
そして、半導体チップ１０と基板３０とを固着する補強部２５を形成する工程等を経て、半導体装置１を製造してもよい（図１参照）。
（第２の実施の形態）
図６及び図７は、本発明を適用した第２の実施の形態に係る半導体装置を説明するための図である。なお、本実施の形態に係る半導体装置においても、既に説明した内容を可能な限り適用するものとする。
本実施の形態に係る半導体装置は、半導体チップ１５を有する。図６は、半導体チップ１５を説明するための図である。半導体チップ１５は、半導体基板１６と、半導体基板１６にエリアアレイ状に設けられた複数の電極２２とを含む。図６に示すように、電極２２は、半導体基板１６の１辺に沿って伸びる複数の平行な第１の直線１５０にそれぞれ沿った複数の第１のグループ３５０に分けられるように配列されてなる。また、図６に示すように、電極２２は、第１の直線１５０に交差する方向に延びる複数の第２の直線１６０にそれぞれ沿った複数の第２のグループ３６０に分けられるように配列されてなる。第２の直線１６０は、第１の直線１５０に対して斜めに延びる。そして、本実施の形態に係る半導体装置では、第２の直線１６０は、Ａ直線１６２と、Ａ直線１６２の両隣に配置されたＢ直線１６４及びＣ直線１６６とを含む。図６に示すように、Ａ直線１６２とＢ直線１６４とは平行に延びてなる。そして、図６に示すように、Ａ直線１６２とＣ直線１６６とは、第１の直線１５０の垂線を対称軸とする線対称となっている。
本実施の形態に係る半導体装置は、複数のランド４６を含む配線パターン４５を有する基板３２を含む（図７参照）。基板３２には、半導体チップ１５が搭載される。なお、図７は、本実施の形態に係る半導体装置の一部拡大図であり、電極２２とランド４６との接続状態を説明するための図である。ただし、図７では、電極２２とランド４６との接続状態を説明するため、半導体基板１６を省略してある。そして、図７に示すように、ランド４６は、電極２２と対向するように配置されてなる。
配線パターン４５は、図７に示すように、ランド４６から引き出されて第１の直線１５０と交差する方向にそれぞれ延びる複数の配線４７を含む。図７に示すように、同一の第２のグループ３６０の電極２２と対向するランド４６から引き出される１グループの配線４７は、ランド４６の、第１の直線１５０に沿った両側のうち同じ側から引き出されていてもよい。先に説明した通り、第２の直線１６０は、Ａ直線１６２とＢ直線１６４とＣ直線１６６とを含む。そして、図７に示すように、Ａ直線１６２に沿って配置された電極２２と対向するランド４６から引き出された配線４７は、Ｂ直線１６４に沿って配置された電極２２と対向するランド４６から引き出された配線４７と反対方向に延びていてもよい。また、Ａ直線１６２に沿って配置された電極２２と対向するランド４６から引き出された配線４７は、Ｃ直線１６６に沿って配置された電極２２と対向するランド４６から引き出された配線４７と同じ方向に延びていてもよい。
（第３の実施の形態）
図８及び図９は、本発明を適用した第３の実施の形態に係る半導体装置を説明するための図である。なお、本実施の形態に係る半導体装置においても、既に説明した内容を可能な限り適用するものとする。
本実施の形態に係る半導体装置は、半導体チップ１７を有する。図８は、半導体チップ１７を説明するための図である。半導体チップ１７は、半導体基板１８と、半導体基板１８にエリアアレイ状に設けられた複数の電極２４とを含む。図８に示すように、電極２４は、半導体基板１８の１辺に沿って延びる複数の平行な第１の直線１７０にそれぞれ沿った複数の第１のグループ３７０に分けられるように配列されてなる。また、図８に示すように、電極２４は、第１の直線１７０に交差する方向に延びる複数の第２の直線１８０にそれぞれ沿った複数の第２のグループ３８０に分けられるように配列されてなる。第２の直線１８０は、第１の直線１７０に対して斜めに延びる。そして、本実施の形態に係る半導体装置では、隣り合う２つの第２の直線１８０は、第１の直線１７０を対称軸とする線対称である。
本実施の形態に係る半導体装置は、複数のランド４９を含む配線パターン４８を有する基板３４を含む（図９参照）。図９は、本実施の形態に係る半導体装置の一部拡大図である。基板３４には、半導体チップ１７が搭載される。そして、図９に示すように、ランド４９は、電極２４と対向するように配置されてなる。
配線パターン４８は、図９に示すように、ランド４９から引き出されて第１の直線１７０と交差する方向にそれぞれ延びる複数の配線５０を含む。図９に示すように、同一の第２のグループ３８０の電極２４と対向するランド４９から引き出される１グループの配線５０は、ランド４９の、第１の直線１７０に沿った両側のうち同じ側から引き出されていてもよい。そして、図９に示すように、隣り合う２つの第２のグループ３８０の電極２４と対向するランド４９から引き出される配線５０は、それぞれ、同じ方向へ延びていてもよい。このとき、すべての配線５０が同じ方向へ延びていてもよい。
（第４の実施の形態）
図１０及び図１１は、本発明を適用した第４の実施の形態に係る半導体装置を説明するための図である。なお、本実施の形態に係る半導体装置においても、既に説明した内容を可能な限り適用するものとする。
本実施の形態に係る半導体装置は、半導体チップ６０を有する。図１０は、半導体チップ６０を説明するための図である。半導体チップ６０は、半導体基板６２と、半導体基板６２にエリアアレイ状に設けられた複数の電極７０とを含む。図１０に示すように、電極７０は、半導体基板６２の１辺に沿って延びる複数の平行な第１の直線２１０にそれぞれ沿った複数の第１のグループ４１０に分けられるように配列されてなる。また、図１０に示すように、電極７０は、第１の直線２１０に交差する方向に延びる複数の第２の直線２２０にそれぞれ沿った複数の第２のグループ４２０に分けられるように配列されてなる。そして、図１０に示すように、第２の直線２２０は、第１の直線２１０に直交する方向に延びる。
本実施の形態に係る半導体装置は、複数のランド９２を含む配線パターン８４を有する基板８０を含む（図１１参照）。図１１は、本実施の形態に係る半導体装置の一部拡大図である。基板８０には、半導体チップ６０が搭載される。そして、ランド９２は、電極７０と対向する位置に配置されてなる。図１１に示すように、同一の第２のグループ４２０の電極７０と対向する１グループのランド９２は、第１の直線２１０に沿った両側のうち同じ側に異なる長さで突出し、その突出長さが、いずれかの第２の直線２２０に沿った配列順に長くなるように形成されていてもよい。
配線パターン８４は、図１１に示すように、ランド９２から引き出されて第１の直線２１０と交差する方向にそれぞれ延びる複数の配線９４を含む。図１１に示すように、同一の第２のグループ４２０の電極７０と対向するランド９２から引き出される１グループの配線は、ランド９２の、第１の直線２１０に沿った両側のうち同じ側から引き出されていてもよい。そして、同一の第２のグループ４２０の電極７０と対向する１グループのランド９２からそれぞれ引き出される１グループの配線は、いずれか１つの第１のランドから引き出された１つの配線９４の、第１のランドの突出する方向の隣に、第１のランドの次に突出長さの長い１つの第２のランドから引き出された１つの配線９４が配置されていてもよい。
図１２には、本発明を適用した実施の形態に係る半導体装置を有する表示デバイス１０００を示す。表示デバイス１０００は、例えば、液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。さらに、半導体装置１を有する電子機器として、図１３にノート型パーソナルコンピュータ２０００を、図１４には携帯電話３０００を、それぞれ示す。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１は、本発明を適用した第１の実施の形態に係る半導体装置を説明するための図である。 図２は、本発明を適用した第１の実施の形態に係る半導体装置を説明するための図である。 図３は、本発明を適用した第１の実施の形態に係る半導体装置を説明するための図である。 図４は、本発明を適用した第１の実施の形態に係る半導体装置を説明するための図である。 図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。 図６は、本発明を適用した第２の実施の形態に係る半導体装置を説明するための図である。 図７は、本発明を適用した第２の実施の形態に係る半導体装置を説明するための図である。 図８は、本発明を適用した第３の実施の形態に係る半導体装置を説明するための図である。 図９は、本発明を適用した第３の実施の形態に係る半導体装置を説明するための図である。 図１０は、本発明を適用した第４の実施の形態に係る半導体装置を説明するための図である。 図１１は、本発明を適用した第４の実施の形態に係る半導体装置を説明するための図である。 図１２は、本発明を適用した実施の形態に係る半導体装置を有する表示デバイスを示す図である。 図１３は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図１４は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
符号の説明
１０ 半導体チップ、 １２ 半導体基板、 １３ 集積回路、 ２０ 電極、 ２５ 補強部、 ３０ 基板、 ４０ 配線パターン、 ４２ ランド、 ４４ 配線

Claims (12)

  1. 集積回路が形成されてなり、前記集積回路が形成された面の外形が長方形をなす半導体基板と、
    前記半導体基板の前記集積回路が形成された面に設けられて、前記半導体基板の長辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に対して斜めに交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなる複数の電極と、
    を含み、
    前記第２の直線は、前記半導体基板とオーバーラップする領域内で、互いに交差しないように延びてなり、
    隣り合う２つの前記第２の直線は、前記第１の直線の垂線を対称軸とする線対称である半導体チップ。
  2. 集積回路が形成されてなり、前記集積回路が形成された面の外形が長方形をなす半導体基板と、
    前記半導体基板の前記集積回路が形成された面に設けられて、前記半導体基板の長辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に対して斜めに交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなる複数の電極と、
    を含み、
    前記第２の直線は、前記半導体基板とオーバーラップする領域内で、互いに交差しないように延びてなり、
    前記複数の第２の直線は、Ａ直線と、前記Ａ直線の両隣に配置されたＢ及びＣ直線とを含み、
    前記Ａ及びＢ直線は平行に延びており、前記Ａ及びＣ直線は前記第１の直線の垂線を対称軸とする線対称である半導体チップ。
  3. 複数のランドを含む配線パターンが形成された基板と、
    複数の電極を有し、それぞれの前記電極がいずれか１つの前記ランドと対向して電気的に接続されるように前記基板に搭載された、集積回路が形成されてなる半導体チップと、
    を有し、
    前記半導体チップにおける前記集積回路が形成された面の外形は長方形をなし、
    前記電極は、前記半導体チップにおける前記集積回路が形成された面に、前記半導体チップの長辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
    前記配線パターンは、前記ランドから引き出されて前記第１の直線と交差する方向にそれぞれ延びる複数の配線を含み、
    １つの前記第２のグループの前記電極と対向する１グループの前記ランドから引き出される１グループの前記配線は、すべて、同じ方向に延びてなり、
    隣り合う２つの前記１グループの配線は、反対方向に延びてなる半導体装置。
  4. 請求項３記載の半導体装置において、
    前記第２の直線は、前記第１の直線に対して斜めに延びてなる半導体装置。
  5. 請求項４記載の半導体装置において、
    隣り合う２つの前記第２の直線は平行に延びてなる半導体装置。
  6. 請求項３記載の半導体装置において、
    前記第２の直線は、前記第１の直線に直交する方向に延びる半導体装置。
  7. 複数のランドを含む配線パターンが形成された基板と、
    複数の電極を有し、それぞれの前記電極がいずれか１つの前記ランドと対向して電気的に接続されるように前記基板に搭載された、集積回路が形成されてなる半導体チップと、
    を有し、
    前記半導体チップにおける前記集積回路が形成された面の外形は長方形をなし、
    前記電極は、前記半導体チップにおける前記集積回路が形成された面に、前記半導体チップの長辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に対して斜めに交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
    前記配線パターンは、前記ランドから引き出されて前記第１の直線と交差する方向にそれぞれ延びる複数の配線を含み、
    １つの前記第２のグループの前記電極と対向する１グループの前記ランドから引き出される１グループの前記配線は、すべて、同じ方向に延びてなり、
    前記複数の第２の直線は、Ａ直線と、前記Ａ直線の両隣に配置されたＢ直線及びＣ直線とを含み、
    前記Ａ直線と前記Ｂ直線とは平行に延びており、前記Ａ直線と前記Ｃ直線とは前記第１の直線の垂線を対称軸とする線対称であり、
    前記Ａ直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線は、前記Ｂ直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線と反対方向に延びてなり、かつ、前記Ｃ直線に沿って配置された前記電極と対向する前記ランドから引き出された前記配線と同じ方向に延びてなる半導体装置。
  8. 請求項３から請求項７のいずれかに記載の半導体装置において、
    前記第２の直線は、前記半導体チップとオーバーラップする領域内で、互いに交差しないように延びてなる半導体装置。
  9. 請求項３から請求項８のいずれかに記載の半導体装置において、
    前記ランドは、前記第１の直線に沿った方向に拡がった外形をなす半導体装置。
  10. 請求項３から請求項９のいずれかに記載の半導体装置において、
    前記１グループの配線は、すべて、前記１グループのランドの、前記第１の直線に沿った両側のうち同じ側から引き出されてなる半導体装置。
  11. 複数のランドを含む配線パターンが形成された基板に、集積回路が形成されてなり複数の電極を有する半導体チップを、前記電極が前記配線パターンと対向するように搭載して、前記電極と前記配線パターンとを電気的に接続することを含み、
    前記半導体チップにおける前記集積回路が形成された面の外形は長方形をなし、
    前記電極は、前記半導体チップにおける前記集積回路が形成された面に設けられて、前記半導体基板の長辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
    前記ランドは、複数の平行な第３の直線にそれぞれ沿った複数の第３のグループに分けられるように配列されてなり、
    前記配線パターンは、前記ランドから引き出されて前記第３の直線と交差する方向にそれぞれ延びる複数の配線を含み、
    前記半導体チップと前記基板とを、前記第１の直線と前記第３の直線とが平行になってそれぞれの前記電極といずれか１つの前記ランドとが対向するように位置合わせして、前記電極と前記ランドとを電気的に接続する半導体装置の製造方法であって、
    １つの前記第２のグループの前記電極と対向するランドから引き出される１グループの前記配線は、すべて、同じ方向に延びてなり、
    隣り合う２つの前記１グループの配線は、反対方向に延びてなる半導体装置の製造方法。
  12. 複数のランドを含む配線パターンが形成された基板に、集積回路が形成されてなり複数の電極を有する半導体チップを、前記電極が前記配線パターンと対向するように搭載して、前記電極と前記配線パターンとを電気的に接続することを含み、
    前記半導体チップにおける前記集積回路が形成された面の外形は長方形をなし、
    前記電極は、前記半導体チップにおける前記集積回路が形成された面に設けられて、前記半導体基板の長辺に沿って延びる複数の平行な第１の直線にそれぞれ沿った複数の第１のグループに分けられるように、かつ、前記第１の直線に対して斜めに交差する方向に延びる複数の第２の直線にそれぞれ沿った複数の第２のグループに分けられるように配列されてなり、
    前記ランドは、複数の平行な第３の直線にそれぞれ沿った複数の第３のグループに分けられるように配列されてなり、
    前記配線パターンは、前記ランドから引き出されて前記第３の直線と交差する方向にそれぞれ延びる複数の配線を含み、
    前記半導体チップと前記基板とを、前記第１の直線と前記第３の直線とが平行になってそれぞれの前記電極といずれか１つの前記ランドとが対向するように位置合わせして、前記電極と前記ランドとを電気的に接続する半導体装置の製造方法であって、
    前記複数の第２の直線は、Ａ直線と、前記Ａ直線の両隣に配置されたＢ直線及びＣ直線とを含み、
    前記Ａ直線と前記Ｂ直線とは平行に延びており、前記Ａ直線と前記Ｃ直線とは前記第１の直線の垂線を対称軸とする線対称であり、
    １つの前記第２のグループの前記電極と対向する１グループの前記ランドから引き出される１グループの前記配線は、すべて、同じ方向に延びてなり、
    前記Ａ直線に沿って配置された電極と対向するランドから引き出された前記配線は、前記Ｂ直線に沿って配置された電極と対抗するランドから引き出された前記配線と反対方向に延びてなり、かつ、前記Ｃ直線に沿って配置された電極と対向する前記ランドから引き出された前記配線と同じ方向に延びてなる半導体装置の製造方法。
JP2003427487A 2003-12-24 2003-12-24 半導体チップ及び半導体装置並びに半導体装置の製造方法 Expired - Fee Related JP3722224B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003427487A JP3722224B2 (ja) 2003-12-24 2003-12-24 半導体チップ及び半導体装置並びに半導体装置の製造方法
CNB2004100980909A CN100477187C (zh) 2003-12-24 2004-12-08 半导体芯片和半导体装置以及半导体装置的制造方法
CNA2009100061381A CN101483161A (zh) 2003-12-24 2004-12-08 半导体芯片
US11/023,326 US7154187B2 (en) 2003-12-24 2004-12-22 Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
US11/556,224 US7525200B2 (en) 2003-12-24 2006-11-03 Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
US12/403,421 US7786598B2 (en) 2003-12-24 2009-03-13 Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
US12/844,190 US7872358B2 (en) 2003-12-24 2010-07-27 Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
US12/965,045 US8338965B2 (en) 2003-12-24 2010-12-10 Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003427487A JP3722224B2 (ja) 2003-12-24 2003-12-24 半導体チップ及び半導体装置並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005191079A JP2005191079A (ja) 2005-07-14
JP3722224B2 true JP3722224B2 (ja) 2005-11-30

Family

ID=34697481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003427487A Expired - Fee Related JP3722224B2 (ja) 2003-12-24 2003-12-24 半導体チップ及び半導体装置並びに半導体装置の製造方法

Country Status (3)

Country Link
US (5) US7154187B2 (ja)
JP (1) JP3722224B2 (ja)
CN (2) CN101483161A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200101A (ja) * 2008-02-19 2009-09-03 Liquid Design Systems:Kk 半導体チップ及び半導体装置
KR101468028B1 (ko) 2008-06-17 2014-12-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
CN105513498B (zh) 2016-02-04 2018-12-25 京东方科技集团股份有限公司 一种覆晶薄膜及显示装置
USD887998S1 (en) * 2017-02-17 2020-06-23 Stat Peel Ag Chip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS542683A (en) 1977-06-08 1979-01-10 Seiko Epson Corp Semiconductor chip
JP3067038B2 (ja) 1991-05-30 2000-07-17 株式会社日立製作所 電子部品の接続端子配列構造およびテープキャリアパッケージ並びに該テープキャリアパッケージを使用した液晶表示装置
JPH0531955A (ja) * 1991-07-29 1993-02-09 Ricoh Co Ltd 半導体発光装置
JPH08279535A (ja) 1995-04-07 1996-10-22 Citizen Watch Co Ltd 半導体装置
US5986334A (en) * 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
JPH11163501A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 電子部品の実装方法、およびその方法によって製造された電子回路装置
JP3537699B2 (ja) 1999-03-30 2004-06-14 京セラ株式会社 半導体素子の実装構造体
US6611053B2 (en) * 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
JP3548553B2 (ja) 2001-10-10 2004-07-28 Ｎｅｃマイクロシステム株式会社 半導体装置およびその内部電源端子間の電源配線方法
JP2003332380A (ja) 2002-03-06 2003-11-21 Seiko Epson Corp 電子デバイス及びその製造方法並びに電子機器
JP3780996B2 (ja) * 2002-10-11 2006-05-31 セイコーエプソン株式会社 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器

Also Published As

Publication number Publication date
US20090174085A1 (en) 2009-07-09
US20050139983A1 (en) 2005-06-30
US8338965B2 (en) 2012-12-25
US7786598B2 (en) 2010-08-31
US7525200B2 (en) 2009-04-28
US20070069242A1 (en) 2007-03-29
CN1638107A (zh) 2005-07-13
US20100289153A1 (en) 2010-11-18
JP2005191079A (ja) 2005-07-14
US7872358B2 (en) 2011-01-18
US20110079915A1 (en) 2011-04-07
CN100477187C (zh) 2009-04-08
CN101483161A (zh) 2009-07-15
US7154187B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
JP4235835B2 (ja) 半導体装置
US20060049494A1 (en) Semiconductor device
US8338965B2 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
JP3736639B2 (ja) 半導体装置及び電子デバイス並びにそれらの製造方法
JP3707487B2 (ja) 半導体装置及び電子デバイス並びにそれらの製造方法
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
TWI361476B (en) Semiconductor package and display apparatus
JP4905621B2 (ja) 半導体装置及びその製造方法並びに電子機器
JP2006196528A (ja) 半導体装置
US7547580B2 (en) Method for manufacturing a semiconductor wiring base that includes a wiring base with wiring extending inside and outside of a mounting region
JPS60189958A (ja) 半導体装置
KR100773408B1 (ko) 반도체 장치
KR100759309B1 (ko) 반도체 장치
CN116075039A (zh) 柔性印刷电路板、cof模块及包括其的电子设备
JP2004289071A (ja) 配線基板及びその製造方法、半導体装置、電子デバイス並びに電子機器
JP2004207308A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees