JP2005079435A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2005079435A JP2005079435A JP2003309943A JP2003309943A JP2005079435A JP 2005079435 A JP2005079435 A JP 2005079435A JP 2003309943 A JP2003309943 A JP 2003309943A JP 2003309943 A JP2003309943 A JP 2003309943A JP 2005079435 A JP2005079435 A JP 2005079435A
- Authority
- JP
- Japan
- Prior art keywords
- electrical connection
- semiconductor device
- bump
- bumps
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】間隔をあけて一列に配置された複数の電気的接続部２２を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプ４０を有する半導体チップ３０を搭載して、電気的接続部２２とバンプ４０とを対向させて電気的に接続することを含む。バンプ４０は基準バンプ４２を含む。基準バンプ４２から離れて配置されるほど、それぞれのバンプ４０の幅は広くなる。
【選択図】図５
【解決手段】間隔をあけて一列に配置された複数の電気的接続部２２を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプ４０を有する半導体チップ３０を搭載して、電気的接続部２２とバンプ４０とを対向させて電気的に接続することを含む。バンプ４０は基準バンプ４２を含む。基準バンプ４２から離れて配置されるほど、それぞれのバンプ４０の幅は広くなる。
【選択図】図５
Description
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
半導体装置の製造方法として、配線パターンを有する配線基板に半導体チップを搭載して、配線パターンと半導体チップの電極とを対向させて電気的に接続させることが知られている。このとき、信頼性の高い半導体装置を製造するためには、配線パターンと電極とが対向させやすい形状となっていることが好ましい。
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
特開平７−３３５６９１号公報
（１）本発明に係る半導体装置の製造方法は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は広くなる。本発明によれば、基準バンプから離れて配置されたバンプほど、その幅は広くなる。そのため、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、配線パターンの電気的接続部とバンプとを対向させることが容易となる。そのため、電気的な信頼性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなってもよい。
（３）本発明に係る半導体装置の製造方法は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる。本発明によれば、基準バンプから離れて配置されたバンプほど、その幅は狭くなる。そのため、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、バンプが目的の電気的接続部以外の電気的接続部と接触することを防止することができ、信頼性の高い半導体装置を製造することができる。
（４）本発明に係る半導体装置の製造方法は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は広くなる。本発明によれば、基準電気的接続部から離れて配置された電気的接続部ほど、その幅は広くなる。そのため、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、配線パターンの電気的接続部とバンプとを対向させることが容易となる。そのため、電気的な信頼性の高い半導体装置を製造することができる。
（５）この半導体装置の製造方法において、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなってもよい。
（６）本発明に係る半導体装置の製造方法は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなる。本発明によれば、基準電気的接続部から離れて配置された電気的接続部ほど、その幅は狭くなる。そのため、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、配線パターンの電気的接続部をバンプの内側に配置することが容易となる。また、電気的接続部が目的のバンプ以外のバンプと接触することを防止することができる。このことから、信頼性の高い半導体装置を製造することができる。
（７）この半導体装置の製造方法において、
前記半導体チップを、前記基準バンプと前記基準電気的接続部とがオーバーラップするように搭載してもよい。
（８）この半導体装置の製造方法において、
前記バンプは、隣り合う２つの前記バンプのピッチが一定となるように配置されていてもよい。
（９）この半導体装置の製造方法において、
前記電気的接続部は、隣り合う２つの前記電気的接続部のピッチが一定となるように配置されていてもよい。
（１０）この半導体装置の製造方法において、
前記バンプは、隣り合う２つの前記バンプの間の距離が一定となるように配置されていてもよい。これによれば、バンプ自身の幅が変化した場合でも、隣り合う２つのバンプ間の距離が一定に保たれる。そのため、隣り合う２つのバンプ間でのショートが発生しにくい、信頼性の高い半導体装置を製造することができる。
（１１）この半導体装置の製造方法において、
前記電気的接続部は、隣り合う２つの前記電気的接続部の間の距離が一定となるように配置されていてもよい。これによれば、電気的接続部自身の幅が変化した場合でも、隣り合う２つの電気的接続部間の距離が一定に保たれる。そのため、隣り合う２つの電気的接続部間でのショートが発生しにくい、信頼性の高い半導体装置を製造することができる。
（１２）本発明に係る半導体装置は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は広くなる。本発明によれば、基準バンプから離れて配置されたバンプほど、その幅は広くなる。これにより、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、電気的な接続を確保することが可能となる。そのため、信頼性の高い半導体装置を提供することができる。
（１３）この半導体装置において、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなってもよい。
（１４）本発明に係る半導体装置は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる。本発明によれば、基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる。そのため、基準バンプから離れて配置されたバンプほど、その幅は狭くなる。これにより、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、バンプが目的の電気的接続部以外の電気的接続部と接触することを防止することができる、信頼性の高い半導体装置を提供することができる。
（１５）本発明に係る半導体装置は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は広くなる。本発明によれば、基準電気的接続部から離れて配置された電気的接続部ほど、その幅は広くなる。これにより、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、電気的な接続を確保することが可能となる。そのため、信頼性の高い半導体装置を提供することができる。
（１６）この半導体装置において、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなってもよい。
（１７）本発明に係る半導体装置は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなる。本発明によれば、基準電気的接続部から離れて配置された電気的接続部ほど、その幅は狭くなる。これにより、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、配線パターンの電気的接続部はバンプの内側に配置される。また、基準電気的接続部が目的のバンプ以外のバンプと接触することを防止することができる。すなわち、信頼性の高い半導体装置を提供することができる。
（１８）この半導体装置において、
前記半導体チップは、前記基準バンプと前記基準電気的接続部とがオーバーラップするように搭載されていてもよい。
（１９）この半導体装置において、
前記バンプは、隣り合う２つの前記バンプのピッチが一定となるように配置されていてもよい。
（２０）この半導体装置において、
前記電気的接続部は、隣り合う２つの前記電気的接続部のピッチが一定となるように配置されていてもよい。
（２１）この半導体装置において、
前記バンプは、隣り合う２つの前記バンプの間の距離が一定となるように配置されていてもよい。これによれば、バンプ自身の幅が変化した場合でも、隣り合う２つのバンプ間の距離が一定に保たれる。そのため、隣り合う２つのバンプ間でのショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
（２２）この半導体装置において、
前記電気的接続部は、隣り合う２つの前記電気的接続部の間の距離が一定となるように配置されていてもよい。これによれば、電気的接続部自身の幅が変化した場合でも、隣り合う２つの電気的接続部間の距離が一定に保たれる。そのため、隣り合う２つの電気的接続部間でのショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
（２３）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（２４）本発明に係る電子機器は、上記半導体装置を有する。
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は広くなる。本発明によれば、基準バンプから離れて配置されたバンプほど、その幅は広くなる。そのため、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、配線パターンの電気的接続部とバンプとを対向させることが容易となる。そのため、電気的な信頼性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなってもよい。
（３）本発明に係る半導体装置の製造方法は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる。本発明によれば、基準バンプから離れて配置されたバンプほど、その幅は狭くなる。そのため、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、バンプが目的の電気的接続部以外の電気的接続部と接触することを防止することができ、信頼性の高い半導体装置を製造することができる。
（４）本発明に係る半導体装置の製造方法は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は広くなる。本発明によれば、基準電気的接続部から離れて配置された電気的接続部ほど、その幅は広くなる。そのため、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、配線パターンの電気的接続部とバンプとを対向させることが容易となる。そのため、電気的な信頼性の高い半導体装置を製造することができる。
（５）この半導体装置の製造方法において、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなってもよい。
（６）本発明に係る半導体装置の製造方法は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなる。本発明によれば、基準電気的接続部から離れて配置された電気的接続部ほど、その幅は狭くなる。そのため、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、配線パターンの電気的接続部をバンプの内側に配置することが容易となる。また、電気的接続部が目的のバンプ以外のバンプと接触することを防止することができる。このことから、信頼性の高い半導体装置を製造することができる。
（７）この半導体装置の製造方法において、
前記半導体チップを、前記基準バンプと前記基準電気的接続部とがオーバーラップするように搭載してもよい。
（８）この半導体装置の製造方法において、
前記バンプは、隣り合う２つの前記バンプのピッチが一定となるように配置されていてもよい。
（９）この半導体装置の製造方法において、
前記電気的接続部は、隣り合う２つの前記電気的接続部のピッチが一定となるように配置されていてもよい。
（１０）この半導体装置の製造方法において、
前記バンプは、隣り合う２つの前記バンプの間の距離が一定となるように配置されていてもよい。これによれば、バンプ自身の幅が変化した場合でも、隣り合う２つのバンプ間の距離が一定に保たれる。そのため、隣り合う２つのバンプ間でのショートが発生しにくい、信頼性の高い半導体装置を製造することができる。
（１１）この半導体装置の製造方法において、
前記電気的接続部は、隣り合う２つの前記電気的接続部の間の距離が一定となるように配置されていてもよい。これによれば、電気的接続部自身の幅が変化した場合でも、隣り合う２つの電気的接続部間の距離が一定に保たれる。そのため、隣り合う２つの電気的接続部間でのショートが発生しにくい、信頼性の高い半導体装置を製造することができる。
（１２）本発明に係る半導体装置は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は広くなる。本発明によれば、基準バンプから離れて配置されたバンプほど、その幅は広くなる。これにより、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、電気的な接続を確保することが可能となる。そのため、信頼性の高い半導体装置を提供することができる。
（１３）この半導体装置において、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなってもよい。
（１４）本発明に係る半導体装置は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる。本発明によれば、基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる。そのため、基準バンプから離れて配置されたバンプほど、その幅は狭くなる。これにより、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、バンプが目的の電気的接続部以外の電気的接続部と接触することを防止することができる、信頼性の高い半導体装置を提供することができる。
（１５）本発明に係る半導体装置は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は広くなる。本発明によれば、基準電気的接続部から離れて配置された電気的接続部ほど、その幅は広くなる。これにより、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、電気的な接続を確保することが可能となる。そのため、信頼性の高い半導体装置を提供することができる。
（１６）この半導体装置において、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなってもよい。
（１７）本発明に係る半導体装置は、
間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなる。本発明によれば、基準電気的接続部から離れて配置された電気的接続部ほど、その幅は狭くなる。これにより、熱や湿度等の影響を受けて配線基板及び半導体チップの大きさが変化した場合でも、配線パターンの電気的接続部はバンプの内側に配置される。また、基準電気的接続部が目的のバンプ以外のバンプと接触することを防止することができる。すなわち、信頼性の高い半導体装置を提供することができる。
（１８）この半導体装置において、
前記半導体チップは、前記基準バンプと前記基準電気的接続部とがオーバーラップするように搭載されていてもよい。
（１９）この半導体装置において、
前記バンプは、隣り合う２つの前記バンプのピッチが一定となるように配置されていてもよい。
（２０）この半導体装置において、
前記電気的接続部は、隣り合う２つの前記電気的接続部のピッチが一定となるように配置されていてもよい。
（２１）この半導体装置において、
前記バンプは、隣り合う２つの前記バンプの間の距離が一定となるように配置されていてもよい。これによれば、バンプ自身の幅が変化した場合でも、隣り合う２つのバンプ間の距離が一定に保たれる。そのため、隣り合う２つのバンプ間でのショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
（２２）この半導体装置において、
前記電気的接続部は、隣り合う２つの前記電気的接続部の間の距離が一定となるように配置されていてもよい。これによれば、電気的接続部自身の幅が変化した場合でも、隣り合う２つの電気的接続部間の距離が一定に保たれる。そのため、隣り合う２つの電気的接続部間でのショートが発生しにくい、信頼性の高い半導体装置を提供することができる。
（２３）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（２４）本発明に係る電子機器は、上記半導体装置を有する。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
（第１の実施の形態）
図１〜図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
図１〜図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
本実施の形態に係る半導体装置の製造方法は、配線基板１０を用意することを含む（図１参照）。配線基板１０は、有機系又は無機系のいずれの材料で形成されていてもよく、これらの複合構造であってもよい。有機系の材料から形成された配線基板１０として、例えばポリイミド樹脂からなるフレキシブル基板が挙げられる。フレキシブル基板として、ＦＰＣ（Flexible Printed Circuit）や、ＣＯＦ（Chip On Film）実装で使用されるテープを使用してもよい。あるいは、図１に示すように、配線基板１０として、ＴＡＢ（Tape Automated Bonding）技術で使用されるテープを使用してもよい。また、無機系の材料から形成された配線基板１０として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ樹脂が挙げられる。配線基板１０の全体形状はテープ状をなしてもよいが、本発明の実施の形態に係る配線基板１０は、テープ状の基板に限られるものではない。
配線基板１０は、配線パターン２０を有する。配線パターン２０は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成してもよい。配線パターン２０の形成方法は特に限定されない。例えば、スパッタリング等によって配線パターン２０を形成してもよいし、無電解メッキで配線パターン２０を形成するアディティブ法を適用してもよい。あるいは、金属箔をエッチングすることによって、配線パターン２０を形成してもよい。配線パターン２０は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。
図２には、配線パターン２０の一部拡大図を示す。配線パターン２０は、図２に示すように、間隔をあけて一列に配置された複数の電気的接続部２２を含む。電気的接続部２２は、配線パターン２０において後述するバンプ４０との電気的な接続に利用される部分である。電気的接続部２２は基準電気的接続部２４を含んでいてもよい。そして、図２に示すように、基準電気的接続部２４から離れて配置されるほど、それぞれの電気的接続部２２の幅は狭くなってもよい。ただし、これとは別に、電気的接続部２２は、それぞれの電気的接続部の幅が一定となるように形成されていてもよい（図示せず）。ここで、電気的接続部２２の幅とは、それぞれの電気的接続部２２における電気的接続部２２によって形成された電気的接続部列２１（図２参照）が延びる方向の長さを指す。配線パターン２０は、電気的接続部列２１を１つだけ有してもよい。あるいは、配線パターン２０は、電気的接続部列２１を複数有してもよい。なお、それぞれの電気的接続部２２の位置は、後述するバンプ４０の配置に合わせて設計してもよい。
本実施の形態に係る半導体装置の製造方法は、半導体チップ３０を用意することを含む。図３は、半導体チップ３０の一部拡大図である。半導体チップ３０は、トランジスタやメモリ素子等からなる集積回路３２を有してもよい（図４参照）。半導体チップ３０の平面形状は特に限定されないが、矩形（正方形及び長方形を含む）であることが一般的である。
図３に示すように、半導体チップ３０は、間隔をあけて一列に並んだ複数のバンプ４０を有する。それぞれのバンプ４０は、内部と電気的に接続されていてもよい。例えば、それぞれのバンプ４０は、半導体チップ３０の内部と電気的に接続されたパッド（図示せず）上に設けられていてもよい。バンプ４０は、基準バンプ４２を含む。そして、図３に示すように、基準バンプ４２から離れて配置されるほど、それぞれのバンプ４０の幅は広くなる。ここで、バンプ４０の幅とは、それぞれのバンプ４０におけるバンプ４０によって形成されたバンプ列４１（図３参照）が延びる方向の長さを指す。なお、基準バンプ４２の数は、１つであってもよく、複数であってもよい。図３に示すように、基準バンプ４２は、バンプ列４１の中央部に配置されていてもよい。なお、半導体チップ３０は、バンプ列４１を１つだけ有してもよい。あるいは、半導体チップ３０は、バンプ列４１を複数有していてもよい。半導体チップ３０が複数のバンプ列４１を有する場合、バンプ列４１は、半導体チップ３０の向かい合う２辺のそれぞれに沿って配置されていてもよく、あるいは、半導体チップ３０の４辺のそれぞれに沿って配置されていてもよい。
バンプ４０は、隣り合う２つのバンプ４０の間の距離（図３におけるＧ１で示した距離）が一定となるように配置されていてもよい。これによれば、バンプ４０の幅が大きくなっても、バンプ４０の間の距離が一定に保たれるため、隣り合う２つのバンプ４０間で電気的なショートが発生しにくくなり、半導体装置の信頼性を高めることができる。なお、このとき、それぞれのバンプ４０の位置に合わせて、電気的接続部２２の位置を設計してもよい。
本実施の形態に係る半導体装置の製造方法は、図４及び図５に示すように、配線基板１０に半導体チップ３０を搭載して、バンプ４０と電気的接続部２２とを対向させて電気的に接続することを含む。このとき、それぞれのバンプ４０とそれぞれの電気的接続部２２とが対向するように、配線基板１０と半導体チップ３０との位置合わせをする（図５参照）。本実施の形態では、配線基板１０と半導体チップ３０との位置あわせを、基準バンプ４２を基準にして行ってもよい。一般的に、半導体チップあるいは配線基板は、半導体装置の製造工程で、温度や湿度の影響を受けて伸縮することがある。このとき、半導体チップと配線基板との位置合わせの基準とした位置から離れるほど、バンプ及び電気的接続部の設計位置からのずれ量が大きくなっていた。ところで、本実施の形態に係る半導体装置の製造方法では、先に説明したとおり、基準バンプ４２から離れて配置されるほど、それぞれのバンプ４０の幅は広くなる。そのため、基準バンプ４２から離れた位置に配置されたバンプ４０であっても、容易に電気的接続部２２と対向させることができ、信頼性の高い半導体装置を製造することができる。
なお、先に説明したように、電気的接続部２２は基準電気的接続部２４を含んでいてもよく、そして、基準電気的接続部２４から離れて配置されるほど、それぞれの電気的接続部２２の幅は狭くなっていてもよい（図２及び図５参照）。これによれば、それぞれの電気的接続部２２を、バンプ４０の内側に配置することが容易となる。そのため、電気的接続部２２によってバンプ４０が幅方向に外側に向かって変形することを防止することができ、バンプ４０同士のショートを防止することができる。また、電気的接続部２２が目的のバンプ以外のバンプと接触することを防止することができる。このことから、さらに信頼性の高い半導体装置を製造することができる。なお、このとき、図５に示すように、基準バンプ４２と基準電気的接続部２４とがオーバーラップするように、半導体チップ３０を搭載してもよい。言い換えると、基準バンプ４２と基準電気的接続部２４とによって、配線基板１０と半導体チップ３０との位置あわせを行ってもよい。
そして、半導体チップ３０及び電気的接続部２２等を封止する封止部５０を形成する工程や、配線基板２０を切断する工程、あるいは配線パターン２０をフォーミングする工程等を経て、半導体装置１を製造してもよい（図６参照）。半導体装置１は、間隔をあけて一列に配置された複数の電気的接続部２２を含む配線パターン２０を有する配線基板１０を含む。半導体装置１は、配線基板１０に搭載された、間隔をあけて一列に配置された複数のバンプ４０を有する半導体チップ３０を含む。電気的接続部２２とバンプ４０とは、対向して電気的に接続されてなる。バンプ４０は基準バンプ４２を含み、基準バンプ４２から離れて配置されるほど、それぞれのバンプ４０の幅は広くなる。なお、半導体装置１は、上記半導体装置の製造方法の説明から導き出すことのできる、いずれかの構成をさらに含んでいてもよい。そして、図６に、本発明を適用した実施の形態に係る半導体装置１が実装された回路基板１０００を示す。
図７は、本発明を適用した第１の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。本変形例では、図７に示すように、半導体チップ３０のバンプ４０は、隣り合う２つのバンプ４０のピッチ（図７におけるＰ１で示した距離）が一定となるように配置されていてもよい。そして、このとき、配線パターン２０を、電気的接続部２２がバンプ４０のピッチと等しくなるように設計してもよい。これにより、半導体チップ３０及び配線パターン２０の設計が容易となり、信頼性の高い半導体装置を製造することができる。
（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図８〜図１１は、本実施の形態に係る半導体装置の製造方法を説明するための図である。
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図８〜図１１は、本実施の形態に係る半導体装置の製造方法を説明するための図である。
本実施の形態に係る半導体装置の製造方法は、配線基板１２を用意することを含む。配線基板１２は特に限定されるものではないが、配線基板１０で説明した内容のいずれかを適用してもよい。配線基板１２として、例えばリジッド基板を適用してもよく、このとき、配線基板１２をインターポーザと称してもよい（図９参照）。ただし、配線基板１２として、テープ状の基板を利用してもよい。配線基板１２は、配線パターン６０を有する。図８は、配線パターン６０の一部拡大図である。配線パターン６０は、間隔をあけて一列に配置された複数の電気的接続部６２を含む。電気的接続部６２は、基準電気的接続部６４を含む。そして、図８に示すように、基準電気的接続部６４から離れて配置されるほど、それぞれの電気的接続部６２の幅は広くなる。このとき、図８に示すように、電気的接続部６２は、隣り合う２つの電気的接続部６２の間の距離（図８におけるＧ２で示した距離）が一定となるように配置されていてもよい。これによれば、電気的接続部６２の幅が変化しても、電気的接続部６２の間の距離が一定に保たれるため、隣り合う２つの電気的接続部６２間で電気的なショートが発生しにくい、信頼性の高い半導体装置を製造することができる。
本実施の形態に係る半導体装置の製造方法は、半導体チップ３４を用意することを含む。半導体チップ３４は、間隔をあけて一列に配置された複数のバンプ７０を有する。複数のバンプ７０は、基準バンプ７２を含んでもよい。そして、基準バンプ７２から離れて配置されるほど、それぞれのバンプ７０の幅は狭くなってもよい（図１０参照）。ただし、これとは別に、バンプ７０は、それぞれのバンプの幅が一定となるように形成されていてもよい（図示せず）。なお、このとき、それぞれのバンプ７０を、それぞれの電気的接続部６２の位置に合わせて配置してもよい。
本実施の形態に係る半導体装置の製造方法は、図９及び図１０に示すように、配線基板１２に半導体チップ３４を搭載して、電気的接続部６２とバンプ７０とを対向させて電気的に接続することを含む。このとき、それぞれの電気的接続部６２とそれぞれのバンプ７０とが対向するように、半導体チップ３４と配線基板１２との位置合わせをする（図１０参照）。本実施の形態に係る半導体装置の製造方法では、半導体チップ３４と配線基板１２との位置合わせを、基準電気的接続部６４を基準にして行ってもよい。本実施の形態に係る半導体装置の製造方法では、先に説明したとおり、基準電気的接続部６４から離れて配置されるほど、それぞれの電気的接続部６２の幅は広くなる。そのため、基準電気的接続部６４から離れた位置に配置された電気的接続部６２であっても、容易にバンプ７０と対向させることができ、信頼性の高い半導体装置を製造することができる。
なお、先に説明したとおり、バンプ７０は基準バンプ７２を含んでいてもよく、そして、図１０に示すように、基準バンプ７２から離れて配置されるほど、それぞれのバンプ７０の幅は狭くなっていてもよい。これによれば、バンプ７０が、目的の電気的接続部６２以外の電気的接続部６２と接触することを防止することができ、さらに信頼性の高い半導体装置を製造することができる。なお、このとき、基準バンプ７２と基準電気的接続部６４とがオーバーラップするように、半導体チップ３４を搭載してもよい（図１０参照）。言い換えると、基準バンプ７２と基準電気的接続部６４とによって、配線基板１２と半導体チップ３４との位置あわせを行ってもよい。
そして、配線基板１２と半導体チップ３４との間に樹脂部６６を形成する工程や、配線基板１２に外部端子６８を形成する工程などを経て、半導体装置２を製造してもよい（図１１参照）。
図１２は、本発明を適用した第２の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。本変形例では、図１２に示すように、配線パターン６０の電気的接続部６２は、隣り合う２つの電気的接続部６２のピッチ（図１２におけるＰ２で示した距離）が一定となるように配置されていてもよい。そして、このとき、半導体チップ３４のバンプ７０を、隣り合う２つのバンプ７０のピッチが、電気的接続部６２のピッチと等しくなるように設計してもよい。これにより、配線パターン６０及び半導体チップ３４の設計が容易となり、信頼性の高い半導体装置を製造することができる。
（第３の実施の形態）
以下、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図１３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
以下、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図１３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図１３に示す、半導体チップ３６を用意することを含む。なお、図１３は、半導体チップ３６の一部拡大図である。半導体チップ３６は、間隔をあけて一列に配置された複数のバンプ８０を有する。バンプ８０は、基準バンプ８２を含む。そして、図１３に示すように、基準バンプ８２から離れて配置されるほど、それぞれのバンプ８０の幅は狭くなる。
本実施の形態に係る半導体装置の製造方法は、配線基板を用意することを含む。該配線基板は、間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する。該配線パターンは、それぞれの電気的接続部の幅が一定となるように形成されていてもよい。そして、本実施の形態に係る半導体装置の製造方法は、配線基板に半導体チップ３６を搭載して、該配線基板の電気的接続部とバンプ８０とを対向させて電気的に接続することを含む。
先に述べたように、本実施の形態では、バンプ８０は、基準バンプ８２から離れて配置されるほど、その幅が狭くなる。そのため、バンプ８０が、目的の電気的接続部以外の電気的接続部と接触することを防止することができ、信頼性の高い半導体装置を製造することができる。
（第４の実施の形態）
以下、本発明を適用した第４の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図１４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
以下、本発明を適用した第４の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図１４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図１４に示すように、配線パターン９０を有する配線基板を用意することを含む。なお、図１４は、配線パターン９０の一部拡大図である。配線パターン９０は、間隔をあけて一列に配置された複数の電気的接続部９２を含む。電気的接続部９２は、基準電気的接続部９４を含む。そして、図１４に示すように、基準電気的接続部９４から離れて配置されるほど、それぞれの電気的接続部９２の幅は狭くなる。
本実施の形態に係る半導体装置の製造方法は、間隔をあけて一列に配置された複数のバンプを有する半導体チップを用意することを含む。バンプは、それぞれのバンプの幅が一定となるように形成されていてもよい。そして、本実施の形態に係る半導体装置の製造方法は、配線基板に該半導体チップを搭載して、電気的接続部９２とバンプとを対向させて電気的に接続することを含む。
先に述べたように、本実施の形態では、電気的接続部９２は、基準電気的接続部９４から離れて配置されるほど、幅が狭くなる。そのため、電気的接続部９２を、バンプの内側に配置することが容易となる。また、電気的接続部９２が、目的のバンプ以外のバンプと接触することを防止することができる。このことから、信頼性の高い半導体装置を製造することができる。
最後に、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図１５にノート型パーソナルコンピュータ２０００を、図１６に携帯電話３０００を、それぞれ示す。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
１０ 配線基板、 ２０ 配線パターン、 ２２ 電気的接続部、 ２４ 基準電気的接続部、 ３０ 半導体チップ、 ４０ バンプ、 ４２ 基準バンプ
Claims (24)
- 間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は広くなる半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなる半導体装置の製造方法。 - 間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる半導体装置の製造方法。 - 間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は広くなる半導体装置の製造方法。 - 請求項４記載の半導体装置の製造方法において、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる半導体装置の製造方法。 - 間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板に、間隔をあけて一列に配置された複数のバンプを有する半導体チップを搭載して、前記電気的接続部と前記バンプとを対向させて電気的に接続することを含み、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなる半導体装置の製造方法。 - 請求項２又は請求項５記載の半導体装置の製造方法において、
前記半導体チップを、前記基準バンプと前記基準電気的接続部とがオーバーラップするように搭載する半導体装置の製造方法。 - 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記バンプは、隣り合う２つの前記バンプのピッチが一定となるように配置されてなる半導体装置の製造方法。 - 請求項１から請求項８のいずれかに記載の半導体装置の製造方法において、
前記電気的接続部は、隣り合う２つの前記電気的接続部のピッチが一定となるように配置されてなる半導体装置の製造方法。 - 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記バンプは、隣り合う２つの前記バンプの間の距離が一定となるように配置されてなる半導体装置の製造方法。 - 請求項１から請求項７のいずれかに記載の半導体装置の製造方法において、
前記電気的接続部は、隣り合う２つの前記電気的接続部の間の距離が一定となるように配置されてなる半導体装置の製造方法。 - 間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は広くなる半導体装置。 - 請求項１２記載の半導体装置において、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなる半導体装置。 - 間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる半導体装置。 - 間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は広くなる半導体装置。 - 請求項１５記載の半導体装置において、
前記バンプは基準バンプを含み、
前記基準バンプから離れて配置されるほど、それぞれの前記バンプの幅は狭くなる半導体装置。 - 間隔をあけて一列に配置された複数の電気的接続部を含む配線パターンを有する配線基板と、
前記配線基板に搭載された、間隔をあけて一列に配置された複数のバンプを有する半導体チップと、
を含み、
前記電気的接続部と前記バンプとは、対向して電気的に接続されてなり、
前記電気的接続部は基準電気的接続部を含み、
前記基準電気的接続部から離れて配置されるほど、それぞれの前記電気的接続部の幅は狭くなる半導体装置。 - 請求項１３又は請求項１６記載の半導体装置において、
前記半導体チップは、前記基準バンプと前記基準電気的接続部とがオーバーラップするように搭載されてなる半導体装置。 - 請求項１２から請求項１８のいずれかに記載の半導体装置において、
前記バンプは、隣り合う２つの前記バンプのピッチが一定となるように配置されてなる半導体装置。 - 請求項１２から請求項１９のいずれかに記載の半導体装置において、
前記電気的接続部は、隣り合う２つの前記電気的接続部のピッチが一定となるように配置されてなる半導体装置。 - 請求項１２から請求項１８のいずれかに記載の半導体装置において、
前記バンプは、隣り合う２つの前記バンプの間の距離が一定となるように配置されてなる半導体装置。 - 請求項１２から請求項１８のいずれかに記載の半導体装置において、
前記電気的接続部は、隣り合う２つの前記電気的接続部の間の距離が一定となるように配置されてなる半導体装置。 - 請求項１２から請求項２２のいずれかに記載の半導体装置が実装された回路基板。
- 請求項１２から請求項２２のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003309943A JP4123371B2 (ja) | 2003-09-02 | 2003-09-02 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003309943A JP4123371B2 (ja) | 2003-09-02 | 2003-09-02 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005079435A true JP2005079435A (ja) | 2005-03-24 |
| JP4123371B2 JP4123371B2 (ja) | 2008-07-23 |
Family
ID=34411956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003309943A Expired - Fee Related JP4123371B2 (ja) | 2003-09-02 | 2003-09-02 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4123371B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190238A (ja) * | 1989-12-20 | 1991-08-20 | Matsushita Electric Ind Co Ltd | 半導体チップおよびそれを用いた実装構造体 |
| JP2003218492A (ja) * | 2002-01-28 | 2003-07-31 | Mitsubishi Electric Corp | 端子接続構造及びマトリクス型平面ディスプレイ装置 |
-
2003
- 2003-09-02 JP JP2003309943A patent/JP4123371B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190238A (ja) * | 1989-12-20 | 1991-08-20 | Matsushita Electric Ind Co Ltd | 半導体チップおよびそれを用いた実装構造体 |
| JP2003218492A (ja) * | 2002-01-28 | 2003-07-31 | Mitsubishi Electric Corp | 端子接続構造及びマトリクス型平面ディスプレイ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4123371B2 (ja) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007305881A (ja) | テープキャリアおよび半導体装置並びに半導体モジュール装置 | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| US7626263B2 (en) | Semiconductor device and package including the same | |
| US7183660B2 (en) | Tape circuit substrate and semicondutor chip package using the same | |
| JP5184115B2 (ja) | 配線回路基板およびその製造方法 | |
| JP4283292B2 (ja) | 半導体装置用テープキャリア、および半導体装置の製造方法 | |
| KR101477818B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
| JP2006073925A (ja) | 半導体装置 | |
| JP3736639B2 (ja) | 半導体装置及び電子デバイス並びにそれらの製造方法 | |
| JP4123371B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3654113B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20230044345A1 (en) | Layout structure of flexible circuit board | |
| JP2003289087A (ja) | 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 | |
| US7122909B2 (en) | Wiring board, stacked wiring board and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP3685196B2 (ja) | 配線基板、半導体装置及びその製造方法並びに電子機器 | |
| JP2005191079A (ja) | 半導体チップ及び半導体装置並びに半導体装置の製造方法 | |
| JP3707487B2 (ja) | 半導体装置及び電子デバイス並びにそれらの製造方法 | |
| JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
| JP2005101171A (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 | |
| JP2007036283A (ja) | 半導体装置 | |
| JP2004228353A (ja) | 配線基板及びその製造方法、積層配線基板、半導体装置、回路基板並びに電子機器 | |
| JP2007073862A (ja) | 半導体装置および回路基板 | |
| JP2006108353A (ja) | 半導体装置及びその製造方法 | |
| JP2003324130A (ja) | 半導体装置およびその製造方法並びに半導体素子搭載用配線基板 | |
| JP2006196528A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080409 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |