JPS60189958A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60189958A
JPS60189958A JP59046147A JP4614784A JPS60189958A JP S60189958 A JPS60189958 A JP S60189958A JP 59046147 A JP59046147 A JP 59046147A JP 4614784 A JP4614784 A JP 4614784A JP S60189958 A JPS60189958 A JP S60189958A
Authority
JP
Japan
Prior art keywords
pellets
pellet
pellet mounting
land sections
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59046147A
Other languages
English (en)
Inventor
Kazunori Narita
成田　万紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP59046147A priority Critical patent/JPS60189958A/ja
Publication of JPS60189958A publication Critical patent/JPS60189958A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 本発明はＩＣやＬＳＩ等の樹脂封止型半導体装置に関す
るものである。
口、従来技術 一般にＩＣＪＰＬＳＩ等の樹脂型半導体装置は、第１図
に示すように直方体状に樹脂モールド成形された外装樹
脂材（１）の両側面より複数本のリード（２）　（２’
）−を導出して同一方向に略９０”折曲したデュアルイ
ンライン形状のものが多く、この種半導体装置は安価な
割に信頼性が高いため、広範囲に亘って使用されている
。
上記半導体装置、例えばモノリシックＬＳＩの内部構造
についてその具体例を第２図及び第３図に示し説明する
。同図に示すようにＦｅｚ　Ｎｉ等の金属表面に銀メッ
キ処理を施したベースリボン（３）の略中央に幅広のア
イランド部（４）を形成し、該アイランド部（４）上に
半導体ペレット（５）（以下単にベレットと称す）をＡ
ｇペースト或いは半田を介して載置固定する。上記ベレ
ット（５）の表面にＡＩ蒸着等により形成された電極を
外部に引出すリード（２）は先端部（２ａ）が上記アイ
ランド部（４）上のベレット（５）を囲繞するようにベ
ースリボン（３）の両側に等間隔をおいて配置され且つ
、同一方向に略９０°折曲されている。尚、このリード
（２）は上記ベースリボン（３）と同一材料からなる。
そしてベレット（５）の表面に形成した電極と上記リー
ド（２）の先端部（２ａ）とを例えばＡｕ製の金属細線
（６）（６）、−にて電気的に接続する。この状態で図
示鎖線で示すように外装樹脂材（１）を直方体状に樹脂
モールド成形して第１図に示す半導体装置を得る。
ところで上記モノリシックＬＳＩにおける内部構造では
必然的にベースリボン（３）のアイランド部（４）に載
置されるペレット（５）は１個に限定されるため、この
ＬＳＩの機能は上記ペレット（５）に含まれる単一機能
に制限される。近年、自動車や航空機等に装備される機
器類は積極的にＩＣ化されつつあり、それら機器類を完
全自動化するため、多機能のＬＳＩの開発が要望されて
いる。上記モノリシックＬＳＩを利用して多機能を持た
せるためには異なる機能のモリシックＬＳＩを複数個基
板上に配置し、各モノリシックＬＳＩを電気的に接続し
なければならず、装置の大型化を免れ得ないと共に１つ
の部品として上記機器類に搭載することが不可能であっ
た。また蒸気モノリシックＬＳＩはシグナルデバイスの
ため、実際上の回路構成では該モノリシックＬＳＩの外
部回路としてパワーデバイスを設けなければ鳴らないと
いう問題点があった。更に上述したように自動車や航空
機等に装備されるｍ器類にモノリシックＬＳＩを使用す
る場合、高周波による回路への悪影響の防止や耐熱性を
考慮しなければならないという問題点があった。
ハ０発明の目的 本発明は上記問題点に鑑み提案されたもので、絶縁基板
上に載置された複数のペレットからなる多機能を有する
半導体装置を提供することを目的とする。
二１発明の構成 本発明はベースリボンの略中夫に設けられたアイランド
状の絶縁基板に複数のペレットマウント用及び配線用の
ランド部を形成し、各ペレットマウント用のランド部に
異なる機能を有する複数の半導体ペレットを夫々載置す
ると共に、このペレットマウント用のランド部上の半導
体ペレット、該半導体ペレットの複数の電極引出しリー
ド及び上記配線用のランド部の３者を金属細線にて電気
的に接続して絶縁モールドしたものである。
ホ、実施例 以下に本発明に係る半導体装置の一実施例、即ちマルチ
ファンクションＬＳＩの内部構造を第４図及至第６図に
示し説明する。同図に於いて、（７）はＦｅ、Ｎｉ等の
金属表面に銀メッキ処理を施したベースリボン、（８）
は該ベースリボン（７）の対向する端部に溶着して該端
部間に架設した絶縁基板で、この絶縁基板（８）は後述
するように第２図に示すモノリシックＬＳＩのアイラン
ド部（４）よりも拡大され、複数のペレット等が載置さ
れ得る程度の大面積を有する。一方この絶縁基板（８）
は第６図に示す構造で、即ち上記絶縁基板（８）の機械
的強度を保持するため比較的肉厚状にしたエポキシ層（
９）の上面に絶縁材料からなる比較的肉薄状のトリアジ
ン層（１０）を積層形成する。このトリアジン層（１０
）の上面に所定のパターンでペレットマウント用及び配
線用のランド部（８ａ）（８ｂ）　−を形成する。この
各ランＩ′部（８ａ）　（８ｂ）は３Ｎ構造からなり、
最下層（１１）は導電材料、例えばＣｕ製で、最上Ｍ　
（１２）は金属細線に対する付着製が良く、且つ、表面
保護のため耐蝕性の良好な金属、例えばＡｕ製のもので
、これらＣｕとＡｕの付着製が悪いため、上記最下層（
１１）と最上層（１２）間にＮｉＨの中間層（１３）を
介在させている。上記ペレットマウント用の各ランド部
（８ａ）・−に異なる機能を有する複数のペレット（１
４）　（１４）−をへｇペースト或いは半田を介して載
置固定する。この異なる機能を有する複数のペレットは
、前記モノリシックＬＳＩの他に、例えばパワーＩＣ，
）ランジスタ、ダイオード等の半導体素子や抵抗アレイ
、コンデンサアレイ等の受動素子から構成される。（１
５）（１５）〜は先端部（１５ａ　）　（１５ａ　）・
−が上記絶縁基板（８）を囲繞するように該絶縁基板（
８）の両側に等間隔配置した複数の電極引出しリード（
以下リードと称す）で、この各リード（１５）（１５）
は同一方向に略９０°折曲されている。尚、上記リード
（１５）はベースリボン（７）と同一材料からなる。（
１６）　（１６）−は熱圧着や超音波により上記配線用
の各ランド部（８ｂ）　（８ｂ）−・−とリード（１５
）　（１５）、−・−の先端部（１５ａ）（１５ａ）・
・−１或いは、ペレット（１４）　（１４）の各電極と
上記配線用のランド部（８ｂ）　（８ｂ）−及びリード
（１５）　（１５）・・・−の先端部（１５ａ　）（１
５ａ　）を電気的に接続するＡｕ製の金属細線、（１７
）は図示鎖線で示すように直方体状にモールド成形する
絶縁材、例えば外装樹脂材である。
上記半導体装置、即ちマルチファクションＬＳＩは１つ
のパッケージ内に異なる機能を有するペレ・ノドを複数
個収納しているため、１つのマルチファクションＬＳＩ
で複雑な回路機能を有し、このマルチファクションＬＳ
Ｉを自動車や航空機等に装備される機械類に利用すれば
、その機械類の完全自動化が容易に実現され得る。
尚、上記実施例では前述した構造の絶縁基板（８）をベ
ースリボン（７）の端部に溶着して位置決めする構造を
説明したが、本発明はこれに限定されることなく、例え
ば第７図に示すように第２図装置におけるベースリボン
（３）のアイランド部（４）を拡大して前記絶縁基板（
８）と同一形状、同一面積のアイランド部（４゛）をベ
ースリボン（７′）の略中夫に形成する。このアイラン
ド部（４′）上に上記絶縁基板（８）を貼着するような
構造のものでよい。しかし、この場合上記アイランド部
（４′）がＦｅ、Ｎｉ等の金属製であるため、絶縁基板
（８）の絶縁性を充分に確保する意味で絶縁基板（８）
のエポキシＮ（９）とトリアジン層（１０）の全厚を充
分に厚くしなけばならない。
へ８発明の効果 本発明によれば、１つのパンケージ内で複合機能を有す
る半導体装置が容易に実現され、自動車や航空機等に装
備される機械類に上記半導体装置を１つの部品として搭
載することが可能となり、またモノリシックＬＳＩ等の
ように外部回路を必要としないのでコンパクト化が図れ
る。更に半導体装置内に設けた絶縁基板は充分な絶縁性
、耐熱性を確保しているため、該絶縁基板上の構成回路
に対する高周波や熱等による悪影響を未然に防止するこ
とができ、動作が安定して信頼性も大幅に向上する。
【図面の簡単な説明】
第１図は一般的な樹脂封止型半導体装置を示す斜視図、
第２図は従来の半導体装置の具体例を示す斜視図、第３
図は第２図の平面図、第４図は本発明に係る半導体装置
の一実施例を示す斜視図、第５図は第４図の平面図、第
６図は第４図の要部拡大斜視図、第７図は他の実施例を
示す組立斜視図である。 （７）・−ベースリボン、（８）　−絶縁基板、（８ａ
）−一・ペレットマウント用のランド部、（８ｂ）−配
線用のランド部、（１４）半導体ペレット、（１５）−
電極引出しリード、（１６）　−・金属細線。 特許出願人　関西日本電気株式会社 代理人　江　原　省　吾 〃　江　原　秀 第１図 ！ 第　８　図

Claims (1)

    【特許請求の範囲】
  1. （１３ベースリボンの略中央に設けられたアイランド状
    の絶縁基板上に複数のペレットマウント用及び配線用の
    ランド部を形成し各ベレットマウント用のランド部に異
    なる機能を有する複数の半導体ベレットを夫々載置した
    ことを特徴とする半導体装置。
JP59046147A 1984-03-09 1984-03-09 半導体装置 Pending JPS60189958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59046147A JPS60189958A (ja) 1984-03-09 1984-03-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59046147A JPS60189958A (ja) 1984-03-09 1984-03-09 半導体装置

Publications (1)

Publication Number Publication Date
JPS60189958A true JPS60189958A (ja) 1985-09-27

Family

ID=12738854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59046147A Pending JPS60189958A (ja) 1984-03-09 1984-03-09 半導体装置

Country Status (1)

Country Link
JP (1) JPS60189958A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292653U (ja) * 1985-11-29 1987-06-13
US5083189A (en) * 1987-03-31 1992-01-21 Kabushiki Kaisha Toshiba Resin-sealed type IC device
US5198883A (en) * 1988-08-06 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor device having an improved lead arrangement and method for manufacturing the same
EP1085573B1 (en) * 1999-09-20 2007-12-05 Sharp Kabushiki Kaisha Method of decreasing the mutual inductance between bond wires in a high frequency amplifying circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929052B2 (ja) * 1975-02-25 1984-07-18 ワコウジユンヤクコウギヨウ カブシキガイシヤ トリケトン水加物の製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929052B2 (ja) * 1975-02-25 1984-07-18 ワコウジユンヤクコウギヨウ カブシキガイシヤ トリケトン水加物の製法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292653U (ja) * 1985-11-29 1987-06-13
US5083189A (en) * 1987-03-31 1992-01-21 Kabushiki Kaisha Toshiba Resin-sealed type IC device
US5198883A (en) * 1988-08-06 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor device having an improved lead arrangement and method for manufacturing the same
EP1085573B1 (en) * 1999-09-20 2007-12-05 Sharp Kabushiki Kaisha Method of decreasing the mutual inductance between bond wires in a high frequency amplifying circuit

Similar Documents

Publication Publication Date Title
US6900548B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US5293067A (en) Integrated circuit chip carrier
US6803254B2 (en) Wire bonding method for a semiconductor package
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US7129571B2 (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6383840B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6403895B1 (en) Wiring substance and semiconductor
JP2000138317A (ja) 半導体装置及びその製造方法
US7176058B2 (en) Chip scale package and method of fabricating the same
US8338965B2 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
US20020063331A1 (en) Film carrier semiconductor device
US20040262039A1 (en) Bond finger on via substrate, process of making same, package made thereby, and method of assembling same
JPS60189958A (ja) 半導体装置
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPS61287254A (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP3053013B2 (ja) 半導体集積回路装置
JPH0735389Y2 (ja) 半導体装置
JP2002270643A (ja) 半導体チップ及び半導体装置
JPH11204565A (ja) 半導体装置
KR100417854B1 (ko) 칩크기 패키지 구조 및 그 제조방법
JP3088391B2 (ja) 半導体装置
JPH11121642A (ja) 半導体装置およびその製造方法