JPH1140709A - 半導体実装構造およびその製造方法 - Google Patents
半導体実装構造およびその製造方法Info
- Publication number
- JPH1140709A JPH1140709A JP19440497A JP19440497A JPH1140709A JP H1140709 A JPH1140709 A JP H1140709A JP 19440497 A JP19440497 A JP 19440497A JP 19440497 A JP19440497 A JP 19440497A JP H1140709 A JPH1140709 A JP H1140709A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- semiconductor
- semiconductor bare
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
(57)【要約】
【課題】 半導体ベアチップ回路の誤動作が起こりにく
い構造で、雑音の外部放射の遮断特性の優れた、半導体
ベアチップ裏面での雑音の放射と混入とが起こりにくい
構造で、静電気に弱い構造のトランジスタでも静電破壊
が起こりにくい半導体実装構造を提供する。 【解決手段】 半導体ベアチップ１の側面に、絶縁性樹
脂８がを塗布されている。基板６の上で半導体ベアチッ
プ１に対向しない部分に制御用電極５が設けられてい
る。半導体ベアチップ１の周囲および制御用電極５の上
面を覆うように、導電性樹脂７が塗布されている。
い構造で、雑音の外部放射の遮断特性の優れた、半導体
ベアチップ裏面での雑音の放射と混入とが起こりにくい
構造で、静電気に弱い構造のトランジスタでも静電破壊
が起こりにくい半導体実装構造を提供する。 【解決手段】 半導体ベアチップ１の側面に、絶縁性樹
脂８がを塗布されている。基板６の上で半導体ベアチッ
プ１に対向しない部分に制御用電極５が設けられてい
る。半導体ベアチップ１の周囲および制御用電極５の上
面を覆うように、導電性樹脂７が塗布されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体実装方法に
関し、特に半導体ベアチップのフリップチップ実装構造
に関する。
関し、特に半導体ベアチップのフリップチップ実装構造
に関する。
【０００２】
【従来の技術】従来の半導体ベアチップのフリップチッ
プ実装構造においては、図２に示すように、半導体ベア
チップ１は、その電極面を基板６側に向けて配置され、
半導体ベアチップの電極２は、バンプ３を介して基板回
路パターン４と接続されている。半導体ベアチップ１と
基板６との間は樹脂９で封止されている。
プ実装構造においては、図２に示すように、半導体ベア
チップ１は、その電極面を基板６側に向けて配置され、
半導体ベアチップの電極２は、バンプ３を介して基板回
路パターン４と接続されている。半導体ベアチップ１と
基板６との間は樹脂９で封止されている。
【０００３】
【発明が解決しようとする課題】上述した半導体ベアチ
ップのフリップチップ実装においては、半導体ベアチッ
プ１の裏面（図２においては上面、すなわち基板６に対
向していない面）が電気的にシールドされていないた
め、外部から雑音が混入しやすい。また、半導体チップ
自身が発生する雑音も外部に放射される。
ップのフリップチップ実装においては、半導体ベアチッ
プ１の裏面（図２においては上面、すなわち基板６に対
向していない面）が電気的にシールドされていないた
め、外部から雑音が混入しやすい。また、半導体チップ
自身が発生する雑音も外部に放射される。
【０００４】雑音が半導体ベアチップ回路に混入した場
合には、半導体ベアチップ回路内の信号、電極、接地の
各電位は雑音レベルを足し合わせた電位に変動する。こ
のため、半導体ベアチップ回路の誤動作が発生する。半
導体ベアチップ回路内で誤動作とならない場合でも、半
導体ベアチップ回路と基板回路との信号の受け渡しで正
しく認識されないことがある。
合には、半導体ベアチップ回路内の信号、電極、接地の
各電位は雑音レベルを足し合わせた電位に変動する。こ
のため、半導体ベアチップ回路の誤動作が発生する。半
導体ベアチップ回路内で誤動作とならない場合でも、半
導体ベアチップ回路と基板回路との信号の受け渡しで正
しく認識されないことがある。
【０００５】外部への雑音放射の場合は、前述した雑音
が半導体ベアチップ回路に混入した場合と同様に、雑音
の周辺回路への影響が問題となる。半導体チップ回路の
雑音放射は、ＥＭＩ規格として製品出荷条件となってい
ることからも、雑音の外部放射を遮断する必要性があ
る。
が半導体ベアチップ回路に混入した場合と同様に、雑音
の周辺回路への影響が問題となる。半導体チップ回路の
雑音放射は、ＥＭＩ規格として製品出荷条件となってい
ることからも、雑音の外部放射を遮断する必要性があ
る。
【０００６】半導体ベアチップ回路内での信号の回り込
みの影響を避ける場合など、半導体ベアチップの回路と
裏面とが接続されていない場合は、半導体ベアチップの
裏面電位が不定になるため、半導体ベアチップ裏面での
雑音の放射と混入とを防ぐことができない。
みの影響を避ける場合など、半導体ベアチップの回路と
裏面とが接続されていない場合は、半導体ベアチップの
裏面電位が不定になるため、半導体ベアチップ裏面での
雑音の放射と混入とを防ぐことができない。
【０００７】また、半導体ベアチップの回路パターンの
インピーダンスは基準電位からの距離により変動するた
め、半導体ベアチップ裏面電位が不定であることは、回
路パターンのインピーダンスが不安定となり、半導体ベ
アチップの回路動作が不安定になる。
インピーダンスは基準電位からの距離により変動するた
め、半導体ベアチップ裏面電位が不定であることは、回
路パターンのインピーダンスが不安定となり、半導体ベ
アチップの回路動作が不安定になる。
【０００８】さらに、高周波動作でのバンプのＬ成分に
よるインピーダンスの上昇により、半導体ベアチップ回
路の電位が変動し回路動作が不安定になる。また、半導
体ベアチップ裏面電位が不安定であることから、半導体
ベアチップに帯電する可能性があり、ＭＯＳトランジス
タような静電気に弱い構造の場合には、静電破壊の問題
があった。
よるインピーダンスの上昇により、半導体ベアチップ回
路の電位が変動し回路動作が不安定になる。また、半導
体ベアチップ裏面電位が不安定であることから、半導体
ベアチップに帯電する可能性があり、ＭＯＳトランジス
タような静電気に弱い構造の場合には、静電破壊の問題
があった。
【０００９】したがって、本発明の第１の目的は、半導
体ベアチップ回路の誤動作が起こりにくい構造を有する
半導体実装構造を提供することである。
体ベアチップ回路の誤動作が起こりにくい構造を有する
半導体実装構造を提供することである。
【００１０】本発明の第２の目的は、雑音の外部放射の
遮断特性の優れた半導体実装構造を提供することであ
る。
遮断特性の優れた半導体実装構造を提供することであ
る。
【００１１】本発明の第３の目的は、半導体ベアチップ
裏面での雑音の放射と混入とが起こりにくい構造を有す
る半導体実装構造を提供することである。
裏面での雑音の放射と混入とが起こりにくい構造を有す
る半導体実装構造を提供することである。
【００１２】本発明の第４の目的は、静電気に弱い構造
のトランジスタでも静電破壊が起こりにくい半導体実装
構造を提供することである。
のトランジスタでも静電破壊が起こりにくい半導体実装
構造を提供することである。
【００１３】
【課題を解決するための手段】本発明による半導体実装
構造は、半導体ベアチップがその電極面を基板側に向け
て配置され、前記半導体ベアチップの電極がバンプを介
して前記基板上の回路パターンと接続され、前記半導体
ベアチップと前記基板との間が樹脂で固定されている構
造を有するフリップチップ実装構造において、導電性樹
脂が前記半導体ベアチップの周囲に塗布された構造を備
えることを特徴とする。
構造は、半導体ベアチップがその電極面を基板側に向け
て配置され、前記半導体ベアチップの電極がバンプを介
して前記基板上の回路パターンと接続され、前記半導体
ベアチップと前記基板との間が樹脂で固定されている構
造を有するフリップチップ実装構造において、導電性樹
脂が前記半導体ベアチップの周囲に塗布された構造を備
えることを特徴とする。
【００１４】本発明の第１の実施態様においては、前記
基板上の前記半導体ベアチップに対向しない位置に制御
用電極が設けられ、前記制御用電極上にも前記導電性樹
脂が塗布されている。
基板上の前記半導体ベアチップに対向しない位置に制御
用電極が設けられ、前記制御用電極上にも前記導電性樹
脂が塗布されている。
【００１５】本発明の第２の実施態様においては、前記
導電性樹脂が、エポキシ系樹脂にフィラーとして銀材を
添加したものである。
導電性樹脂が、エポキシ系樹脂にフィラーとして銀材を
添加したものである。
【００１６】本発明の第３の実施態様においては、前記
半導体ベアチップの側面に絶縁性樹脂が塗布されてい
る。
半導体ベアチップの側面に絶縁性樹脂が塗布されてい
る。
【００１７】本発明の第４の実施態様においては、前記
制御用電極により、前記半導体ベアチップの電位を制御
する。
制御用電極により、前記半導体ベアチップの電位を制御
する。
【００１８】本発明による半導体実装構造の製造方法
は、半導体ベアチップがその電極面を基板側に向けて配
置され、前記半導体ベアチップの電極がバンプを介して
前記基板上の回路パターンと接続され、前記半導体ベア
チップと前記基板との間が樹脂で固定されている構造を
有するフリップチップ実装構造を得る工程と、前記半導
体ベアチップの周囲を導電性樹脂で塗布する工程とを有
することを特徴とする。
は、半導体ベアチップがその電極面を基板側に向けて配
置され、前記半導体ベアチップの電極がバンプを介して
前記基板上の回路パターンと接続され、前記半導体ベア
チップと前記基板との間が樹脂で固定されている構造を
有するフリップチップ実装構造を得る工程と、前記半導
体ベアチップの周囲を導電性樹脂で塗布する工程とを有
することを特徴とする。
【００１９】本発明による製造方法の第１の実施態様に
おいては、前記基板上の前記半導体ベアチップに対向し
ない位置に制御用電極を設ける工程をさらに有する。
おいては、前記基板上の前記半導体ベアチップに対向し
ない位置に制御用電極を設ける工程をさらに有する。
【００２０】本発明による製造方法の第２の実施態様に
おいては、前記導電性樹脂塗布工程で前記制御用電極も
前記導電性樹脂で塗布する。
おいては、前記導電性樹脂塗布工程で前記制御用電極も
前記導電性樹脂で塗布する。
【００２１】
【発明の実施の形態】図１を参照すると、本発明の実施
例による半導体実装構造も基本的構造は、図２に示した
従来のフリップチップ構造と同じである。すなわち、半
導体ベアチップ１は、その電極面を基板６側に向けて配
置され、半導体ベアチップの電極２は、バンプ３を介し
て基板回路パターン４と接続されている。半導体ベアチ
ップ１と基板６との間は樹脂９で封止されている。
例による半導体実装構造も基本的構造は、図２に示した
従来のフリップチップ構造と同じである。すなわち、半
導体ベアチップ１は、その電極面を基板６側に向けて配
置され、半導体ベアチップの電極２は、バンプ３を介し
て基板回路パターン４と接続されている。半導体ベアチ
ップ１と基板６との間は樹脂９で封止されている。
【００２２】さらに、本発明の実施例による半導体実装
構造では、基本的フリップチップ構造を製造した後で、
半導体ベアチップの側面に、絶縁性樹脂（例えば、エポ
キシ系樹脂）８を塗布する。この絶縁性樹脂８は、半導
体ベアチップ１の端面を保護するための塗布されるの
で、その厚さは２０μｍ程度あれば十分である。
構造では、基本的フリップチップ構造を製造した後で、
半導体ベアチップの側面に、絶縁性樹脂（例えば、エポ
キシ系樹脂）８を塗布する。この絶縁性樹脂８は、半導
体ベアチップ１の端面を保護するための塗布されるの
で、その厚さは２０μｍ程度あれば十分である。
【００２３】次に、基板６の上で半導体ベアチップ１に
対向しない部分に制御用電極５を設ける。その後で、半
導体ベアチップ１の周囲および制御用電極５の上面を覆
うように、導電性樹脂（例えば、エポキシ系樹脂にフィ
ラーとして銀材を添加したもの）７を塗布する。導電性
樹脂の塗布厚さは、半導体ベアチップ１の上面および制
御用電極上面で２００μｍ程度あればよい。なお、制御
用電極５は、絶縁性樹脂８の塗布前に設けてもよい。
対向しない部分に制御用電極５を設ける。その後で、半
導体ベアチップ１の周囲および制御用電極５の上面を覆
うように、導電性樹脂（例えば、エポキシ系樹脂にフィ
ラーとして銀材を添加したもの）７を塗布する。導電性
樹脂の塗布厚さは、半導体ベアチップ１の上面および制
御用電極上面で２００μｍ程度あればよい。なお、制御
用電極５は、絶縁性樹脂８の塗布前に設けてもよい。
【００２４】これにより、半導体ベアチップ１の裏面
（図２においては上面、すなわち基板６に対向していな
い面）と制御用電極５とが電気的に接続された構造とな
る。このため、半導体ベアチップ１の電位は、導電性樹
脂７と電気的に接続している制御用電極５の電位により
決定される。
（図２においては上面、すなわち基板６に対向していな
い面）と制御用電極５とが電気的に接続された構造とな
る。このため、半導体ベアチップ１の電位は、導電性樹
脂７と電気的に接続している制御用電極５の電位により
決定される。
【００２５】
【発明の効果】上述したように、本発明による半導体実
装構造においては、半導体ベアチップの裏面を導電性樹
脂を介して制御電極と電気的に接続することにより、制
御電極により半導体ベアチップの裏面の電位を任意に設
定することが可能となる。したがって、その電位を半導
体回路内の最下位電位に設定することで、半導体回路パ
ターンと最下位電位の距離を固定し、半導体回路パター
ンのインピーダンス変動を安定させ、回路動作を安定さ
せることができる。
装構造においては、半導体ベアチップの裏面を導電性樹
脂を介して制御電極と電気的に接続することにより、制
御電極により半導体ベアチップの裏面の電位を任意に設
定することが可能となる。したがって、その電位を半導
体回路内の最下位電位に設定することで、半導体回路パ
ターンと最下位電位の距離を固定し、半導体回路パター
ンのインピーダンス変動を安定させ、回路動作を安定さ
せることができる。
【００２６】また、導電性樹脂を半導体ベアチップの周
囲に塗布することにより、導体で半導体ベアチップを囲
むことになり、半導体チップ周囲の導体を最下位電位に
固定できる。これにより、半導体ベアチップ周囲の導体
は周囲からの雑音に対して吸収と反射を行い半導体ベア
チップをシールドすることができる。
囲に塗布することにより、導体で半導体ベアチップを囲
むことになり、半導体チップ周囲の導体を最下位電位に
固定できる。これにより、半導体ベアチップ周囲の導体
は周囲からの雑音に対して吸収と反射を行い半導体ベア
チップをシールドすることができる。
【００２７】さらに、半導体ベアチップ自身が発生する
雑音に対しても同様の効果から、周囲回路への雑音放射
を防ぐことができる。
雑音に対しても同様の効果から、周囲回路への雑音放射
を防ぐことができる。
【００２８】さらにまた、バンプ以外に基板上の電極
（制御用電極）と電気的接続することで、半導体ベアチ
ップと基板回路間のインピーダンスを下げ回路動作が安
定する。また、半導体ベアチップの裏面と基板回路パタ
ーンとは電気的に接続しているため、半導体ベアチップ
の帯電を防ぎ静電破壊を防止することができる。
（制御用電極）と電気的接続することで、半導体ベアチ
ップと基板回路間のインピーダンスを下げ回路動作が安
定する。また、半導体ベアチップの裏面と基板回路パタ
ーンとは電気的に接続しているため、半導体ベアチップ
の帯電を防ぎ静電破壊を防止することができる。
【図１】本発明の実施例による半導体実装構造の断面図
である。
である。
【図２】従来の半導体実装構造を有する半導体装置の断
面図である。
面図である。
１ 半導体ベアチップ ２ 半導体ベアチップ電極 ３ バンプ ４ 基板回路パターン ５ 半導体ベアチップ裏面電位制御用電極 ６ 基板 ７ 導電性樹脂 ８ 半導体ベアチップ端面保護用絶縁樹脂 ９ 半導体ベアチップ用固定樹脂
Claims (8)
- 【請求項１】 半導体ベアチップがその電極面を基板側
に向けて配置され、前記半導体ベアチップの電極がバン
プを介して前記基板上の回路パターンと接続され、前記
半導体ベアチップと前記基板との間が樹脂で固定されて
いる構造を有するフリップチップ実装構造において、 導電性樹脂が前記半導体ベアチップの周囲に塗布された
構造を備えることを特徴とする半導体実装構造。 - 【請求項２】 前記基板上の前記半導体ベアチップに対
向しない位置に制御用電極が設けられ、前記制御用電極
上にも前記導電性樹脂が塗布されていることを特徴とす
る請求項１記載の半導体実装構造。 - 【請求項３】 前記導電性樹脂が、エポキシ系樹脂にフ
ィラーとして銀材を添加したものであることを特徴とす
る請求項１または２記載の半導体実装構造。 - 【請求項４】 前記半導体ベアチップの側面に絶縁性樹
脂が塗布されていることを特徴とする請求項１、２また
は３記載の半導体実装構造。 - 【請求項５】 前記制御用電極により、前記半導体ベア
チップの電位を制御することを特徴とする請求項１記載
の半導体実装構造。 - 【請求項６】 半導体ベアチップがその電極面を基板側
に向けて配置され、前記半導体ベアチップの電極がバン
プを介して前記基板上の回路パターンと接続され、前記
半導体ベアチップと前記基板との間が樹脂で固定されて
いる構造を有するフリップチップ実装構造を得る工程
と、 前記半導体ベアチップの周囲を導電性樹脂で塗布する工
程とを有することを特徴とする半導体実装構造の製造方
法。 - 【請求項７】 前記基板上の前記半導体ベアチップに対
向しない位置に制御用電極を設ける工程をさらに有する
ことを特徴とする請求項６記載の半導体実装構造の製造
方法。 - 【請求項８】 前記導電性樹脂塗布工程で前記制御用電
極も前記導電性樹脂で塗布することを特徴とする請求項
７記載の半導体実装構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19440497A JPH1140709A (ja) | 1997-07-18 | 1997-07-18 | 半導体実装構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19440497A JPH1140709A (ja) | 1997-07-18 | 1997-07-18 | 半導体実装構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140709A true JPH1140709A (ja) | 1999-02-12 |
Family
ID=16324047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19440497A Withdrawn JPH1140709A (ja) | 1997-07-18 | 1997-07-18 | 半導体実装構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140709A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003273571A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 素子間干渉電波シールド型高周波モジュール |
| US6713878B2 (en) * | 2001-05-30 | 2004-03-30 | Stmicroelectronics | Electronic element with a shielding |
| JP2007067407A (ja) * | 2005-08-30 | 2007-03-15 | Samsung Electro-Mechanics Co Ltd | 後面接地型フリップチップ半導体パッケージ |
| JPWO2006046713A1 (ja) * | 2004-10-28 | 2008-05-22 | 京セラ株式会社 | 電子部品モジュール及び無線通信機器 |
| WO2012053321A1 (ja) * | 2010-10-21 | 2012-04-26 | 日本電気株式会社 | 高周波モジュール及びその製造方法 |
| KR20200028026A (ko) * | 2017-08-03 | 2020-03-13 | 제네럴 일렉트릭 컴퍼니 | 통합 전자기 간섭 쉴드를 포함하는 전자 패키지 및 그 제작 방법 |
-
1997
- 1997-07-18 JP JP19440497A patent/JPH1140709A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713878B2 (en) * | 2001-05-30 | 2004-03-30 | Stmicroelectronics | Electronic element with a shielding |
| JP2003273571A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 素子間干渉電波シールド型高周波モジュール |
| JPWO2006046713A1 (ja) * | 2004-10-28 | 2008-05-22 | 京セラ株式会社 | 電子部品モジュール及び無線通信機器 |
| US7701728B2 (en) | 2004-10-28 | 2010-04-20 | Kyocera Corporation | Electronic component module and radio comunications equipment |
| JP2007067407A (ja) * | 2005-08-30 | 2007-03-15 | Samsung Electro-Mechanics Co Ltd | 後面接地型フリップチップ半導体パッケージ |
| WO2012053321A1 (ja) * | 2010-10-21 | 2012-04-26 | 日本電気株式会社 | 高周波モジュール及びその製造方法 |
| KR20200028026A (ko) * | 2017-08-03 | 2020-03-13 | 제네럴 일렉트릭 컴퍼니 | 통합 전자기 간섭 쉴드를 포함하는 전자 패키지 및 그 제작 방법 |
| JP2020529735A (ja) * | 2017-08-03 | 2020-10-08 | ゼネラル・エレクトリック・カンパニイ | 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| KR100404159B1 (ko) | 반도체장치 | |
| US5668406A (en) | Semiconductor device having shielding structure made of electrically conductive paste | |
| TWI336510B (ja) | ||
| US6011299A (en) | Apparatus to minimize integrated circuit heatsink E.M.I. radiation | |
| JPH06209054A (ja) | 半導体装置 | |
| JP2002524858A (ja) | 電磁干渉シールド装置及び方法 | |
| KR101046250B1 (ko) | 반도체 패키지의 전자파 차폐장치 | |
| JPH10214923A (ja) | チップ・オン・ボード遮蔽構造およびその製造方法 | |
| JP2002368157A (ja) | モノリシック・マイクロ波集積回路パッケージ | |
| US20220189838A1 (en) | Electronic component module and method for manufacturing electronic component module | |
| JPS6094744A (ja) | 混成集積回路装置 | |
| US6781223B2 (en) | Semiconductor device having a signal lead exposed on the undersurface of a sealing resin with an air gap between the signal lead and a mounting substrate | |
| JP2005268793A (ja) | 電磁障害減衰システム及び方法 | |
| JPH1140709A (ja) | 半導体実装構造およびその製造方法 | |
| JP2689467B2 (ja) | 半導体集積回路装置のパッケージ | |
| JP2758115B2 (ja) | 半導体装置 | |
| US9281243B2 (en) | Chip scale package structure and manufacturing method thereof | |
| KR101741648B1 (ko) | 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법 | |
| JP2001044305A (ja) | 半導体装置 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPS59155154A (ja) | 半導体装置 | |
| JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| JPS607741A (ja) | 混成集積回路装置 | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |