WO2012053321A1 - 高周波モジュール及びその製造方法 - Google Patents

高周波モジュール及びその製造方法 Download PDF

Info

Publication number
WO2012053321A1
WO2012053321A1 PCT/JP2011/071936 JP2011071936W WO2012053321A1 WO 2012053321 A1 WO2012053321 A1 WO 2012053321A1 JP 2011071936 W JP2011071936 W JP 2011071936W WO 2012053321 A1 WO2012053321 A1 WO 2012053321A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
substrate
conductive resin
frequency module
electrode
Prior art date
Application number
PCT/JP2011/071936
Other languages
English (en)
French (fr)
Inventor
明 大内
渋谷 明信
明 宮田
亮 宮嵜
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Publication of WO2012053321A1 publication Critical patent/WO2012053321A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0209External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1182Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/1369Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701Structure
    • H01L2224/1703Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/175Material
    • H01L2224/17505Bump connectors having different materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751Function
    • H01L2224/17515Bump connectors having different functions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134Bonding interfaces of the bump connector
    • H01L2224/81355Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/8182Diffusion bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/8185Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772Conductors directly under a component but not electrically connected to the component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections

Definitions

  • the present invention relates to a high-frequency module using flip chip mounting, and relates to a high-frequency module structure excellent in high-frequency characteristics, heat dissipation, and connection reliability, and a manufacturing method thereof.
  • the mounting structure of a semiconductor element can generally be divided into two types: a wire bonding structure and a flip chip structure.
  • the wire bonding structure the back surface of the semiconductor element is bonded to the substrate with the circuit surface of the semiconductor element facing upward.
  • the electrode pad of the semiconductor element and the electrode pad of the substrate are electrically connected via a conductive wire such as Au.
  • a protruding electrode hereinafter referred to as a bump electrode
  • the circuit surface of the semiconductor element and the circuit surface of the substrate are opposed to each other and are electrically connected via bump electrodes.
  • the flip chip structure is advantageous for making the module smaller and thinner than the wire bonding structure.
  • the thermal stress generated due to the difference in the thermal expansion coefficient between the semiconductor element and the substrate is concentrated on the bump electrode due to the connection structure. Therefore, connection reliability measures were necessary. Therefore, in the flip-chip structure, a method of relieving the thermal stress applied to the bump electrode by underfill resin sealing in which a gap between the semiconductor element and the substrate is filled with an insulating resin has been used.
  • many semiconductor elements having high-frequency circuits have been used. A semiconductor element having a high-frequency circuit needs to block electromagnetic waves from the outside in order to operate the semiconductor element normally, and to suppress electromagnetic wave radiation from the semiconductor elements in order to comply with EMI standards and the like.
  • a method of covering the semiconductor element and the wire bonding connection portion with a metal cap or the like is generally used.
  • the high-frequency module is reduced in size and thickness by using a metal cap.
  • a metal cap corresponding to the semiconductor element must be prepared, and the metal cap must be connected to the substrate with sufficient strength to withstand the use environment. This process also becomes a problem in realizing ease of manufacture. It was.
  • the flip chip structure is advantageous compared to a wire bonding structure in which the circuit surface is exposed from the viewpoint of blocking electromagnetic waves and suppressing radiation.
  • Patent Document 1 As shown in FIG. 11, the outer periphery of the flip chip mounted semiconductor chip is sealed with an insulating layer 104 and the outer periphery of the insulating resin is plated.
  • Patent Document 2 As shown in FIG. 12, an electronic device 202 is provided on a substrate 201 and a substrate 201 via wiring and bumps.
  • a conductive resin 203 is formed so as to cover the electronic device 202.
  • the conductive resin 203 prevents electromagnetic waves from leaking from the electronic device.
  • Patent Documents 1 and 2 suppress the emission of electromagnetic waves to the outside by covering a semiconductor chip (electronic device) with a shield layer (conductive resin).
  • a semiconductor chip electronic device
  • a shield layer conductive resin
  • Patent Documents 1 and 2 since no heat dissipation measures are taken to suppress the temperature rise of the semiconductor element, heat generated by the semiconductor element is trapped inside the shield layer, and there is a problem in terms of heat dissipation characteristics. .
  • the objective of this invention is providing the high frequency module which solves the subject mentioned above.
  • the high-frequency module connects a semiconductor element having a first electrode on at least one surface, a substrate having a second electrode on a surface facing the semiconductor element, and the first electrode and the second electrode.
  • the method for manufacturing a high-frequency module in the present invention includes a step of supplying an insulating film resin before curing to a bump electrode formed on a semiconductor element, a step of aligning the semiconductor element and the substrate, and mounting the semiconductor element on the substrate And a step of electrically connecting the bump electrode and the substrate by heating and promoting the curing of the insulating film resin to form an insulating film around the bump electrode, and a conductive resin around the semiconductor element mounted on the substrate.
  • the method includes a step of supplying and a step of curing the conductive resin.
  • the high-frequency module according to the present invention can realize both suppression of electromagnetic wave radiation and improvement of heat dissipation characteristics.
  • FIG. 1 is a cross-sectional view of the high-frequency module according to the first embodiment.
  • FIG. 2 is a cross-sectional view of the high-frequency module according to the second embodiment.
  • FIG. 3 is a cross-sectional view of the high-frequency module according to the third embodiment.
  • FIG. 4 is a cross-sectional view of the high-frequency module according to the fourth embodiment.
  • FIG. 5 is a cross-sectional view of the high-frequency module according to the fifth embodiment.
  • FIG. 6 is a cross-sectional view of the high-frequency module according to the sixth embodiment.
  • FIG. 7A is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the seventh embodiment.
  • FIG. 7A is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the seventh embodiment.
  • FIG. 7B is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the seventh embodiment.
  • FIG. 7C is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the seventh embodiment.
  • FIG. 7D is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the seventh embodiment.
  • FIG. 8A is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the eighth embodiment.
  • FIG. 8B is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the eighth embodiment.
  • FIG. 8C is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the eighth embodiment.
  • FIG. 8A is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the eighth embodiment.
  • FIG. 8B is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the eighth embodiment.
  • FIG. 8C is
  • FIG. 8D is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the eighth embodiment.
  • FIG. 8E is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the eighth embodiment.
  • FIG. 9A is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the ninth embodiment.
  • FIG. 9B is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the ninth embodiment.
  • FIG. 9C is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the ninth embodiment.
  • FIG. 9D is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the ninth embodiment.
  • FIG. 9A is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the ninth embodiment.
  • FIG. 9B is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the ninth embodiment.
  • FIG. 9C is
  • FIG. 9E is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the ninth embodiment.
  • FIG. 10A is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the tenth embodiment.
  • FIG. 10B is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the tenth embodiment.
  • FIG. 10C is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the tenth embodiment.
  • FIG. 10D is a diagram illustrating a process of the manufacturing method of the high-frequency module according to the tenth embodiment.
  • FIG. 11 is a cross-sectional view illustrating a schematic configuration of the high-frequency module disclosed in Patent Document 1.
  • FIG. 12 is a cross-sectional view illustrating a schematic configuration of the high-frequency module disclosed in Patent Document 2.
  • the high-frequency module 1 in this embodiment includes a semiconductor element 2, a substrate 3, an insulating film 4, a bump electrode 5, an electrode pad 6, and a conductive resin 7.
  • the semiconductor element 2 is provided with an electrode pad 6 (first electrode) on at least one surface.
  • the semiconductor element 2 may be in any form such as CSP (Chip Size Package), bare chip, etc., and is not particularly limited.
  • the substrate 3 is provided with an electrode pad 6 (second electrode) on at least one surface.
  • the semiconductor element 2 and the substrate 3 are arranged so that the surfaces on which the electrode pads 6 are provided are opposed to each other.
  • the electrode pad 6 (first electrode) is desirably disposed on the outer peripheral portion of the semiconductor element 2.
  • the material of the electrode pad 6 does not need to be specifically limited, and can be used with what is generally used. For example, Cu, Al, or the like can be used, and Ni or Au can be formed on the surface by plating or the like. Similarly, a general material can be used for the substrate 3.
  • a substrate in which a glass fiber is impregnated with an epoxy resin or a polyphenylene ether resin, a liquid crystal polymer substrate, a Teflon (registered trademark) substrate, or the like can be given.
  • the inorganic substrate include a glass ceramic substrate and an alumina substrate. These substrates may be used alone or may be a metal base substrate integrated with a metal plate such as aluminum or Cu.
  • the bump electrode 5 electrically connects the electrode pad 6 (first electrode) provided on the semiconductor element 2 and the electrode pad 6 (second electrode) provided on the substrate 3 by a flip chip method.
  • An insulating film 4 is formed around the bump electrode 5 and the exposed portion of the electrode pad 6.
  • the material of the bump electrode 5 does not need to be particularly limited, and a commonly used material can be used.
  • metals such as Au, Cu, and solder can be cited.
  • solder bump materials include Sn / Pb, Sn / Ag, Sn / Cu, Sn / Zn, Sn / Bi, and specific additions to these materials. There are materials to which elements are further added, and these can be used as appropriate.
  • the insulating film 4 completely covers the bump electrode 5. When a part of the electrode pad 6 is exposed, the exposed electrode pad 6 is also completely covered.
  • the volume resistivity of the material used for the insulating film 4 is 10 11
  • the thickness is desirably ⁇ ⁇ cm or more, and the film thickness is desirably 10 ⁇ m or more.
  • Examples of materials used for the insulating film 4 include, for example, acrylic resin, melamine resin, epoxy resin, polyolefin resin, polyurethane resin, polycarbonate resin, polystyrene resin, polyether resin, polyamide resin, polyimide resin, fluorine resin, polyester resin, Examples thereof include phenol resin, fluorene resin, and silicone resin. These materials may be used alone or in combination of two or more. These materials may be filled with an inorganic filler such as a silica filler. Among these, it is desirable to use an epoxy resin based resin having excellent adhesiveness.
  • the conductive resin 7 (first conductive resin) forms a side surface portion of the semiconductor element 2 and a fillet portion that connects the semiconductor element 2 and the substrate 3.
  • the conductive resin 7 is preferably in contact with 80% or more of the side surface area of the semiconductor element 2. Since the insulating film 4 is provided around the bump electrode 5, the bump electrode 5 and the conductive resin 7 are not electrically connected and are in an insulating state.
  • the material of the conductive resin 7 is not particularly limited, and a general material can be used. For example, an epoxy resin, a silicone resin, or a resin such as a hybrid resin of an epoxy resin and a silicone resin filled with metal particles can be used. Since the conductive resin 7 contains metal particles, it not only suppresses radiation of electromagnetic waves but also has high thermal conductivity and high heat dissipation efficiency. Various kinds of metal particles are added to the conductive resin 7, and examples thereof include Ag, Cu, and Al.
  • Examples of the particle size are about 1 ⁇ m to 10 ⁇ m, and examples of the shape include a spherical shape and a flake shape, but are not limited thereto.
  • the filling amount of the metal particles is 50 to 90 wt% as a guide, but it is desirable to determine the amount in consideration of thermal conductivity, volume resistivity, viscosity, elastic modulus, adhesive strength, and the like. For the purpose of suppressing the radiation of electromagnetic waves from the semiconductor element 2 and enhancing the heat dissipation effect, it is desirable to increase the filling amount of the metal particles, but on the other hand, the improvement of the adhesive strength due to the fillet forming property and the connection reliability of the conductive resin 4 is achieved.
  • the filling amount of metal particles is large, and considering the balance of thermal conductivity, volumetric efficiency, viscosity, elastic modulus, adhesive strength, etc., the filling amount of metal particles, the shape of metal particles It is important to determine the metal particle size.
  • the conductive resin 7 in this regard is that when 85 wt% spherical Ag having a particle size of 0.5 to 10 ⁇ m is added to the epoxy resin, the thermal conductivity is 20 w / m ⁇ k, and the volume resistivity is 4 ⁇ 10. -5 ⁇ ⁇ cm, viscosity 220 Pa ⁇ s, elastic modulus 9 GPa, adhesive strength 300 N / mm 2 The material properties are obtained.
  • the insulating film 4 covers all of the bump electrodes 5 and the exposed electrode pads 6.
  • the conductive resin 7 is provided around the fillet portion between the semiconductor element 2 and the substrate 3 and the side surface portion of the semiconductor element including the insulating film 4. With the above configuration, the conductive resin 7 acts as a reinforcing material for improving the connection reliability between the semiconductor element 2 and the substrate 3 due to the difference in thermal expansion coefficient between the semiconductor element 2 and the substrate 3 and increases the connection strength. be able to.
  • the conductive resin 7 is provided around the semiconductor element 2 and around the bump electrode 5 with the insulating film 4 interposed therebetween. Therefore, the influence of electromagnetic radiation or the like can be suppressed as a shield for electromagnetic waves radiated from the semiconductor element 2 or the bump electrode 5.
  • the conductive resin 7 having a high heat dissipation property is provided around the semiconductor element 2, the heat trapped between the semiconductor element 2 and the substrate 3 can be efficiently dissipated.
  • the bump electrode 5 and the conductive resin 7 are not electrically connected to each other, and the insulating film 4 is provided between them. Therefore, the conductive resin 7 does not affect the electrical characteristics of the semiconductor element 2 and the substrate 3. Since the high-frequency module 1 in the present embodiment described above can reinforce the bump electrode 5 with the insulating film 4 and the conductive resin 7, the connection reliability is excellent and the bump electrode 5 and the conductive resin 7 are in contact with each other.
  • FIG. 2 is a cross-sectional view of the high-frequency module 1 in the present embodiment.
  • the high frequency module 1 in this embodiment defines a place where the conductive resin 7 is provided.
  • the semiconductor element 2 and the substrate 3 are connected to each other by a flip chip method via bump electrodes 5 provided on surfaces facing each other, as in the first embodiment.
  • the insulating film 4 covers all of the bump electrodes 5 and the exposed electrode pads 6.
  • the conductive resin 7 is provided around the fillet portion between the semiconductor element 2 and the substrate 3 and the side surface portion of the semiconductor element including the insulating film 4. As shown in FIG.
  • a part of the conductive resin 7 forming a fillet on the semiconductor element 2 and the substrate 3 is provided in a gap between the semiconductor element 2 and the substrate 3.
  • the particle size of the metal particles filled in the conductive resin 4 is desirably sufficiently smaller than the gap between the semiconductor element 2 and the substrate 3.
  • the conductive resin 7 may be covered on a part or the whole of the upper surface of the semiconductor element 2.
  • A is a semiconductor element mounting height that is the sum of the gap between the semiconductor element 2 and the substrate 3 and the thickness of the semiconductor element 2
  • B is the length of contact between the fillet portion of the conductive resin 7 and the substrate 3. In this case, it is desirable that A ⁇ B.
  • the conductive resin 7 in this embodiment is provided in the gap between the semiconductor element 2 and the substrate 3 to increase the area where the conductive resin 7 contacts the semiconductor element 2 and the substrate 3. Can do.
  • the conductive resin 7 can enhance the connection reliability by reinforcing the bump electrode 5.
  • the substrate 3 has lower thermal conductivity than the semiconductor element 2. Therefore, the conductive resin 7 can increase the heat dissipation efficiency of the semiconductor element 2 and the substrate 3 by increasing the contact area (B) with the substrate 3 than the contact area (A) with the semiconductor element.
  • FIG. 3 is a cross-sectional view of the high-frequency module 1 in the present embodiment.
  • the high-frequency module 1 according to this embodiment is different from the first embodiment in that the conductor layer 8 provided on the substrate 3 and the conductive resin 7 are thermally connected.
  • the conductive layer 8 is exposed to the outside of the conductive resin 7.
  • Other structures and connection relationships are the same as those of the first embodiment, and the semiconductor element 2, the substrate 3, the insulating film 4, the bump electrode 5, the electrode pad 6, and the conductive resin 7 are provided.
  • the semiconductor element 2 and the substrate 3 are connected to each other by a flip chip method via bump electrodes 5 provided on surfaces facing each other, as in the first embodiment.
  • the insulating film 4 covers all of the bump electrodes 5 and the exposed electrode pads 6.
  • the conductive resin 7 is provided around the fillet portion between the semiconductor element 2 and the substrate 3 and the side surface portion of the semiconductor element including the insulating film 4.
  • the substrate 3 is provided with at least one conductor layer 8 on the surface connected to the semiconductor element 2.
  • a part of the fillet of the conductive resin 7 overlaps with a part of the conductor layer 8 and is thermally connected. At least a part of the conductor layer 8 is provided to be exposed outside the conductive resin 7.
  • FIG. 4 is a cross-sectional view of the high-frequency module 1 in the present embodiment.
  • the high-frequency module 1 in this embodiment is different from the first embodiment in that an electromagnetic wave absorber 11 is provided on the substrate 3.
  • the semiconductor element 2 and the substrate 3 are connected to each other by a flip chip method via bump electrodes 5 provided on surfaces facing each other, as in the first embodiment.
  • the insulating film 4 covers all of the bump electrodes 5 and the exposed electrode pads 6.
  • the conductive resin 7 is provided around the fillet portion between the semiconductor element 2 and the substrate 3 and the side surface portion of the semiconductor element including the insulating film 4.
  • the high-frequency module 1 in this embodiment is provided with an electromagnetic wave absorber 11 on the surface of the substrate 3 facing the semiconductor element 2.
  • the electromagnetic wave absorber 11 is not particularly limited as long as it can absorb electromagnetic waves.
  • the electromagnetic wave absorber 11 can be formed by applying a ferrite powder containing iron oxide as a main component in an epoxy resin to a predetermined location by using a screen printing method or the like and curing it.
  • the content of ferrite powder is determined in consideration of printability and the like, but is preferably 50 to 90 wt%.
  • ferrite plating composed of iron oxide containing NiZn can be used as another method of forming the electromagnetic wave absorber 11.
  • Ferrite plating is formed by using an oxidizing solution (NaNO 2 ) And reaction solution (FeCl 2 And MnCl 2 ) On the surface of the substrate 3 masked, and the mask is removed after the ferrite plating is formed, so that it can be formed at a predetermined location.
  • the thickness of the electromagnetic wave absorber 11 is preferably thinner than the height of the bump electrode in order to prevent the electromagnetic wave absorber 11 from coming into contact with the semiconductor element 2.
  • the specific thickness of the electromagnetic wave absorber 11 depends on the bump structure and required characteristics, but is preferably several tens of ⁇ m for the screen printing method and several ⁇ m for the ferrite plating.
  • the particle diameter of the electromagnetic wave absorber 11 is desirably smaller than the film thickness of the electromagnetic wave absorber 11.
  • an electromagnetic wave absorber 11 is formed on the surface of the substrate 3 facing the semiconductor element 2. Therefore, the electromagnetic wave absorber 11 can absorb electromagnetic waves between the semiconductor element 2 and the substrate 3. That is, by providing the electromagnetic wave absorber 11, the electromagnetic shielding effect can be enhanced, so that the required physical properties for realizing the electromagnetic shielding effect required for the conductive resin 7 can be relaxed.
  • the physical properties of the conductive resin 7 can be set to fillet formation, that is, heat dissipation characteristics can be emphasized, and it is easy to ensure electromagnetic shielding properties, heat dissipation properties, and reliability.
  • the semiconductor element 2 is provided with a high frequency circuit on the surface facing the substrate 3, it is desirable that the electromagnetic wave absorber 11 is provided so as to be at least partially opposed to the high frequency circuit.
  • the electromagnetic wave absorber 11 is provided at least partially opposite to the high frequency circuit, it is possible to further enhance electromagnetic wave shielding from the outside to the semiconductor element and suppression of electromagnetic wave radiation for complying with EMI (Electromagnetic interference) standards.
  • EMI Electromagnetic interference
  • ferrite is used as the electromagnetic wave absorber 11, but other magnetic materials may be used.
  • FIG. 5 is a cross-sectional view of the high-frequency module 1 in the present embodiment.
  • the high-frequency module 1 according to this embodiment is provided with a recess 12 on the substrate 3 as a different point from the first embodiment, and the electromagnetic wave absorber 11 is further provided in the recess 12. Is a point provided.
  • Other structures and connection relationships are the same as those of the first embodiment, and the semiconductor element 2, the substrate 3, the insulating film 4, the bump electrode 5, the electrode pad 6, and the conductive resin 7 are provided.
  • the semiconductor element 2 and the substrate 3 are connected to each other by a flip chip method via bump electrodes 5 provided on surfaces facing each other, as in the first embodiment.
  • the insulating film 4 covers all of the bump electrodes 5 and the exposed electrode pads 6.
  • the conductive resin 7 is provided around the fillet portion between the semiconductor element 2 and the substrate 3 and the side surface portion of the semiconductor element including the insulating film 4.
  • a recess 12 is provided on the surface of the substrate 3 facing the semiconductor element 2, and an electromagnetic wave absorber 11 is provided in the recess 12.
  • the electromagnetic wave absorber 11 is not particularly limited as long as it can absorb electromagnetic waves, and the material / manufacturing method described in the fourth embodiment can be used.
  • the method of forming the recess 12 on the surface of the substrate 3 facing the semiconductor element 2 is not particularly limited, and the surface layer or solder resist of the substrate 3 may be opened in the manufacturing stage of the substrate 3, or post-processing by machining You may form the recessed part 12 by.
  • the semiconductor element 2 has a problem that when the electromagnetic wave absorber 11 is in direct contact with the circuit surface, it is affected by the dielectric constant of the electromagnetic wave absorber 11 and the electrical characteristics are deteriorated. On the other hand, the thicker the electromagnetic wave absorber 11, the higher the electromagnetic shielding effect.
  • the high frequency module 1 can adjust the positional relationship between the surface of the electromagnetic wave absorber 11 and the circuit surface of the semiconductor element 2 by providing the recess 12 on the surface of the substrate 3 facing the semiconductor element 2. As a result, the restriction on the thickness of the electromagnetic wave absorber 11 is relaxed and the electromagnetic wave absorber 11 can be made thicker, so that a larger electromagnetic shielding effect can be obtained.
  • the electromagnetic wave absorber 11 is provided so as to be at least partially opposed to the high frequency circuit.
  • the electromagnetic wave absorber 11 at least partially opposite to the high-frequency circuit, it is possible to further enhance electromagnetic wave shielding from the outside to the semiconductor element and electromagnetic wave radiation suppression for complying with the EMI standard.
  • FIG. 5 the conductor layer 8 in contact with the conductive resin 7 is illustrated, but the present embodiment is not limited to the presence of the conductor layer 8. That is, even when the conductive layer 8 is not provided, the effect of suppressing electromagnetic wave radiation can be realized.
  • FIG. 6 is a cross-sectional view of the high-frequency module 1 in the present embodiment.
  • the high-frequency module 1 in this embodiment is different from the first embodiment in that a circuit protective film 10 is formed on the high-frequency circuit 9 of the semiconductor element 2.
  • Other structures and connection relationships are the same as those of the first embodiment, and the semiconductor element 2, the substrate 3, the insulating film 4, the bump electrode 5, the electrode pad 6, and the conductive resin 7 are provided.
  • the semiconductor element 2 and the substrate 3 are connected to each other by a flip chip method via bump electrodes 5 provided on surfaces facing each other, as in the first embodiment.
  • the insulating film 4 covers all of the bump electrodes 5 and the exposed electrode pads 6.
  • the conductive resin 7 is provided around the fillet portion between the semiconductor element 2 and the substrate 3 and the side surface portion of the semiconductor element including the insulating film 4.
  • the semiconductor element 2 is provided with a high-frequency circuit 9 on the surface facing the substrate 3.
  • a circuit protective film 10 is formed on the high-frequency circuit 9. That is, since the high frequency circuit 9 is covered with the circuit protective film 10 on the semiconductor element 2, the high frequency circuit 9 is not exposed.
  • An example of the material of the circuit protective film 10 is polyimide resin.
  • a conductive resin 7 ′ (second conductive resin) is provided between the portion corresponding to the circuit protection film 10 of the semiconductor element 2 and the substrate 3.
  • the conductive resin 7 '(second conductive resin) is continuously formed using the same conductive resin 7 (first conductive resin) that is provided around the semiconductor element 2 and forms a fillet. May be formed. Further, for the purpose of placing importance on heat dissipation, the first conductive resin and the second conductive resin may be separated, and the amount including the metal particles may be different depending on where the metal particles are disposed. About another point, it is the same as that of said embodiment.
  • the semiconductor element 2 having the high frequency circuit 9 has a problem that if the circuit surface is directly covered with an insulating resin, it is affected by the dielectric constant of the insulating resin and the electrical characteristics are deteriorated. there were. Therefore, the high-frequency module 1 in this embodiment is provided with a high-frequency circuit 9 on the surface of the semiconductor element 2 facing the substrate 3, and a circuit protection film 10 is formed on the high-frequency circuit 9.
  • the circuit protective film 10 as described above, even when the conductive resin 7 ′ (second conductive resin) is provided between the high frequency circuit 9 and the substrate 3, the conductive resin 7 ′ has a high frequency. The influence of electrical characteristics on the circuit 9 can be suppressed.
  • the conductive resin 7 (first conductive resin) that forms a fillet at the periphery of the semiconductor element 2 is separated from the conductive resin containing a large amount of metal particles in the portion corresponding to the high-frequency circuit 9.
  • a conductive resin 7 '(second conductive resin) may be provided. That is, the amount of the metal particles contained in the conductive resin 7 can be changed depending on the place where the conductive resin 7 is disposed.
  • the conductive resin 7 ′ (second conductive resin) corresponding to the high-frequency circuit 9 includes a large amount of metal particles, and thus focuses on improving heat dissipation and further increases the thermal conductivity.
  • the heat generated in the high-frequency circuit 9 is transmitted to the substrate 3 through the second conductive resin having a high thermal conductivity, and the heat can be efficiently radiated from the back surface of the substrate 3.
  • the conductive resin 7 (first conductive resin) forming the fillet in the peripheral portion of the semiconductor element 2 is less conductive metal by containing less metal particles than the second conductive resin. 7 (first conductive resin) is decreased in viscosity, the fillet shape is stabilized, and the connection strength between the semiconductor element 2 and the substrate 3 is increased.
  • the second conductive resin is mainly for the purpose of heat dissipation of the semiconductor element 2, and the first conductive resin is for the purpose of maintaining the connection strength between the semiconductor element 2 and the substrate 3.
  • the first conductive resin 7 and the second conductive resin 7 ' can be made of different materials. That is, the second conductive resin 7 ′ provided at a position corresponding to the high-frequency circuit board 9 is formed of an epoxy resin because it is necessary to improve the heat dissipation characteristics. On the other hand, the first conductive resin 7 forming the fillet at the periphery of the semiconductor element 2 is formed of an elastic silicone resin in order to enhance the drop impact resistance, and the fillet cracks easily generated by the drop impact. Can be prevented. Moreover, in this embodiment, you may provide the electromagnetic wave absorber 11 described in 4th Embodiment and 5th Embodiment.
  • the electromagnetic wave absorber 11 may be provided on the surface of the substrate 3 facing the semiconductor element 2 or the recess 12 provided on the substrate surface.
  • a conductive resin 7 ′ (second conductive resin) is provided on the electromagnetic wave absorber 11 (not shown).
  • the electromagnetic wave absorber 11 increases the electromagnetic shielding effect, and the conductive resin 7 'can improve the heat dissipation.
  • a semiconductor element 2 having a bump electrode 5 formed on one surface is prepared.
  • an insulating film 4 is formed around the bump electrode 5.
  • a method of forming the insulating film 4 for example, a method of transferring the bump electrode 5 by contacting the insulating film resin before curing, which has been uniformized to a predetermined thickness, can be considered.
  • a method of uniformizing the insulating film resin before curing to a predetermined thickness a metal plate having a predetermined thickness is attached to both sides on a flat glass plate so that the thickness is the same as the thickness of the metal plate.
  • the insulating film resin before curing is squeezed.
  • the bump electrode 5 is pressed evenly against the insulating film resin thus formed, and the insulating film 4 is transferred to the bump electrode 5.
  • the transfer amount of the insulating film 4 is controlled by adjusting not only the thickness of the insulating film 4 but also the viscosity of the insulating film 4 before curing, the thickness of the insulating film 4 when transferring to the bump electrode 5, and the transfer time. To do.
  • the definition of an appropriate amount of the insulating film 4 is an amount by which the insulating film 4 completely covers the bump electrode 5 when the semiconductor element 2 and the substrate 3 are connected by the bump electrode 5 as described above. Further, when a part of the electrode pad 6 is exposed, the exposed electrode pad 6 is completely covered.
  • the insulating film 4 may completely block between the outermost bump electrodes 5 after mounting the semiconductor element 2. In this case, it is possible to prevent the conductive resin 7 from entering the high-frequency circuit 9 by controlling the filling property of the metal particles contained in the conductive resin 7.
  • the flip-chip mounter or the like is used to align the semiconductor element 2 and the substrate 3 to make electrical connection.
  • the bump electrode 5 is Au will be described. Before the semiconductor element 2 is mounted on the substrate 3, plasma cleaning or the like is performed on the surface of the substrate 3. The connectivity of the bump electrode 5 is improved by removing impurities on the surface of the substrate 3.
  • the insulating film 4 is expanded by heating and pressing to bring the bump electrode 5 made of Au into contact with the electrode pad 6 and diffusion bonding. I do.
  • the semiconductor element 2 and the substrate 3 are electrically connected by bump connection on which the insulating film 4 is formed.
  • the surface of the electrode pad 6 is desirably Au.
  • a material having a flux action is used as the insulating film 4, the flux action is expressed in the insulating film 4 when the bump electrode 5 is connected, and a good connection is obtained by removing the oxide film of the bump electrode 5.
  • the method of adding an oxide film removing action to the insulating film 4 includes unsaturated acids such as acrylic acid and maleic acid, organic diacids such as oxalic acid and malonic acid, organic acids such as citric acid, and hydrocarbon side chains. It is possible by adding at least one halogen group, hydroxyl group, nitrile group, benzyl group, carboxyl group or the like. Two or more kinds of agents having such a flux action can be used in combination.
  • the bump electrode 5 and the electrode pad 6 are electrically connected by, for example, heating the semiconductor element 2 when the semiconductor element 2 is mounted to melt the bump electrode 5 that is solder and bumping the electrode pad 6 with bump electrode 6 that is solder. As a result, the insulating film 4 is hardened. It should be noted that if the pressurization is continued in a state where the solder is melted, the bump electrode 5 is crushed and a good connection cannot be made. Therefore, the low load control is performed so that the bump electrode 5 is not crushed or the bump electrode 5 is connected by the position control of the semiconductor element 2.
  • the bump electrode 5 is melted and connected to the electrode pad 7 by heating using a reflow furnace, and the insulating film 4 is cured. Proceed. Regarding the curing of the insulating film resin 12, the curing by heating at the time of connecting the bump electrode 5 is set as temporary curing, and the main curing is performed by a heating process using an oven or the like after the bump electrode 5 is connected. Next, as shown in FIG. 7D, a fillet is formed by applying conductive resin 7 around the semiconductor element 2. As a method for applying the conductive resin 7, a general dispenser or the like can be used.
  • the application amount of the conductive resin 7 can be adjusted by adjusting the application position, the needle moving speed of the dispenser, the needle diameter, the conductive resin supply amount, etc., and the application robot can accurately control the application position and speed. It is desirable to use In a state where the application of the conductive resin 7 is completed, the high frequency module of the present invention is manufactured by heating in an oven or the like to complete the curing of the conductive resin 7. [Eighth Embodiment] Next, an eighth embodiment will be described with reference to the drawings.
  • FIG. 8 is a process diagram showing an example of a manufacturing method in the order of steps for the high-frequency module 1 shown in FIG.
  • the manufacturing method in the present embodiment is different from the seventh embodiment in that an electromagnetic wave absorber 11 is provided on the surface of the substrate 3 facing the semiconductor element 2.
  • an electromagnetic wave absorber 11 is provided on the surface of the substrate 3 facing the semiconductor element 2.
  • FIG. 8A a semiconductor element 2 having a bump electrode 5 formed on one surface is prepared.
  • FIG. 8B an insulating film 4 is formed around the bump electrode 5.
  • the method for forming the insulating film 4, the method for making the insulating film 4 uniform to a predetermined thickness, and the control of the transfer amount of the insulating film 4 are the same as in the seventh embodiment.
  • the electromagnetic wave absorber 11 is formed on the surface of the substrate 3 facing the semiconductor element 2.
  • the electromagnetic wave absorber 11 may be formed by supplying a predetermined amount and a predetermined shape of the electromagnetic wave absorber 11 by using a screen printing method printing mask, or ferrite plating composed of iron oxide containing NiZn. May be used.
  • the formation method in the case of ferrite plating is an oxidizing solution (NaNO 2 ) And reaction solution (FeCl 2 And MnCl 2 ) Is sprayed on the masked substrate 3 surface, and the mask is removed after the ferrite plating is formed.
  • the electromagnetic wave absorber 11 is formed on the surface of the substrate 3, depending on the material of the electromagnetic wave absorber 11, the formation of the electromagnetic wave absorber 11 is completed by curing the electromagnetic wave absorber 11 under predetermined conditions.
  • the curing of the electromagnetic wave absorber 11 is completed by curing the epoxy resin at 150 ° C. for about 1 hour.
  • FIG. 8D using a flip chip mounter or the like, the semiconductor element 2 and the substrate 3 are aligned and mounted for electrical connection.
  • the method of curing the insulating film 4 and the method of electrically connecting the semiconductor element 2 and the substrate 3 by the bump electrode 5 are the same as the method described in the seventh embodiment by the same steps as in the fifth embodiment. .
  • the fillet is formed with the conductive resin 4, and this step is the same as the method described in the seventh embodiment.
  • FIG. 9 is a process diagram showing an example of a manufacturing method in the order of steps for the high-frequency module 1 shown in FIG.
  • the manufacturing method in the present embodiment is different from the seventh embodiment in that a recess 12 is provided on the surface of the substrate 3 facing the semiconductor element 2 and an electromagnetic wave absorber 11 is provided in the recess 12.
  • FIG. 9A a semiconductor element 2 having a bump electrode 5 formed on one surface is prepared.
  • FIG. 9B the insulating film 4 is formed around the bump electrode 5.
  • the method for forming the insulating film 4, the method for making the insulating film 4 uniform to a predetermined thickness, and the control of the transfer amount of the insulating film 4 are the same as in the seventh embodiment.
  • a recess 12 is formed on the surface of the substrate 3 facing the surface of the high-frequency circuit 9 of the semiconductor element 2.
  • the method of forming the recess 12 on the surface of the substrate 3 may be a general method, and the surface layer or solder resist of the substrate 3 may be opened in the manufacturing stage of the substrate 3 or post-processing by machining or the like. However, the recess 12 can be formed.
  • the electromagnetic wave absorber 11 is formed in the recess 12.
  • the method for forming the electromagnetic wave absorber 11 is the same as the method described in the eighth embodiment.
  • the surface of the electromagnetic wave absorber 11 is made the same as the surface of the surrounding substrate so as to be flat.
  • the semiconductor element 2 and the substrate 3 are aligned and mounted using a flip chip mounter or the like, and electrical connection is made.
  • the method of curing the insulating film 4 and electrically connecting the semiconductor element 2 and the substrate 3 by the bump electrode 5 are the same as those described in the seventh embodiment.
  • the fillet is formed with the conductive resin 4, and this step is the same as the method described in the seventh embodiment.
  • FIG. 10 is a process diagram showing an example of a manufacturing method in the order of steps for the high-frequency module 1 shown in FIG. 6.
  • the manufacturing method in the present embodiment is different from the seventh embodiment in that the surface of the high-frequency circuit 9 formed on the surface of the semiconductor element 2 facing the substrate 3 is covered with a circuit protective film 10, and the circuit protective film 10
  • the conductive resin 7 ′ is provided between the substrate 3 and the substrate 3.
  • FIG. 10A a semiconductor element 2 having a bump electrode 5 formed on one surface is prepared.
  • FIG. 10A a semiconductor element 2 having a bump electrode 5 formed on one surface is prepared.
  • the insulating film 4 is formed around the bump electrode 5.
  • the method for forming the insulating film 4, the method for making the insulating film 4 uniform in thickness, and the control of the transfer amount of the insulating film 4 are the same as in the seventh embodiment.
  • the second conductive resin 7 ′ is supplied to a predetermined position facing the circuit protection film 10 of the semiconductor element 2. It should be noted that when the semiconductor element 2 is mounted on the substrate 3, the application amount of the second conductive resin 7 ′ and the second conductive resin 7 ′ are not mixed so that the second conductive resin 7 ′ and the insulating film resin 4 are not mixed. It is necessary to control the application position.
  • the reason is that if the conductive resin 7 is mixed before the hardening of the insulating film 4 is accelerated, the insulating property of the insulating film 4 cannot be maintained.
  • a dispenser or a coating robot may be used.
  • a predetermined amount of the conductive resin 7 may be supplied using a printing mask.
  • the flip-chip mounter or the like is used to align and mount the semiconductor element 2 and the substrate 3 to perform electrical connection. Note that, when the insulating film 4 is cured by the same process as in the seventh embodiment, the curing of the conductive resin 7 ′ provided at the position facing the circuit protection film 10 is simultaneously performed.
  • the semiconductor element 2 and the substrate 3 can be connected by the conductive resin 7 '.
  • the fillet is formed with the conductive resin 4, and this step is the same as the method described in the seventh embodiment.
  • Appendix 1 A semiconductor element provided with a first electrode on at least one surface; A substrate provided with a second electrode on a surface facing the semiconductor element; A bump electrode connecting the first electrode and the second electrode; An insulating film covering the periphery of the bump electrode, the first electrode, and the second electrode;
  • a high-frequency module comprising: a first conductive resin that connects the semiconductor element and the substrate and radiates heat generated by the semiconductor element.
  • the first conductive resin is characterized in that metal particles are added to a base resin, and the particle size of the metal particles is smaller than between the semiconductor element and the substrate.
  • the semiconductor element mounting height which is the sum of the thickness of the semiconductor element and the gap between the semiconductor element and the module substrate, is shorter than the contact length between the first conductive resin and the substrate. 5.
  • the high frequency module according to any one of 4 to 4.
  • [Appendix 6] Providing a conductor layer on a surface of the substrate connected to the semiconductor element; The high frequency module according to any one of appendices 1 to 5, wherein at least a part of the first conductive resin is thermally connected to the conductor layer.
  • [Appendix 7] The high frequency module according to any one of appendices 1 to 6, wherein an electromagnetic wave absorber is provided on the surface of the substrate facing the semiconductor element.
  • a second conductive resin provided between the semiconductor element and the substrate and a first conductive resin provided on a side surface of the semiconductor element are provided separately;
  • the second conductive resin is formed of an epoxy resin
  • the high frequency module according to appendix 12, wherein the first conductive resin is formed of a silicone resin.
  • [Appendix 14] A first step of supplying an insulating film resin before curing to a bump electrode formed on a semiconductor element; A second step of aligning the semiconductor element and the substrate and mounting the semiconductor element on the substrate; A third step of electrically connecting the bump electrode and the substrate by heating and promoting hardening of the insulating film resin to form an insulating film around the bump electrode; A fourth step of supplying a conductive resin around the semiconductor element mounted on the substrate; And a fifth step of curing the conductive resin. [Appendix 15] Between the first step and the second step, 15. The method for manufacturing a high-frequency module according to appendix 14, wherein a step of forming an electromagnetic wave absorber is provided on the substrate surface facing the semiconductor element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明における高周波モジュールは、少なくとも一方の面に第1電極を設けている半導体素子と、半導体素子と対向する面に第2電極を設けている基板と、第1電極と第2電極とを接続するバンプ電極と、バンプ電極、第1電極、および第2電極の周囲を被覆する絶縁膜と、半導体素子と基板とを接続し半導体素子が発する熱を放熱する第1導電性樹脂とを備えていることを特徴とする。

Description

高周波モジュール及びその製造方法
 本発明は、フリップチップ実装を用いた高周波モジュールに関するものであり、高周波特性、放熱性、接続信頼性に優れた高周波モジュール構造及びその製造方法に関する。
 半導体素子の実装構造は、一般的にワイヤボンディング構造とフリップチップ構造の2つに分けることができる。ワイヤボンディング構造は、半導体素子の回路面を上向きにして、半導体素子の裏面を基板と接着する。そして半導体素子の電極パッドと基板の電極パッドをAu等の導電性ワイヤを介して電気的に接続した構造である。
 一方、フリップチップ構造は、半導体素子の回路面に配置された電極パッドにAu、半田等による突起電極(以降バンプ電極と記載)を形成する。そして半導体素子の回路面と基板の回路面を対向させ、バンプ電極を介して電気的に接続した構造である。
 なおフリップチップ構造は、ワイヤボンディング構造と比較し、モジュールの小型薄型化に有利である半面、半導体素子と基板の熱膨張係数の違いから発生する熱応力が、その接続構造上バンプ電極に集中するため、接続信頼性対策が必要であった。そこでフリップチップ構造では、半導体素子と基板の隙間に絶縁樹脂を充填するアンダーフィル樹脂封止により、バンプ電極にかかる熱応力を緩和する手法が多く用いられていた。
 近年、高周波回路を有する半導体素子が多く利用されている。高周波回路を有する半導体素子は、半導体素子を正常動作させるために外部からの電磁波遮断や、またEMI規格等に対応させるために半導体素子からの電磁波放射の抑制が必要である。
 そのため、一般的にワイヤボンディング構造の場合、金属キャップ等で半導体素子及びワイヤボンディング接続部をカバーする方法が用いられる。しかしこの場合、金属キャップを使用することにより、高周波モジュールの小型薄型化という点で問題があった。また、半導体素子に対応した金属キャップを用意し、さらに使用環境に耐えうる十分な強度で基板上に金属キャップを接続しなければならず、この工程も製造容易性を実現する上で問題となっていた。
 一方、フリップチップ構造は、半導体素子の回路面が基板回路面と対向しているため、電磁波の遮断、放射抑制の観点では回路面がむき出しになっているワイヤボンディング構造に比較すると有利である。しかしフリップチップ構造においても半導体素子外周近傍の半導体素子と基板の隙間から電磁波が放射してしまうという問題があった。
 これらフリップチップ構造の高周波モジュールの課題を改善する目的で、例えば特許文献1では、図11に示すように、フリップチップ実装した半導体チップ外周を絶縁層104で封止するとともに絶縁樹脂外周にメッキ法等によりシールド層105を設けた構造が提案されている。
 また同様に特許文献2には、図12に示すように基板201と基板201上に配線とバンプを介して電子デバイス202が設けられている。そして電子デバイス202を覆うように導電性樹脂203が形成されている。導電性樹脂203は、電子デバイスから電磁波が漏れることを防止している。
特開2005−12089号公報 特開2007−234763号公報
 フリップチップ構造の場合、半導体素子から放射する電磁波を抑制する構造にすると、半導体素子動作時に発生する熱がこもりやすく、温度上昇を抑えるための放熱対策が必要であった。
 同様に特許文献1、2は、半導体チップ(電子デバイス)をシールド層(導電性樹脂)で覆うことにより、電磁波が外部へ放射することを抑制している。しかし特許文献1,2は、半導体素子の温度上昇を抑えるための放熱対策は行われていないため、シールド層の内部で半導体素子が発する熱がこもってしまい、放熱特性の点で問題があった。
 本発明の目的は、上述した課題を解決する高周波モジュールを提供することにある。
 本発明における高周波モジュールは、少なくとも一方の面に第1電極を設けている半導体素子と、半導体素子と対向する面に第2電極を設けている基板と、第1電極と第2電極とを接続するバンプ電極と、バンプ電極、第1電極、および第2電極の周囲を被覆する絶縁膜と、半導体素子と基板とを接続し半導体素子が発する熱を放熱する第1導電性樹脂とを備えていることを特徴とする。
 本発明における高周波モジュールの製造方法は、半導体素子に形成されたバンプ電極に硬化前の絶縁膜樹脂を供給する工程と、半導体素子と基板を位置合わせして、基板上に半導体素子を搭載する工程と、加熱によりバンプ電極と基板を電気的に接続するとともに絶縁膜樹脂の硬化を促進してバンプ電極周囲に絶縁膜を形成する工程と、基板に搭載された半導体素子の周囲に導電性樹脂を供給する工程と、導電性樹脂を硬化する工程とを含むことを特徴とする。
 本発明による高周波モジュールは、電磁波の放射抑制と放熱特性の向上の両立を実現することができる。
 図1は、第1の実施形態の高周波モジュールの断面図である。
 図2は、第2の実施形態の高周波モジュールの断面図である。
 図3は、第3の実施形態の高周波モジュールの断面図である。
 図4は、第4の実施形態の高周波モジュールの断面図である。
 図5は、第5の実施形態の高周波モジュールの断面図である。
 図6は、第6の実施形態の高周波モジュールの断面図である。
 図7Aは、第7の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図7Bは、第7の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図7Cは、第7の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図7Dは、第7の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図8Aは、第8の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図8Bは、第8の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図8Cは、第8の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図8Dは、第8の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図8Eは、第8の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図9Aは、第9の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図9Bは、第9の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図9Cは、第9の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図9Dは、第9の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図9Eは、第9の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図10Aは、第10の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図10Bは、第10の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図10Cは、第10の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図10Dは、第10の実施形態の高周波モジュールの製造方法の工程を示す図である。
 図11は、特許文献1の高周波モジュールの概略構成を示す断面図である。
 図12は、特許文献2の高周波モジュールの概略構成を示す断面図である。
 〔第1の実施形態〕以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
 〔構成の説明〕図1に示すように、本実施形態における高周波モジュール1は、半導体素子2と基板3と絶縁膜4とバンプ電極5と電極パッド6と導電性樹脂7とを備えている。
 半導体素子2は、少なくとも一方の面に電極パッド6(第1電極)を設けている。なお半導体素子2はCSP(Chip Size Package)、ベアチップ等、いずれの形態でも良く特に限定されるものではない。
 基板3は、少なくとも一方の面に電極パッド6(第2電極)を設けている。そして半導体素子2と基板3は、お互いに電極パッド6が設けられている面を対向して配置されている。電極パッド6(第1電極)は、半導体素子2の外周部に配置されていることが望ましい。
 電極パッド6の材質は、特に限定する必要はなく、一般的に用いられているもので使用可能である。例えば、Cu、Alなどを用いることができ、メッキ処理等により、表面にNi、Auを形成することもできる。
 基板3の材質についても、同様に一般的なものを利用可能である。例えば有機基板であれば、ガラス繊維にエポキシ樹脂やポリフェニレンエーテル樹脂を含侵させた基板、液晶ポリマー基板、テフロン(登録商標)基板等が挙げられる。無機基板であれば、ガラスセラミック基板やアルミナ基板等が挙げられる。これらの基板を単体で用いても良いし、アルミやCu等の金属板と一体化したメタルベース基板でもよい。
 バンプ電極5は、半導体素子2に設けられた電極パッド6(第1電極)と、基板3に設けられた電極パッド6(第2電極)とをフリップチップ方式により電気的に接続する。また、バンプ電極5の周囲と電極パッド6の露出した部分には絶縁膜4が形成されている。
 バンプ電極5の材質は、特に限定する必要はなく、一般的に用いられているものを使用可能である。例えば、Au、Cu、半田等の金属が挙げられ、半田バンプ材質の例としては、Sn/Pb、Sn/Ag、Sn/Cu、Sn/Zn、Sn/Biおよびこれら前記した材料に特定の添加元素をさらに加えた材料があり、これらを適宜用いることができる。
 絶縁膜4は、バンプ電極5を完全に覆っている。電極パッド6の一部が露出している場合は、露出した電極パッド6も完全に覆っている。
 絶縁膜4に使用される材料の体積抵抗率は、1011Ω・cm以上であることが望ましく、膜厚は10μm以上であることが望ましい。絶縁膜4に使用する材料の例として、例えば、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、シリコーン樹脂等があげられる。
 これらの材料は、それぞれ単体で用いてもよいし、2種以上組み合わせて用いてもよい。また、これらの材料には、シリカフィラー等の無機充填剤等が充填されていてもよい。この中でも、接着性に優れたエポキシ樹脂をベースとしたものを使用することが望ましい。
 導電性樹脂7(第1導電性樹脂)は、半導体素子2の側面部、また半導体素子2と基板3とを接続するフィレット部分を形成している。導電性樹脂7は、半導体素子2の側面面積の80%以上に接触していることが望ましい。なお、バンプ電極5の周囲には絶縁膜4が設けられているため、バンプ電極5と導電性樹脂7とは電気的には接続しておらず、絶縁状態である。
 導電性樹脂7の材質は特に限定する必要はなく、一般的なものを用いることが可能である。例えば、エポキシ樹脂、シリコーン樹脂、またはエポキシ樹脂とシリコーン樹脂のハイブリッド樹脂等の母体となる樹脂に金属粒子を充填したものを用いることができる。導電性樹脂7は、金属粒子を含んでいるため、電磁波の放射抑制だけでなく、熱伝導性が高く放熱効率が高い。
 導電性樹脂7に添加する金属粒子に関しては、様々なものが対象となるが、一例としては、Ag、Cu、Al等があげられる。粒子のサイズは1μm~10μm程度、形状は球形やフレーク状を一例として挙げることができるがこれに限定されない。金属粒子の充填量は50~90wt%が目安となるが、熱伝導率、体積抵抗率、粘度、弾性率、接着強度等を考慮して決定することが望ましい。
 半導体素子2からの電磁波の放射抑制や放熱効果を高める目的では、金属粒子の充填量を増やすことが望ましいが、一方で導電性樹脂4のフィレット形成性や接続信頼性に起因する接着強度向上の観点では、金属粒子の充填量が多いと問題になる場合があり、熱伝導率、体積低効率、粘度、弾性率、接着強度等のバランスを考慮して、金属粒子の充填量、金属粒子形状、金属粒子サイズを決定することが重要である。
 この点について導電性樹脂7の一例をあげると、エポキシ樹脂に85wt%の粒径0.5~10μmの球状のAgを添加した場合、熱伝導率20w/m・k、体積抵抗率4×10−5Ω・cm、粘度220Pa・s、弾性率9GPa、接着強度300N/mmの材料特性が得られる。
 シリコーン樹脂を使用した場合は、熱伝導率、体積低効率、弾性率、接着強度がエポキシ樹脂を使用した場合と比較して低下する。両者の使い分けは、エポキシ樹脂は、高放熱性や半導体素子2の接続補強による接続信頼性向上を狙う場合に優れている。一方、シリコーン系樹脂は、落下衝撃等に対する導電性樹脂4の耐クラック性等に優れる。また、両方の樹脂の特徴を活かしたい場合は、エポキシとシリコーンのハイブリッド樹脂を用いることができる。
 〔作用・効果の説明〕半導体素子2と基板3とは、互いに対向した面に設けられたバンプ電極5を介してフリップチップ方式により接続している。また絶縁膜4は、バンプ電極5と露出している電極パット6の全てを覆っている。そして導電性樹脂7は、半導体素子2と基板3とのフィレット部分、また絶縁膜4を含めた半導体素子の側面部分を含む周囲に設けられている。
 上記構成により、導電性樹脂7は、半導体素子2と基板3との熱膨張係数の違いから発生する熱応力に対して、両者の接続信頼性を向上させる補強材として働き、接続強度を増加することができる。
 また導電性樹脂7は、半導体素子2の周囲、また絶縁膜4を介してバンプ電極5の周囲に設けられている。そのため、半導体素子2やバンプ電極5から放射する電磁波のシールドとして、電磁放射などの影響を抑制することができる。
 フリップチップ方式は、半導体素子2と基板3とのあいだに、半導体素子が動作するときに発生する熱がこもりやすい。本実施形態では、半導体素子2の周囲に放熱性の高い導電性樹脂7を設けているため、半導体素子2と基板3とのあいだにこもった熱を効率よく放熱することができる。
 なおバンプ電極5と導電性樹脂7とは、お互いに電気的に接続しておらず、あいだに絶縁膜4を設けている。そのため導電性樹脂7は、半導体素子2と基板3との電気特性に影響を与えない。
 以上に述べた本実施形態における高周波モジュール1は、絶縁膜4及び導電性樹脂7により、バンプ電極5を補強できるため、接続信頼性に優れ、バンプ電極5と導電性樹脂7とが接触することが無いため、半導体素子2の電気特性を確保することができる。また導電性樹脂7によるフィレット構造により、半導体素子2の電磁波の放射抑制、放熱性向上といった課題の改善を同時に満たした小型薄型で製造容易性に優れたフリップチップ構造の高周波モジュール1を実現することができる。
 〔第2の実施形態〕次に、第2の実施形態について図面を用いて説明する。図2は、本実施形態における高周波モジュール1の断面図である。
 〔構成の説明〕図2に示すように、本実施形態における高周波モジュール1は、導電性樹脂7が設けられている場所を規定している。それ以外の構造、接続関係は、第1の実施形態と同様であり、半導体素子2、基板3、絶縁膜4、バンプ電極5、電極パッド6、導電性樹脂7を備えている。
 本実施形態における高周波モジュール1は、第1の実施形態と同様に、半導体素子2と基板3とは、互いに対向した面に設けられたバンプ電極5を介してフリップチップ方式により接続している。また絶縁膜4は、バンプ電極5と露出している電極パット6の全てを覆っている。そして導電性樹脂7は、半導体素子2と基板3とのフィレット部分、絶縁膜4を含めた半導体素子の側面部分を含む周囲に設けられている。
 図2に示すように、半導体素子2と基板3にフィレットを形成している導電性樹脂7の一部は、半導体素子2と基板3との隙間に入り込んで設けられている。なお、導電性樹脂4に充填されている金属粒子の粒径は、半導体素子2と基板3の隙間よりも十分に小さいことが望ましい。また導電性樹脂7が供給する高さに制約が無い場合は、半導体素子2の上面の一部または全面に導電性樹脂7を被せてもよい。
 さらに、半導体素子2と基板3との隙間と半導体素子2の厚さの和である半導体素子実装高さをAとし、導電性樹脂7のフィレット部分と基板3とが接触する長さをBとした場合、A≦Bであることが望ましい。
 〔作用・効果の説明〕本実施形態における導電性樹脂7は、半導体素子2と基板3との隙間に設けることにより、導電性樹脂7が半導体素子2、および基板3と接触する面積を増やすことができる。上記構成により、導電性樹脂7はバンプ電極5を補強することで接続信頼性をより高めることができる。また電磁波放射を抑制するという効果を実現するとともに、半導体素子2から発生する熱に対しての放熱性についてもより高めることができる。
 また、一般的に半導体素子2に比べて、基板3は熱伝導率が低い。そこで、導電性樹脂7は、半導体素子との接触面積(A)より、基板3との接触面積(B)を大きくすることで、半導体素子2と基板3の放熱効率を増加させることができる。
 〔第3の実施形態〕次に、第3の実施形態について図面を用いて説明する。図3は、本実施形態における高周波モジュール1の断面図である。
 〔構成の説明〕図3に示すように、本実施形態における高周波モジュール1は、実施形態1と異なる点として基板3上に設けられている導体層8と導電性樹脂7とが熱的に接続し、導体層8が導電性樹脂7の外側に露出している点である。それ以外の構造、接続関係は、第1の実施形態と同様であり、半導体素子2、基板3、絶縁膜4、バンプ電極5、電極パッド6、導電性樹脂7を備えている。
 本実施形態における高周波モジュール1は、第1の実施形態と同様に、半導体素子2と基板3とは、互いに対向した面に設けられたバンプ電極5を介してフリップチップ方式により接続している。また絶縁膜4は、バンプ電極5と露出している電極パット6の全てを覆っている。そして導電性樹脂7は、半導体素子2と基板3とのフィレット部分、絶縁膜4を含めた半導体素子の側面部分を含む周囲に設けられている。
 図3に示すように、基板3は半導体素子2と接続している面に少なくとも1つ導体層8を設けている。そして導電性樹脂7のフィレットの一部が、導体層8の一部と重なって熱的に接続している。そして導体層8の少なくとも一部は、導電性樹脂7より外側に露出して設けられている。なお導電層8の露出部分は、半導体素子2の周囲全面に設けられていることが望ましい。
 〔作用・効果の説明〕本実施形態における高周波モジュール1は、熱伝導性の良い導電性樹脂7を基板3と接触させ、かつ導体層8とも接触させることで、より広い面積で放熱を行うことができるので、半導体素子2の放熱効果をより高めることができる。
 〔第4の実施形態〕次に、第4の実施形態について図面を用いて説明する。図4は、本実施形態における高周波モジュール1の断面図である。
 〔構成の説明〕図4に示すように、本実施形態における高周波モジュール1は、実施形態1と異なる点として基板3上に電磁波吸収体11が設けられている点である。それ以外の構造、接続関係は、第1の実施形態と同様であり、半導体素子2、基板3、絶縁膜4、バンプ電極5、電極パッド6、導電性樹脂7を備えている。
 本実施形態における高周波モジュール1は、第1の実施形態と同様に、半導体素子2と基板3とは、互いに対向した面に設けられたバンプ電極5を介してフリップチップ方式により接続している。また絶縁膜4は、バンプ電極5と露出している電極パッド6の全てを覆っている。そして導電性樹脂7は、半導体素子2と基板3とのフィレット部分、絶縁膜4を含めた半導体素子の側面部分を含む周囲に設けられている。
 さらに本実施形態における高周波モジュール1は、図4に示すように、半導体素子2と対向する基板3の表面に、電磁波吸収体11を設けている。電磁波吸収体11は、特に限定されず電磁波を吸収できるものであればよい。
 例えば電磁波吸収体11は、酸化鉄を主成分とするフェライト粉をエポキシ樹脂に含有させたものをスクリーン印刷法等により、所定の箇所に塗布して硬化させることで形成することができる。なおフェライト粉の含有率は、印刷性等を考慮して決定されるが、50~90wt%が望ましい。
 電磁波吸収体11の他の形成方法としては、NiZnを含有する酸化鉄で構成されるフェライト・メッキを用いることができる。フェライト・メッキの形成方法は、酸化液(NaNO)と反応液(FeClとMnCl)をマスキングした基板3の表面に吹き付け、フェライト・メッキ形成後にマスクを除去することで、所定の箇所に形成可能である。
 電磁波吸収体11の厚さは、電磁波吸収体11が半導体素子2と接触することを防ぐために、バンプ電極の高さより薄くすることが望ましい。なお具体的な電磁波吸収体11の厚さは、バンプ構造や要求特性にもよるが、スクリーン印刷法の場合は数十μm、フェライト・メッキの場合は数μmが望ましい。電磁波吸収体11の粒子径は、電磁波吸収体11の膜厚よりも小さくすることが望ましい。
 〔作用・効果の説明〕導電性樹脂7は、含有する金属粒子の量を増やすと、電磁シールド効果は高くすることができる。しかし、金属粒子を増やすことで硬化前の粘度が高くなってしまい、基板3へのフィレット形成が困難となり放熱効果を低下させてしまう。
 一方、導電性樹脂7は、含有する金属粒子の量を減らすと、粘度を低減できるため、接触面積の大きい理想的なフィレット形成が容易となり放熱効果は向上する。しかし、金属粒子が減ってしまうため、電磁シールド効果は低くなってしまう。
 つまり、電磁シールド効果と放熱効果の両者を実現するためには、両者の効果を考慮しながら、導電性粒子7に添付する金属粒子を所定の範囲内で導電性樹脂7に含有させる必要があった。
 本実施形態における高周波モジュール1では、半導体素子2と対向する基板3表面に電磁波吸収体11を形成している。そのため電磁波吸収体11は半導体素子2と基板3との間における電磁波を吸収することができる。
 つまり電磁波吸収体11を設けることで、電磁シールド効果を高めることができるので、導電性樹脂7に求められる電磁シールド効果実現のための要求物性を緩和することができる。その結果、導電性樹脂7の物性をフィレット形成、つまり放熱特性を重視したものとすることができ、電磁シールド性、放熱性、信頼性の確保が容易になる。
 また半導体素子2が、基板3と対向する面に高周波回路を設けていた場合、電磁波吸収体11は、高周波回路と少なくとも一部が対向して設けられていることが望ましい。電磁波吸収体11は、高周波回路と少なくとも一部対向して設けることで、外部から半導体素子へ電磁波遮断や、EMI(Electromagnetic interference)規格に対応させるための電磁波放射抑制を、さらに高めることができる。なお本実施形態では、電磁波吸収体11としてフェライトを用いたが、他の磁性体材料でもよい。
 〔第5の実施形態〕次に、第5の実施形態について図面を用いて説明する。図5は、本実施形態における高周波モジュール1の断面図である。
 〔構成の説明〕図5に示すように、本実施形態における高周波モジュール1は、実施形態1と異なる点として基板3上に凹部12が設けられており、さらにその凹部12中に電磁波吸収体11が設けられている点である。それ以外の構造、接続関係は、第1の実施形態と同様であり、半導体素子2、基板3、絶縁膜4、バンプ電極5、電極パッド6、導電性樹脂7を備えている。
 本実施形態における高周波モジュール1は、第1の実施形態と同様に、半導体素子2と基板3とは、互いに対向した面に設けられたバンプ電極5を介してフリップチップ方式により接続している。また絶縁膜4は、バンプ電極5と露出している電極パット6の全てを覆っている。そして導電性樹脂7は、半導体素子2と基板3とのフィレット部分、絶縁膜4を含めた半導体素子の側面部分を含む周囲に設けられている。
 さらに本実施形態における高周波モジュール1では、図5に示すように、半導体素子2と対向する基板3の表面に、凹部12が設けられており、凹部12中に電磁波吸収体11が設けている。
 電磁波吸収体11は、電磁波を吸収できるものであれば特に限定されず、第4の実施形態に記載の材質・製造方法を用いることが出来る。半導体素子2と対向する基板3表面に凹部12を形成する方法については特に限定されず、基板3の製造段階で基板3の表面層やソルダーレジストを開口してもよいし、機械加工による後加工で凹部12を形成してもよい。
 〔作用・効果の説明〕半導体素子2は、回路面に電磁波吸収体11が直接接触すると電磁波吸収体11の誘電率などの影響を受け、電気特性が低下してしまうと言う問題があった。
 一方、電磁波吸収体11の膜厚は、厚いほうが電磁シールド効果は高いが、半導体素子2の回路面に電磁波吸収体11が直接接触しないようにすると、電磁波吸収体11の厚さをバンプ電極5の高さより薄くしなければいけないという制約があった。
 そこで本実施形態における高周波モジュール1は、半導体素子2と対向する基板3表面に凹部12を設けることで、電磁波吸収体11表面と半導体素子2の回路面の位置関係を調整することができる。その結果、電磁波吸収体11厚の厚さへの制約が緩和され、電磁波吸収体11を厚くすることができるため、より大きな電磁シールド効果を得ることが可能となる。
 また半導体素子2が、基板3と対向する面に高周波回路を設けていた場合、電磁波吸収体11は、高周波回路と少なくとも一部が対向して設けられていることが望ましい。電磁波吸収体11は、高周波回路と少なくとも一部対向して設けることで、外部から半導体素子へ電磁波遮断や、EMI規格に対応させるための電磁波放射抑制を、さらに高めることができる。
 なお図5には、導電性樹脂7と接触する導体層8が記載されているが、本実施形態は導体層8があることに限定されない。つまり導電層8を設けない場合であっても、電磁波放射抑制の効果を実現することができる。但し、導体層8を設けた場合でも、電磁波放射抑制の効果と、ともに放熱効果についても実現することができる。
 〔第6の実施形態〕次に、第6の実施形態について図面を用いて説明する。図6は、本実施形態における高周波モジュール1の断面図である。
 〔構成の説明〕図6に示すように、本実施形態における高周波モジュール1は、実施形態1と異なる点は、半導体素子2の高周波回路9に回路保護膜10が形成されている点である。それ以外の構造、接続関係は、第1の実施形態と同様であり、半導体素子2、基板3、絶縁膜4、バンプ電極5、電極パッド6、導電性樹脂7を備えている。
 本実施形態における高周波モジュール1は、第1の実施形態と同様に、半導体素子2と基板3とは、互いに対向した面に設けられたバンプ電極5を介してフリップチップ方式により接続している。また絶縁膜4は、バンプ電極5と露出している電極パット6の全てを覆っている。そして導電性樹脂7は、半導体素子2と基板3とのフィレット部分、絶縁膜4を含めた半導体素子の側面部分を含む周囲に設けられている。
 図6に示すように、半導体素子2は、基板3と対向する面に高周波回路9を設けている。そして高周波回路9上には、回路保護膜10が形成されている。つまり、高周波回路9は、半導体素子2上で回路保護膜10に覆われているため、高周波回路9は露出していない。なお、回路保護膜10の材料の一例としては、ポリイミド樹脂があげられる。
 半導体素子2の回路保護膜10に対応する部分と、基板3との間には導電性樹脂7′(第2導電性樹脂)が設けられている。上記導電性樹脂7′(第2導電性樹脂)は、半導体素子2の周囲に設けられ、フィレットを形成している導電性樹脂7(第1導電性樹脂)と同じものを使用して、連続して形成してもよい。また放熱性を重視する等の目的で、第1導電性樹脂と第2導電性樹脂とを分離させ、金属粒子を含む量を配置される場所により異なるものにしてもよい。その他の点については、上記の実施形態と同様である。
 〔作用・効果の説明〕高周波回路9を有する半導体素子2は、回路面を絶縁樹脂で直接覆ってしまうと絶縁樹脂の誘電率などの影響を受け、電気特性が低下してしまうと言う問題があった。
 そこで本実施形態における高周波モジュール1は、半導体素子2の基板3と対向する面に高周波回路9を設けており、高周波回路9上には回路保護膜10が形成されている。上記構成にように回路保護膜10を設けることで、高周波回路9と基板3とのあいだに導電性樹脂7′(第2導電性樹脂)を設けた場合においても、導電性樹脂7′が高周波回路9に与える電気特性の影響を抑えることができる。
 また本実施形態は、半導体素子2の周辺部でフィレットを形成している導電性樹脂7(第1導電性樹脂)とは分離して、高周波回路9に対応する部分に金属粒子を多く含む導電性樹脂7′(第2導電性樹脂)を設けてもよい。つまり、導電性樹脂7を配置する場所により、導電性樹脂7が含む金属粒子の量を変えることができる。
 例えば、高周波回路9に対応する導電性樹脂7′(第2導電性樹脂)は、金属粒子を多く含むことで、放熱性向上に重点を置き、より熱伝導率を高める。つまり高周波回路9で発生した熱は、熱伝導率の高い第2導電性樹脂を介して基板3に伝わり、基板3の裏面から熱を効率よく放射することができる。
 一方、半導体素子2の周辺部でフィレットを形成している導電性樹脂7(第1導電性樹脂)は、第2導電性樹脂に比べて含んでいる金属粒子を少なくすることで、導電性樹脂7(第1導電性樹脂)の粘度を下げ、フィレット形状の安定化を行ない、半導体素子2と基板3との接続強度を高める。つまり、主に第2導電性樹脂は、半導体素子2の放熱を目的として、第1導電性樹脂は、半導体素子2と基板3との接続強度を維持することを目的している。
 また第1導電性樹脂7と第2導電性樹脂7′とで、異なる材質にすることもできる。つまり、高周波回路基板9に対応する位置に設けられる第2導電性樹脂7′は、放熱特性を高める必要があるため、エポキシ樹脂にて形成する。一方、半導体素子2の周辺部でフィレットを形成している第1導電性樹脂7は、落下衝撃耐性を高めるために弾力性のあるシリコーン樹脂にて形成し、落下衝撃で発生しやすいフィレットのクラックを防止することができる。
 また本実施形態では、第4の実施形態、第5の実施形態に記載された電磁波吸収体11を設けてもよい。つまり半導体素子2と対向する基板3の表面、または基板表面に設けた凹部12に電磁波吸収体11を具備してもよい。(図示しない)そして電磁波吸収体11上に、導電性樹脂7′(第2導電性樹脂)を設ける。その結果、電磁波吸収体11により、電磁シールド効果が増すとともに、導電性樹脂7′により放熱性を高めることができる。
 〔第7の実施形態〕次に、第7の実施形態について図面を用いて説明する。図7は、図2に示す高周波モジュール1について、製造方法の一例を工程順に示す工程図である。以下、同図を参照して工程順に説明する。
 まず、図7Aに示すように、一方の面にバンプ電極5が形成された半導体素子2を用意する。
 次に、図7Bに示すように、バンプ電極5の周囲に絶縁膜4を形成する。絶縁膜4の形成方法は、例えば所定の厚さに均一化した硬化前の絶縁膜樹脂にバンプ電極5を接触させて転写する方法が考えられる。
 硬化前の絶縁膜樹脂を所定の厚さに均一化する方法としては、平坦なガラス板上に所定の厚さの金属板を両サイドに貼り付け、金属板の厚さと同じ厚さになるように、硬化前の絶縁膜樹脂をスキージングする。このように形成した絶縁膜樹脂にバンプ電極5を均等に押し付けて、バンプ電極5に絶縁膜4を転写する。
 絶縁膜4の厚さのみでなく、硬化前の絶縁膜4の粘度、バンプ電極5に転写する際の絶縁膜4の厚さ、転写時間を調整することで、絶縁膜4の転写量を制御する。
 絶縁膜4の適量の定義は、前述したように半導体素子2と基板3をバンプ電極5にて接続した際に、絶縁膜4がバンプ電極5を完全に覆う量である。さらに電極パッド6の一部が露出している場合は、露出した電極パッド6も完全に覆う量である。
 また、半導体素子2を実装後に最外周のバンプ電極5の間を絶縁膜4が完全にふさいでもよい。この場合、導電性樹脂7が含む金属粒子の充填性を制御することにより、導電性樹脂7が高周波回路9に浸入することを防ぐことができる。
 次に図7Cに示すように、フリップチップマウンタ等を用いて、半導体素子2と基板3の位置合わせを行ない、電気的接続を行う。
 まず、バンプ電極5がAuの場合について説明する。半導体素子2を基板3に搭載する前に、基板3の表面にプラズマ洗浄等を行う。基板3表面の不純物を除去することでバンプ電極5の接続性が向上する。
 半導体素子2を基板3に搭載し、バンプ電極5によって電気的接続を行なう場合、加熱加圧により、絶縁膜4を押しひろげてAuであるバンプ電極5と電極パッド6とを接触させるとともに拡散接合を行う。そして同時に、絶縁膜4の硬化を進めることで、絶縁膜4が形成されたバンプ接続による半導体素子2と基板3の電気的接続する。この際、電極パッド6の表面はAuであることが望ましい。
 次に、バンプ電極5が半田の場合について説明する。半田の場合、半田表面に存在する半田酸化膜を除去して接続することで接続性が向上する。その一例として、フラックス作用を持つ材料を絶縁膜4として用い、バンプ電極5の接続時に絶縁膜4にフラックス作用を発現させて、バンプ電極5の酸化膜を除去することで良好な接続を得ることが可能となる。
 絶縁膜4に酸化膜除去作用を付加する方法は、アクリル酸、マレイン酸などの不飽和酸、蓚酸、マロン酸などの有機二酸、クエン酸などの有機酸をはじめ、炭化水素の側鎖に、ハロゲン基、水酸基、ニトリル基、ベンジル基、カルボキシル基等を少なくとも1つ以上を添加することにより可能である。このようなフラックス作用を有する剤は、二種以上組合せて用いることができる。なお、フラックスには、公知のゲル化剤を含むこともできる。
 半田の場合、バンプ電極5と電極パッド6を電気的に接続する方法は、例えば半導体素子2を搭載時に加熱により、半田であるバンプ電極5を溶融し、電極パッド6に半田であるバンプ電極6を濡れ広げることで接続するとともに、絶縁膜4の硬化を進める。
 このときに注意すべき点は、半田が溶融した状態で加圧を続けると、バンプ電極5が潰れてしまい、良好な接続ができない。そこで、バンプ電極5が潰れないような低荷重制御を行なうか、半導体素子2の位置制御によりバンプ電極5の接続を行なう。
 また、他の接続方法として、半導体素子2を基板3上に搭載後、リフロー炉を用いて加熱を行なうことで、バンプ電極5を溶融し電極パッド7と接続するとともに、絶縁膜4の硬化を進める。
 絶縁膜樹脂12の硬化に関しては、バンプ電極5接続時の加熱による硬化を仮硬化とし、バンプ電極5接続後にオーブン等による加熱工程にて本硬化を行う。
 次に、図7Dに示すように、導電性樹脂7を半導体素子2の周囲に塗布することで、フィレットを形成する。
 導電性樹脂7の塗布方法は、一般的なディスペンサ等を用いることができる。導電性樹脂7の塗布量の調整方法は、塗布位置、ディスペンサのニードル移動速度、ニードル径、導電性樹脂供給量等を調整することで可能であり、塗布位置や速度を正確に制御できる塗布ロボットを使用することが望ましい。
 導電性樹脂7の塗布が完了した状態で、オーブン等で加熱し、導電性樹脂7の硬化を完了することで、本発明の高周波モジュールを製造する。
 〔第8の実施形態〕次に、第8の実施形態について図面を用いて説明する。図8は、図4に示す高周波モジュール1について、製造方法の一例を工程順に示す工程図である。
 本実施形態における製造方法が、第7の実施形態と異なる点は、半導体素子2と対向する基板3表面に電磁波吸収体11を設けた点である。以下、図8を参照して工程順に説明する。
 まず、図8Aに示すように、一方の面にバンプ電極5が形成された半導体素子2を用意する。
 次に、図8Bに示すように、バンプ電極5の周囲に絶縁膜4を形成する。なお、絶縁膜4の形成方法や、絶縁膜4を所定の厚さに均一化する方法や、絶縁膜4の転写量の制御は、第7の実施形態と同様である。
 続いて、図8Cに示すように、半導体素子2と対向する基板3表面に電磁波吸収体11を形成する。電磁波吸収体11の形成方法は、スクリーン印刷法による印刷マスクを用いて、所定量、所定形状の電磁波吸収体11を供給してもよいし、NiZnを含有する酸化鉄で構成されるフェライト・メッキを用いてもよい。フェライト・メッキの場合の形成方法は、酸化液(NaNO)と反応液(FeClとMnCl)を、マスキングした基板3の表面に吹き付け、フェライト・メッキ形成後にマスクを除去することで、所定の箇所に形成可能である。
 電磁波吸収体11を基板3の表面に形成後、電磁波吸収体11の材料によっては、所定の条件により電磁波吸収体11の硬化を行なうことで、電磁波吸収体11の形成が完了する。例えば、エポキシ樹脂と電磁波吸収体11の粒子とで構成される電磁波吸収体11の場合、150℃で1時間程度、エポキシ樹脂の硬化を行なうことで、電磁波吸収体11の硬化が完了する。
 次に図8Dに示すように、フリップチップマウンタ等を用いて、半導体素子2と基板3の位置合わせを行なって搭載し、電気的接続を行う。なお、第5の実施形態と同様の工程により、絶縁膜4の硬化やバンプ電極5による半導体素子2と基板3の電気的接続方法については、第7の実施形態で記載した方法と同様である。
 次に図8Eに示すように導電性樹脂4にてフィレットを形成するが、この工程は第7の実施形態で記載した方法と同様である。
 〔第9の実施形態〕次に、第9の実施形態について図面を用いて説明する。図9は、図5に示す高周波モジュール1について、製造方法の一例を工程順に示す工程図である。
 本実施形態における製造方法が、第7の実施形態と異なる点は、半導体素子2と対向する基板3表面に凹部12を設け、凹部12に電磁波吸収体11を設けた点である。以下、図9を参照して工程順に説明する。
 まず、図9Aに示すように、一方の面にバンプ電極5が形成された半導体素子2を用意する。
 次に、図9Bに示すように、バンプ電極5の周囲に絶縁膜4を形成する。なお、絶縁膜4の形成方法や、絶縁膜4を所定の厚さに均一化する方法や、絶縁膜4の転写量の制御は、第7の実施形態と同様である。
 続いて、図9Cに示すように、半導体素子2の高周波回路9表面に対向する基板3表面に凹部12を形成する。基板3表面に凹部12を形成する方法は、一般的なものでよく、基板3の製造段階で、基板3の表面層やソルダーレジストを開口しておいてもよいし、機械加工等による後加工でも凹部12を形成することができる。
 続いて、凹部12に電磁波吸収体11を形成する。なお電磁波吸収体11の形成方法は、第8の実施形態で記載した方法と同様である。またここでは、電磁波吸収体11の表面を周囲の基板表面と同じにしてフラットになるようにした。
 次に図9Dに示すように、フリップチップマウンタ等を用いて、半導体素子2と基板3の位置合わせを行なって搭載し、電気的接続を行う。なお、絶縁膜4の硬化やバンプ電極5による半導体素子2と基板3の電気的接続方法については、第7の実施形態で記載した方法と同様である。
 次に図9Eに示すように導電性樹脂4にてフィレットを形成するが、この工程は第7の実施形態で記載した方法と同様である。
 〔第10の実施形態〕次に、第10の実施形態について図面を用いて説明する。図10は、図6に示す高周波モジュール1について、製造方法の一例を工程順に示す工程図である。
 本実施形態における製造方法が、第7の実施形態と異なる点は、半導体素子2の基板3と対向する面に形成した高周波回路9の表面を回路保護膜10で覆い、さらに回路保護膜10と基板3との間に導電性樹脂7′を設けた点である。以下、図10を参照して工程順に説明する。
 まず、図10Aに示すように、一方の面にバンプ電極5が形成された半導体素子2を用意する。
 次に、図10Bに示すように、バンプ電極5の周囲に絶縁膜4を形成する。なお、絶縁膜4の形成方法や、絶縁膜4を所定の厚さを均一化する方法や、絶縁膜4の転写量の制御は、第7の実施形態と同様である。
 また基板3上には、半導体素子2の回路保護膜10と対向する所定の位置に第2導電性樹脂7′を供給する。このとき注意すべき点は、半導体素子2を基板3上に搭載した際に、第2導電性樹脂7′と絶縁膜樹脂4とが混ざらないように第2導電性樹脂7′の塗布量及び塗布位置を制御する必要がある。
 その理由は、絶縁膜4の硬化促進前に導電性樹脂7を混入すると、絶縁膜4の絶縁性が保てなくなるためである。導電性樹脂7の供給方法は、ディスペンサや塗布ロボットを利用してもよいし、他の方法としては、印刷マスクを用いて、所定量、所定形状の導電性樹脂7を供給してもよい。
 続いて図10Cに示すように、フリップチップマウンタ等を用いて、半導体素子2と基板3の位置合わせを行なって搭載し、電気的接続を行う。なお、第7の実施形態と同様の工程により、絶縁膜4の硬化を進める場合、回路保護膜10と対向した位置に設けられた導電性樹脂7′の硬化を同時にすすめる。上記工程により、半導体素子2と基板3とを導電性樹脂7′により接続することができる。
 次に図10Dに示すように導電性樹脂4にてフィレットを形成するが、この工程は第7の実施形態で記載した方法と同様である。
 〔付記1〕
少なくとも一方の面に第1電極を設けている半導体素子と
前記半導体素子と対向する面に第2電極を設けている基板と、
前記第1電極と前記第2電極とを接続するバンプ電極と、
前記バンプ電極、前記第1電極、および前記第2電極の周囲を被覆する絶縁膜と、
前記半導体素子と前記基板とを接続し、前記半導体素子が発する熱を放熱する第1導電性樹脂とを備えていることを特徴とする高周波モジュール。
 〔付記2〕
前記第1導電性樹脂は、前記半導体素子の側面部に設けられていることを特徴とする付記1に記載の高周波モジュール。
 〔付記3〕
前記第1導電性樹脂は、母体となる樹脂に金属粒子が添加され、前記金属粒子の粒径は、前記半導体素子と前記基板の間よりも小さいことを特徴とする付記1及び2に記載の高周波モジュール。
 〔付記4〕
前記第1導電性樹脂の一部は、前記半導体素子と前記基板との間に入り込んでいることを特徴とする付記3に記載の高周波モジュール。
 〔付記5〕
前記半導体素子の厚みと、前記半導体素子と前記モジュール基板の隙間の和である半導体素子実装高さは、前記第1導電性樹脂と前記基板との接触長よりも短いことを特徴とする付記1乃至4に記載の高周波モジュール。
 〔付記6〕
前記基板の前記半導体素子と接続している面に導体層を設け、
前記第1導電性樹脂の少なくとも一部は、前記導体層と熱的に接続していることを特徴とする付記1乃至5に記載の高周波モジュール。
 〔付記7〕
前記半導体素子と対向する前記基板表面に電磁波吸収体を設けていることを特徴とする付記1乃至6に記載の高周波モジュール。
 〔付記8〕
前記電磁波吸収体の厚さは、前記バンプ電極の厚さより薄いことを特徴とする付記7に記載の高周波モジュール。
 〔付記9〕
前記半導体素子と対向する前記基板表面に凹部を設けており、前記凹部に前記電磁波吸収体を設けていることを特徴とする付記7に記載の高周波モジュール。
 〔付記10〕
前記基板と対向する前記半導体素子表面に高周波回路を設け、
前記高周波波回路と前記電磁波吸収体とは少なくとも一部が対向して設けられていることを特徴とする付記7に記載の高周波モジュール。
 〔付記11〕
前記半導体素子の前記基板と対向する面に設けられた高周波回路と、
前記高周波回路を覆っている回路保護膜とを備え、
前記回路保護膜と前記基板との間に第2導電性樹脂を設けていることを特徴とする付記3乃至10に記載の高周波モジュール。
 〔付記12〕
前記半導体素子と前記基板との間に設けられた第2導電性樹脂と、前記半導体素子の側面部に設けられた第1導電性樹脂とが分離して設けられており、
前記第2導電性樹脂が含む金属粒子は、前記第1導電性樹脂が含む金属性樹脂より多いことを特徴とする付記11に記載の高周波モジュール。
 〔付記13〕
前記第2導電性樹脂は、エポキシ樹脂で形成されており、
前記第1導電性樹脂は、シリコーン樹脂で形成されていることを特徴とする付記12に記載の高周波モジュール。
 〔付記14〕
半導体素子に形成されたバンプ電極に硬化前の絶縁膜樹脂を供給する第1工程と、
前記半導体素子と基板を位置合わせして、前記基板上に前記半導体素子を搭載する第2工程と、
加熱により前記バンプ電極と前記基板を電気的に接続するとともに前記絶縁膜樹脂の硬化を促進して前記バンプ電極周囲に絶縁膜を形成する第3工程と、
前記基板に搭載された前記半導体素子の周囲に導電性樹脂を供給する第4工程と、
前記導電性樹脂を硬化する第5工程とを含むことを特徴とする高周波モジュールの製造方法。
 〔付記15〕
前記第1工程と前記第2工程のあいだに、
前記半導体素子と対向する前記基板表面に、電磁波吸収体を形成する工程を設けることを特徴とする付記14に記載の高周波モジュールの製造方法。
 〔付記16〕
前記第1工程と前記第2工程のあいだに、
前記半導体素子と対向する前記基板表面に、凹部を形成する工程と、
前記凹部に電磁波吸収体を形成する工程とを設けることを特徴とする付記14に記載の高周波モジュールの製造方法。
 〔付記17〕
前記第1工程と第2工程のあいだに
前記基板の前記半導体素子搭載位置の所定の部分に、第2導電性樹脂を供給する工程と、
前記第3工程と前記第4工程のあいだに
前記第2導電性樹脂の硬化を促進して前記半導体素子と前記基板とを前記導電性樹脂を介して接続する工程とを設けることを特徴とする付記14に記載の高周波モジュールの製造方法。
 以上、本発明を上記実施の形態及び実施例に即して説明したが、本発明は、上記実施の形態、及び実施例の構成のみに限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことはもちろんである。
 なお、この出願は、2010年10月21日に出願された日本出願特願2010−236272と、2011年2月1日に出願された特願2011−019613とを基礎とする優先権を主張し、その開示の全てをここに取り込む。
 1 高周波モジュール
 2 半導体素子
 3 基板
 4 絶縁膜
 5 バンプ電極
 6 電極パッド
 7 導電性樹脂
 8 導体層
 9 高周波回路
 10 回路保護膜
 11 電磁波吸収体
 12 凹部

Claims (10)

  1.  少なくとも一方の面に第1電極を設けている半導体素子と
     前記半導体素子と対向する面に第2電極を設けている基板と、
     前記第1電極と前記第2電極とを接続するバンプ電極と、
     前記バンプ電極、前記第1電極、および前記第2電極の周囲を被覆する絶縁膜と、
     前記半導体素子と前記基板とを接続し、前記半導体素子が発する熱を放熱する第1導電性樹脂とを備えていることを特徴とする高周波モジュール。
  2.  前記第1導電性樹脂は、前記半導体素子の側面部に設けられていることを特徴とする請求項1に記載の高周波モジュール。
  3.  前記半導体素子の厚みと、前記半導体素子と前記モジュール基板の隙間の和である半導体素子実装高さは、前記第1導電性樹脂と前記基板との接触長よりも短いことを特徴とする請求項1乃至2に記載の高周波モジュール。
  4.  前記基板の前記半導体素子と接続している面に導体層を設け、
     前記第1導電性樹脂の少なくとも一部は、前記導体層と熱的に接続していることを特徴とする請求項1乃至3に記載の高周波モジュール。
  5.  前記半導体素子と対向する前記基板表面に電磁波吸収体を設けていることを特徴とする請求項1乃至4に記載の高周波モジュール。
  6.  前記電磁波吸収体の厚さは、前記バンプ電極の厚さより薄いことを特徴とする請求項5に記載の高周波モジュール。
  7.  前記半導体素子と対向する基板表面に凹部を設けており、前記凹部に前記電磁波吸収体を設けていることを特徴とする請求項5に記載の高周波モジュール。
  8.  前記基板と対向する前記半導体素子表面に高周波回路を設け、
     前記高周波波回路と前記電磁波吸収体とは少なくとも一部が対向して設けられていることを特徴とする請求項5に記載の高周波モジュール。
  9.  前記半導体素子の前記基板と対向する面に設けられた高周波回路と、
     前記高周波回路を覆っている回路保護膜とを備え、
     前記回路保護膜と前記基板との間に第2導電性樹脂を設けていることを特徴とする付記1乃至8に記載の高周波モジュール。
  10.  半導体素子に形成されたバンプ電極に硬化前の絶縁膜樹脂を供給する第1工程と、
     前記半導体素子と基板を位置合わせして、前記基板上に前記半導体素子を搭載する第2工程と、
     加熱により前記バンプ電極と前記基板を電気的に接続するとともに前記絶縁膜樹脂の硬化を促進して前記バンプ電極周囲に絶縁膜を形成する第3工程と、
     前記基板に搭載された前記半導体素子の周囲に導電性樹脂を供給する第4工程と、
     前記導電性樹脂を硬化する第5工程とを含むことを特徴とする高周波モジュールの製造方法。
PCT/JP2011/071936 2010-10-21 2011-09-20 高周波モジュール及びその製造方法 WO2012053321A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010236272 2010-10-21
JP2010-236272 2010-10-21
JP2011-019613 2011-02-01
JP2011019613 2011-02-01

Publications (1)

Publication Number Publication Date
WO2012053321A1 true WO2012053321A1 (ja) 2012-04-26

Family

ID=45975040

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/071936 WO2012053321A1 (ja) 2010-10-21 2011-09-20 高周波モジュール及びその製造方法

Country Status (1)

Country Link
WO (1) WO2012053321A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014074933A2 (en) * 2012-11-09 2014-05-15 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140709A (ja) * 1997-07-18 1999-02-12 Nec Eng Ltd 半導体実装構造およびその製造方法
JP2000040776A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体素子の実装構造
JP2001319987A (ja) * 2000-05-02 2001-11-16 Fujitsu Ltd 集積回路パッケージ
JP2003007930A (ja) * 2001-05-30 2003-01-10 Alcatel シールドを備えた電子素子
JP2007242761A (ja) * 2006-03-07 2007-09-20 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140709A (ja) * 1997-07-18 1999-02-12 Nec Eng Ltd 半導体実装構造およびその製造方法
JP2000040776A (ja) * 1998-07-24 2000-02-08 Kyocera Corp 半導体素子の実装構造
JP2001319987A (ja) * 2000-05-02 2001-11-16 Fujitsu Ltd 集積回路パッケージ
JP2003007930A (ja) * 2001-05-30 2003-01-10 Alcatel シールドを備えた電子素子
JP2007242761A (ja) * 2006-03-07 2007-09-20 Seiko Epson Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014074933A2 (en) * 2012-11-09 2014-05-15 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
WO2014074933A3 (en) * 2012-11-09 2014-08-07 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
US8847412B2 (en) 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill

Similar Documents

Publication Publication Date Title
KR101829392B1 (ko) 반도체 패키지 및 그 제조 방법
US8324740B2 (en) Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device
US8581403B2 (en) Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
JP5573645B2 (ja) 半導体装置及び半導体装置の製造方法
KR20070025889A (ko) 초음파를 이용한 전자부품간의 접속방법
WO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
JP5569676B2 (ja) 電子部品の実装方法
KR20100137183A (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP2019197876A (ja) フリップチップパッケージ基板
JP3847693B2 (ja) 半導体装置の製造方法
JP5506170B2 (ja) 実装構造体および電子機器
WO2012053321A1 (ja) 高周波モジュール及びその製造方法
WO2009123125A1 (ja) 絶縁金属ベース回路基板及びそれを用いた混成集積回路モジュール
WO2009151108A1 (ja) 実装基板、及び基板、並びにそれらの製造方法
JP2013004648A (ja) 半導体パッケージの製造方法
JP2008244277A (ja) 半導体装置及びその製造方法
JP5333220B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP5577734B2 (ja) 電子装置および電子装置の製造方法
JPWO2020122014A1 (ja) 半導体装置用配線基板とその製造方法、及び半導体装置
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP2014103382A (ja) 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ
JP2010212698A (ja) 接続構造体及びその製造方法
JP2012004436A (ja) 電子装置及びその製造方法
TW201814792A (zh) 基板結構及其製法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11834161

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11834161

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP