JP2003007930A - シールドを備えた電子素子 - Google Patents

シールドを備えた電子素子

Info

Publication number
JP2003007930A
JP2003007930A JP2002141306A JP2002141306A JP2003007930A JP 2003007930 A JP2003007930 A JP 2003007930A JP 2002141306 A JP2002141306 A JP 2002141306A JP 2002141306 A JP2002141306 A JP 2002141306A JP 2003007930 A JP2003007930 A JP 2003007930A
Authority
JP
Japan
Prior art keywords
support
die
back surface
conductive
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002141306A
Other languages
English (en)
Inventor
Paul August Jozef Karel Louis Goetschalckx
パウル・オウグスト・ヨゼフ・カーレル・ルイ・フートシユハルクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2003007930A publication Critical patent/JP2003007930A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ダムの使用を必要としないような、またはダ
ムにカバーをはんだ付けすることを必要としないような
シールドを備えた電子素子を提供すること。 【解決手段】 少なくとも１つの電気伝導性接地平面２
を有する支持体１と、前記支持体１の方に向いた正面５
Ｂとは反対側の裏面５Ａを有し前記支持体１上に取り付
けられたフリップチップダイ５と、フリップチップダイ
５の裏面５Ａの電気伝導性層７を支持体１の接地平面２
に電気的に接続する電気伝導性手段８を備える電磁干渉
シールドとを備える素子。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電気伝導性接地平
面を有する支持体と、前記支持体の方に向いた正面とは
反対側の裏面を有し前記支持体上に取り付けられたフリ
ップチップダイと、前記支持体の前記接地平面に電気的
に接続された電磁干渉シールドとを備える電子素子に関
する。
【０００２】
【従来の技術】電磁干渉（ＥＭＩ）問題はよく知られて
いる。ＥＭＩは、アンテナが電話機で動作中の他の回路
構成要素に影響を与えるおそれのある無線周波数（Ｒ
Ｆ）を発する、携帯電話に特有の問題である。
【０００３】この問題を解決するため、ＥＭＩシールド
の処理が提案されてきた。
【０００４】その内容が参照により本明細書中に援用さ
れる米国特許第６０９２２８１号（ＵＳ６０９２２８
１）は、そのようなＥＭＩシールドを教示している。
【０００５】米国特許第６０９２２８１号のシールドで
は、支持体は、その底部が支持体の一部であるチャンバ
またはポケットを形成する電気伝導性ダムを備えてい
る。そのチャンバにフリップチップが配置される。チャ
ンバまたはポケットは、フリップチップから離れている
電気伝導性カバーにより閉じられる。カバーおよびダム
とフリップチップ間の自由空間は、電気絶縁性のカプセ
ル化物質で満たされる。
【０００６】そのようなシールドの形成は、別個の遮蔽
カバーや、ダム形成、はんだ付け作業、絶縁性カプセル
化物質の充填作業、等々を必要とするため高価である。
【０００７】
【発明が解決しようとする課題】本発明は、ダムの使用
を必要としないような、またはダムにカバーをはんだ付
けすることを必要としないようなシールドを備えた電子
素子を提供しようとするものである。
【０００８】
【課題を解決するための手段】本発明によれば、その目
的は、以下の点で本明細書の第１パラグラフに開示され
たタイプの素子において達成される。すなわち、電磁干
渉シールドが、フリップチップダイの裏面上の電気伝導
性層を支持体の接地平面に電気的に接続する電気伝導性
接続手段であって好ましくはフリップチップダイの裏面
全体を覆う電気伝導性接続手段を備える。
【０００９】有利には、ダイの周囲にファラデーケージ
を形成するように、伝導性手段がフリップチップダイの
裏面上の伝導性層を支持体の接地平面に電気的に接続す
る。
【００１０】好ましくは、フリップチップダイの裏面上
の伝導性層を支持体の接地平面に電気的に接続する電気
伝導性手段が、伝導性接着剤および／または伝導性テー
プを備える。
【００１１】他の一実施形態によれば、フリップチップ
ダイの裏面上の伝導性層を支持体の接地平面に接続する
電気伝導性接続手段が、ダイを通る伝導性接続部分を備
え、支持体に結合されるダイの正面上のボンディングパ
ッドに伝導性層を接続する。
【００１２】本発明は、さらに、本発明の素子を少なく
とも１つ備える電子回路を備える装置に関する。
【００１３】その装置は、好ましくは、少なくとも無線
周波数発信用のアンテナを備える。本発明の装置は、た
とえば、ＧＳＭやＤＥＣＴ用途の装置である。
【００１４】本発明の詳細および特徴は、添付の図面を
参照する以下の説明から明らかになろう。
【００１５】
【発明の実施の形態】図１および図２に示した電子素子
は、接地３に接続された層２Ａで構成された電気伝導性
接地平面２を少なくとも１つ有する支持体１を備えてい
る。
【００１６】支持体１は、有利には、種々の接続を行う
ために接地平面２に加えていくつかの伝導性の層または
中間層を備えるタイプのものである。
【００１７】フリップチップダイ５は、ダイ５を支持体
１に機械的結合および電気的接続させるためのバンプ層
６を介在させて前記支持体１上に取り付けられる。
【００１８】前記フリップチップダイは、支持体の方を
向いた正面５Ｂとは反対側の裏面５Ａを有し、前記裏面
５Ａは電気伝導性上面層７で覆われる。
【００１９】前記層７は、好ましくは裏面５Ａ全体を覆
い、たとえば、金属層または、金、銀、カーボンブラッ
ク、炭素繊維、カーボンシート、フィラメント、ラティ
ス、等々、といった伝導性材料を一案として樹脂層内に
混合するなどして含有する層である。
【００２０】電気伝導性接続手段８が、層７と支持体１
の電気伝導性接地平面２の間の電気的接続部分を形成す
る。
【００２１】図１および図２に示した実施例では、伝導
性手段８は、一方で層７の全端縁に付着され、他方で接
地３に接続する層２Ａに付着される伝導性接着剤であ
る。
【００２２】非伝導性材料製のアンダーフィル（ｕｎｄ
ｅｒ−ｆｉｌｌ）９が、機械的接触に使用されるバンプ
層６のバンプ６Ａ間に配置される。
【００２３】たとえばプラスチック製など絶縁材料製の
成形要素１０が、層７および接続手段８を保護のために
覆う。
【００２４】したがって、接地３に接続された支持体１
の層２Ａまたは接地平面２と、伝導性接続手段８と、ダ
イ５の裏面５Ａを覆う伝導性層７とにより、ダイ５の周
囲にファラデーケージが形成される。
【００２５】図示しなかった一実施形態においては、伝
導性接着剤が層７を完全に覆い、これによりダイ５につ
いてのさらなる保護体を形成している。
【００２６】さらなる一実施形態で、層７は接続手段８
と同じ伝導性接着剤で、その手段との統一体として形成
される。
【００２７】接続手段８は、伝導性接着剤の代わりに伝
導性テープとすることも可能である。
【００２８】図３は、接続手段８を形成する伝導性テー
プが層７の端縁上に貼り付けられている実施形態を示
す。
【００２９】代替実施形態では、テープが層７をも覆う
か、あるいは、層７がテープの一部分であって、そのテ
ープがダイ５の裏面５Ａをも覆う。
【００３０】他の一代替実施形態では、接続手段８は、
ダイ５のシリコン素材部分を通って延在する伝導性接続
部分を備えることも可能である。
【００３１】この接続部分は、ダイ５の支持体１の電気
伝導性部分２に接続される側にあるボンディングパッド
に裏面５Ａを覆う伝導性層７を接続する。
【００３２】この接続部分は、ダイ５を製造する途中で
組み込んでおくことも可能である。
【００３３】どのような実施形態であれ、本発明の電子
素子は、ワイヤを接合したりはんだ付けしたりする必要
がないので、容易にかつ低コストで製造することができ
る。
【００３４】本発明の素子は、ＥＭＩ（ＲＦ、ＥＭＣ、
等々）を防止すべき装置、たとえばＧＳＭやＤＥＣＴと
いった送信手段や送信アンテナ等々を備える装置におけ
る多くの用途が見出される。
【図面の簡単な説明】
【図１】覆いになっている成形部品を破線で示し、また
部分的に断面を示す、本発明の電子素子の部分斜視図で
ある。
【図２】図１の電子素子の横断面図である。
【図３】本発明の他の一実施形態に関連する、図２のも
のと同様の横断面図である。
【符号の説明】
１ 支持体 ２ 接地平面 ５ フリップチップダイ ５Ａ 裏面 ５Ｂ 正面 ６ バンプ層 ６Ａ バンプ ７ 電気伝導性層 ８ 電気伝導性接続手段 ９ アンダーフィル １０ 成形要素
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA02 BA04 CA05 CA21 DB17 EE07 5E321 AA14 BB21 BB32 GG05 5F044 KK02 LL01 RR18

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの電気伝導性接地平面
    （２）を有する支持体（１）と、 前記支持体（１）の方に向いた正面（５Ｂ）とは反対側
    の裏面（５Ａ）を有し、前記支持体（１）上に取り付け
    られたフリップチップダイ（５）と、 前記支持体（１）の前記接地平面（２）に電気的に接続
    された電磁干渉シールドとを備える電子素子であって、
    前記電磁干渉シールド（７〜８）が、 前記フリップチップダイ（５）の前記裏面（５Ａ）上の
    電気伝導性層（７）を前記支持体（１）の前記接地平面
    （２）に電気的に接続する電気伝導性接続手段（８）を
    備えることを特徴とする電子素子。
  2. 【請求項２】 ダイ（５）の周囲に完全なファラデーケ
    ージを形成するように、前記電気伝導性接続手段（８）
    が前記フリップチップダイ（５）の前記裏面（５Ａ）の
    伝導性層（７）を前記支持体（１）の前記接地平面
    （２）に電気的に接続することを特徴とする請求項１に
    記載の素子。
  3. 【請求項３】 前記フリップチップダイ（５）の前記裏
    面（５Ａ）の伝導性層（７）を前記支持体（１）の前記
    接地平面（２）に電気的に接続する前記電気伝導性接続
    手段（８）が、伝導性接着剤を備えることを特徴とする
    請求項２に記載の素子。
  4. 【請求項４】 前記フリップチップダイ（５）の前記裏
    面（５Ａ）の前記伝導性層（７）を前記支持体（１）の
    前記接地平面（２）に電気的に接続する前記伝導性接続
    手段（８）が、伝導性テープを備えることを特徴とする
    請求項２に記載の素子。
  5. 【請求項５】 前記接続手段（８）が、前記裏面（５
    Ａ）上の前記伝導性層（７）をも覆うことを特徴とする
    請求項１に記載の素子。
  6. 【請求項６】 前記ダイ（５）の前記裏面（５Ａ）を覆
    う前記伝導性層（７）と接続手段（８）が、同素材であ
    り一統一体を形成することを特徴とする請求項１に記載
    の素子。
  7. 【請求項７】 前記伝導性層（７）が、前記ダイ（５）
    の前記裏面（５Ａ）を完全に覆うことを特徴とする請求
    項１に記載の素子。
  8. 【請求項８】 前記フリップチップダイ（５）の前記裏
    面（５Ａ）上の前記伝導性層（７）を前記支持体（１）
    の前記接地平面（２）に接続する前記電気伝導性接続手
    段（８）が、前記ダイ（５）を通る伝導性接続部分を備
    え、前記支持体に接続される前記ダイ（５）の前記正面
    （５Ｂ）上のボンディングパッドに前記伝導性層（７）
    を接続することを特徴とする請求項１に記載の素子。
  9. 【請求項９】 無線周波数信号を発信または受信するた
    めのアンテナを少なくとも１基備え、さらに請求項３、
    ４、または８のいずれかに記載の電子素子を少なくとも
    １つ備える電子回路を備える装置。
JP2002141306A 2001-05-30 2002-05-16 シールドを備えた電子素子 Pending JP2003007930A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01401665.3 2001-05-30
EP20010401665 EP1263043A1 (en) 2001-05-30 2001-05-30 Electronic element with a shielding

Publications (1)

Publication Number Publication Date
JP2003007930A true JP2003007930A (ja) 2003-01-10

Family

ID=8182778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002141306A Pending JP2003007930A (ja) 2001-05-30 2002-05-16 シールドを備えた電子素子

Country Status (3)

Country Link
US (1) US6713878B2 (ja)
EP (1) EP1263043A1 (ja)
JP (1) JP2003007930A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080351A1 (ja) * 2005-01-25 2006-08-03 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法
JP2007019464A (ja) * 2005-06-10 2007-01-25 Casio Comput Co Ltd 半導体装置の実装構造
WO2012053321A1 (ja) * 2010-10-21 2012-04-26 日本電気株式会社 高周波モジュール及びその製造方法
KR20170131218A (ko) * 2016-05-19 2017-11-29 주식회사 삼양사 옥심에스테르 유도체 화합물, 이를 포함하는 광중합 개시제, 및 감광성 조성물

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004040503A1 (de) * 2004-08-20 2006-02-23 Infineon Technologies Ag Halbleiterbauelement, Verfahren zur Bearbeitung eines Wafers und Verfahren zur Abschirmung eines Halbleiterbauelements
US20060141666A1 (en) * 2004-12-29 2006-06-29 Infineon Technologies Ag Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
JP4860994B2 (ja) * 2005-12-06 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
US7592672B2 (en) * 2006-03-30 2009-09-22 Casio Computer Co., Ltd. Grounding structure of semiconductor device including a conductive paste
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
US7646105B2 (en) * 2007-11-16 2010-01-12 Stats Chippac Ltd. Integrated circuit package system with package substrate having corner contacts
US20090184414A1 (en) 2008-01-22 2009-07-23 Chang Jun Park Wafer level chip scale package having an enhanced heat exchange efficiency with an emf shield and a method for fabricating the same
US7704796B2 (en) * 2008-06-04 2010-04-27 Stats Chippac, Ltd. Semiconductor device and method of forming recessed conductive vias in saw streets
US7851893B2 (en) * 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
US8071893B2 (en) 2009-03-04 2011-12-06 Apple Inc. Methods and apparatus for shielding circuitry from interference
US20100244223A1 (en) * 2009-03-25 2010-09-30 Cho Namju Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US8710634B2 (en) * 2009-03-25 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US10607958B2 (en) 2015-08-28 2020-03-31 Texas Instruments Incorporated Flip chip backside die grounding techniques
US11075186B2 (en) * 2017-02-09 2021-07-27 Advanced Semiconductor Engineering, Inc. Semiconductor package

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150250A (ja) * 1984-12-24 1986-07-08 Hitachi Ltd 半導体装置
JPH0294535A (ja) * 1988-09-30 1990-04-05 Nec Corp 混成集積回路
JP2569789B2 (ja) * 1989-03-13 1997-01-08 富士電機株式会社 半導体チップの電極形成方法
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Industries Co., Ltd. Struktur und Verfahren zur Montage eines Halbleiterchips
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
US5891753A (en) * 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
JPH1140709A (ja) * 1997-07-18 1999-02-12 Nec Eng Ltd 半導体実装構造およびその製造方法
JP2000031207A (ja) * 1998-07-10 2000-01-28 Japan Radio Co Ltd フリップチップ実装基板およびフリップチップの実装方法
US6092281A (en) 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
WO2000019531A1 (en) * 1998-09-29 2000-04-06 Conexant Systems, Inc. Backside electrical contact structure for a module having an exposed backside
US6191360B1 (en) * 1999-04-26 2001-02-20 Advanced Semiconductor Engineering, Inc. Thermally enhanced BGA package
TW413913B (en) * 1999-06-23 2000-12-01 Ind Tech Res Inst Pressure-driven method for filling underfill to flip chip
SE9902998L (sv) * 1999-08-25 2001-02-26 Ericsson Telefon Ab L M Kylare

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080351A1 (ja) * 2005-01-25 2006-08-03 Matsushita Electric Industrial Co., Ltd. 半導体装置およびその製造方法
US7999376B2 (en) 2005-01-25 2011-08-16 Panasonic Corporation Semiconductor device and its manufacturing method
JP2007019464A (ja) * 2005-06-10 2007-01-25 Casio Comput Co Ltd 半導体装置の実装構造
WO2012053321A1 (ja) * 2010-10-21 2012-04-26 日本電気株式会社 高周波モジュール及びその製造方法
KR20170131218A (ko) * 2016-05-19 2017-11-29 주식회사 삼양사 옥심에스테르 유도체 화합물, 이를 포함하는 광중합 개시제, 및 감광성 조성물

Also Published As

Publication number Publication date
EP1263043A1 (en) 2002-12-04
US20020189834A1 (en) 2002-12-19
US6713878B2 (en) 2004-03-30

Similar Documents

Publication Publication Date Title
JP2003007930A (ja) シールドを備えた電子素子
US5939784A (en) Shielded surface acoustical wave package
US5166772A (en) Transfer molded semiconductor device package with integral shield
US6849936B1 (en) System and method for using film deposition techniques to provide an antenna within an integrated circuit package
JP7115568B2 (ja) アンテナモジュール及び通信装置
CN212991092U (zh) 封装模组、模组载板和电子设备
TW201312662A (zh) 半導體封裝件及其製法
CN210958792U (zh) 一种mems麦克风及电子设备
JP4567281B2 (ja) 電磁シールド付きフレキシブル回路基板
US6396154B1 (en) Semiconductor device
JP2009277910A (ja) 半導体モジュールおよび半導体モジュールの製造方法
US5523621A (en) Semiconductor device having a multilayer ceramic wiring substrate
CN108269790A (zh) 具有集成天线的封装的装置
KR101151254B1 (ko) 안테나 리드프레임을 이용한 반도체 패키지
CN212848785U (zh) 无线通讯模组封装结构及电子产品
JP6953557B2 (ja) Ｒｆｉｄタグ用基板、ｒｆｉｄタグおよびｒｆｉｄシステム
EP0996155A2 (en) Radio frequency integrated circuit apparatus
US10923434B2 (en) Semiconductor packages having EMI shielding layers
KR20100082180A (ko) 전자파 차폐 기능을 갖는 전자 장치
KR102444299B1 (ko) 전자 소자 모듈 및 이의 제조 방법
KR102437886B1 (ko) 통신 모듈 패키지
KR101535914B1 (ko) 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
KR102509396B1 (ko) 쉴딩 케이스 및 그 제조 방법
CN104157618B (zh) 射频模块封装结构和封装工艺
TWI405518B (zh) 具軟板之電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512