KR101151254B1 - 안테나 리드프레임을 이용한 반도체 패키지 - Google Patents

안테나 리드프레임을 이용한 반도체 패키지 Download PDF

Info

Publication number
KR101151254B1
KR101151254B1 KR1020110044343A KR20110044343A KR101151254B1 KR 101151254 B1 KR101151254 B1 KR 101151254B1 KR 1020110044343 A KR1020110044343 A KR 1020110044343A KR 20110044343 A KR20110044343 A KR 20110044343A KR 101151254 B1 KR101151254 B1 KR 101151254B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
antenna
signal
lead frame
frame
Prior art date
Application number
KR1020110044343A
Other languages
English (en)
Inventor
정구웅
김병진
남궁윤기
방원배
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110044343A priority Critical patent/KR101151254B1/ko
Application granted granted Critical
Publication of KR101151254B1 publication Critical patent/KR101151254B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 안테나 리드프레임을 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 더블 다운셋 구조의 리드프레임에 안테나 패턴을 일체로 형성시킨 새로운 구조의 안테나 리드프레임을 이용한 반도체 패키지에 관한 것이다.
즉, 본 발명은 신호 수신용 안테나패턴 프레임과 더블다운셋된 반도체 칩 탑재판이 일체로 형성된 안테나 리드프레임을 구비하여, 반도체 칩 탑재판에 반도체 칩을 부착하여 신호 수신용 안테나패턴 프레임과 도전성 와이어로 연결한 다음, 반도체 칩 및 도전성 와이어 등을 몰딩 컴파운드 수지로 몰딩하되, 신호 수신을 위한 안테나패턴 프레임을 외부로 노출시키면서 몰딩시킨 새로운 구조의 안테나 리드프레임을 이용한 반도체 패키지를 제공하고자 한 것이다.

Description

안테나 리드프레임을 이용한 반도체 패키지{Semiconductor package using antenna lead frame}
본 발명은 안테나 리드프레임을 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 더블 다운셋 구조의 리드프레임에 안테나 패턴을 일체로 형성시킨 새로운 구조의 안테나 리드프레임을 이용한 반도체 패키지에 관한 것이다.
최근, 휴대폰을 비롯한 무선통신기기의 발달로 인하여, 해당 기기에는 무선 주파수 인식을 위한 안테나가 탑재되고 있다.
무선통신기기 등에 탑재되는 안테나는 전자기장에서 전자기 유도 원리에 따라 전자기파 형태의 신호를 송신 또는 수신할 수 있는 일종의 수동소자를 말하며, 휴대폰, 스마트 카드 및 무선 인식 태그에서 소형 박막 요구성을 만족하는 동시에 효과적인 신호 송수신을 위하여 루프 안테나(loop antenna)가 반도체 패키지의 일구성으로 탑재되고 있다.
대개, 와이파이를 이용하는 휴대폰의 로컬 네트워크는 5 GHz 내외의 주파수 대역을 사용하여 최대 100 Mbps의 초고속 데이터 전송이 가능한 바, 이러한 통신을 위해서는 전파를 전송하는 매체로서 안테나(antenna)가 반드시 탑재되어야 한다.
여기서, 첨부한 도 5를 참조로 종래의 안테나를 갖는 반도체 패키지를 살펴보면 다음과 같다.
무선통신기기와 같은 전자기기의 마더보드에 탑재되는 인쇄회로기판(100, 이하 기판으로 약칭함)과, 기판(100)의 일측 상면에 부착되는 반도체 칩(102)과, 기판(100)의 타측 상면에 부착되는 안테나(110)와, 반도체 칩(102)의 본딩패드와 기판(100)의 전도성패턴(104) 간을 연결되는 동시에 반도체 칩(10)의 본딩패드와 안테나(110) 간에 연결되는 도전성 와이어(106)를 포함하여 구성되어 있다,
특히, 상기 안테나(110)는 수지층(112)과, 수지층(112)의 상면에 형성된 신호 수신용 안테나패턴(114)과, 신호 수신용 안테나패턴(114)과 도전성비아(116)를 통해 도전 가능하게 연결되면서 수지층(112)의 저면에 형성되는 그라운드용 안테나패턴(118)으로 구성되어 있으며, 반도체 칩(102)의 본딩패드에 1차 본딩된 도전성 와이어(106)가 신호 수신용 안테나패턴(114)에 2차 본딩된다.
이때, 상기 기판(100)의 상부에는 반도체 칩(102) 및 안테나(110) 등을 보호하기 위한 플라스틱 리드(108)가 씌워지며 부착된다.
따라서, 외부로부터 유입된 무선통신 신호를 안테나(110)의 신호 수신용 안테나패턴(114)에서 수신하여 도전성 와이어(116)를 통해 반도체 칩(102)으로 전달하고, 전달된 무선통신 신호를 반도체 칩(102)에서 원하는 디지털 신호로 변환되는 과정을 거친 다음, 기판(100)을 통해 해당 전자기기의 마더보드로 전달하게 된다.
이때, 외부로부터 유입된 전기적 신호의 접지 또는 반도체 칩(102)의 접지는 신호 수신용 안테나패턴(114)과 도전성비아(116)를 통해 연결된 그라운드용 안테나패턴(118)에서 이루어지게 된다.
그러나, 종래의 안테나를 갖는 반도체 패키지는 다음과 같은 단점이 있었다.
인쇄회로기판을 사용하는 동시에 인쇄회로기판에 별도의 안테나를 부착시킴에 따라, 그 제작 비용이 많이 들어가는 단점이 있다.
즉, 무선통신 신호를 수신하여 마더보드로 전달하는 기능만 수행하는 점을 감안할 때, 고가의 인쇄회로기판을 채택하고, 안테나를 별도로 제작하여 인쇄회로기판에 탑재하는 것은 기능 대비 제작 비용이 너무 많이 들고, 구조가 복잡하여 제작 공수 또한 많이 드는 단점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 고가의 인쇄회로기판을 대신하여 더블 다운셋 구조를 갖는 리드프레임에 안테나패턴 프레임을 직접 형성하여, 무선통신 신호를 수신하는 기능을 수행하면서도 그 제작 비용 및 제작 공수를 크게 절감할 수 있도록 한 새로운 구조의 안테나 리드프레임을 이용한 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 신호 수신용 안테나패턴 프레임과, 신호 수신용 안테나패턴 프레임의 일측에 더블 다운셋되며 배열되는 반도체 칩 탑재판과, 안테나패턴 프레임과 반도체 칩 탑재판으로부터 외부로 연장되는 다수의 연장된 리드를 포함하는 안테나 리드프레임과; 상기 반도체 칩 탑재판에 부착되는 반도체 칩과; 상기 반도체 칩의 본딩패드와 각 리드 간에 연결되는 동시에 반도체 칩의 본딩패드와 신호 수신용 안테나 패턴프레임 간에 연결되는 도전성 와이어와; 상기 안테나 리드프레임의 더블다운셋된 부분과, 반도체 칩과, 도전성 와이어를 보호하기 위하여 몰딩되는 몰딩 컴파운드 수지; 로 구성하되, 상기 안테나 리드프레임의 신호 수신용 안테나패턴 프레임의 상면과, 반도체 칩 탑재판의 저면을 몰딩 컴파운드 수지와 동일 평면으로 하여 외부로 노출시킨 것을 특징으로 하는 안테나 리드프레임을 이용한 반도체 패키지를 제공한다.
본 발명에 따른 신호 수신용 안테나 패턴프레임은 한쪽 방향을 따라 나란히 배열되는 다수개의 신호 수신용 다각형 박판과, 신호 수신용 다각형 박판의 안쪽단부에 일체로 형성되어 도전성 와이어가 연결되는 신호전달라인으로 구성된 것을 특징으로 한다.
바람직하게는, 상기 신호 수신용 안테나 패턴 프레임의 안쪽부분에는 반도체 칩과 도전성 와이어로 연결되는 제1그라운드판이 배열되고, 신호 수신용 안테나 프레임의 바깥쪽 부분에는 제1그라운드판과 일체로 연결되는 제2그라운드판이 더 배열되는 것을 특징으로 한다.
또한, 상기 몰딩 컴파운드 수지의 저면 및 반도체 칩 탑재판의 저면에는 그라운드 쉴드판이 더 부착된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 신호 수신용 안테나패턴 프레임과 더블다운셋된 반도체 칩 탑재판이 좌우에 나란히 배열되는 안테나 리드프레임을 구비하여, 반도체 칩 탑재판에 반도체 칩을 부착하여 신호 수신용 안테나패턴 프레임과 도전성 와이어로 연결한 다음, 반도체 칩 및 도전성 와이어 등을 몰딩 컴파운드 수지로 몰딩하되, 신호 수신을 위한 안테나패턴 프레임을 외부로 노출시키면서 몰딩시킨 새로운 구조의 안테나 리드프레임을 이용한 반도체 패키지를 제공할 수 있다.
특히, 안테나 역할 및 반도체 칩 탑재 기능을 갖는 리드프레임을 이용함에 따라, 기존의 인쇄회로기판을 이용한 것에 비하여 안테나 수신 성능은 그대로 유지하면서도 제작 비용을 크게 절감할 수 있고, 제작 과정이 복잡하지 않아 공수 절감에도 유리한 장점을 제공한다.
도 1은 본 발명에 따른 안테나 리드프레임을 나타내는 사시도,
도 2는 본 발명에 따른 안테나 리드프레임을 이용한 반도체 패키지를 나타내는 단면도,
도 3a 및 도 3b는 본 발명에 따른 안테나 리드프레임을 이용한 반도체 패키지를 나타내는 평면도,
도 4는 본 발명에 따른 안테나 리드프레임을 이용한 반도체 패키지가 마더보드에 탑재되는 것을 설명하는 단면도,
도 5는 종래의 안테나를 갖는 반도체 패키지를 나타내는 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 신호 수신용 안테나패턴 프레임과 더블다운셋된 반도체 칩 탑재판이 일체로 연결되는 안테나 리드프레임을 이용하여, 휴대폰을 비롯한 무선통신기기에 적용할 수 있는 새로운 구조의 안테나를 갖는 반도체 패키지를 제공하고자 한 것이다.
첨부한 도 1에 도시된 바와 같이. 상기 안테나 리드프레임(10)의 일측에는 더블 다운셋된 반도체 칩 탑재판(12)이 형성되고, 그 반대쪽에는 무선통신 신호를 수신하기 위한 신호 수신용 안테나패턴 프레임(11)이 배열된다.
상기 안테나 리드프레임(10)의 신호 수신용 안테나패턴 프레임(11)은 다수개의 신호 수신용 다각형 박판(14)과, 신호 수신용 다각형 박판(14)의 안쪽단부에 일체로 형성되며 반도체 칩 탑재판(12)쪽으로 연장되는 신호전달라인(15)으로 구성된다.
이때, 상기 신호 수신용 안테나패턴 프레임(11)의 각 신호 수신용 다각형 박판(14)은 동일한 다각형, 바람직하게는 다이아몬드 형상으로 구비되어 한쪽 방향을 따라 일정한 간격으로 배열되고, 신호 수신용 다각형 박판(14)의 사이에는 안테나 리드프레임(10)의 전체적인 구성 배열의 균형 유지를 위한 더미박판(16)이 더 배열될 수 있다.
또한, 상기 신호 수신용 다각형 박판(14)의 안쪽단부에 반도체 칩 탑재판(12)쪽으로 연장된 신호전달라인(15)은 반도체 칩과 도전성 와이어로 연결되는 부분이 되며, 반도체 칩 탑재판(12)과 일체로 연결되는 부분이 된다.
한편, 상기 신호 수신용 안테나패턴 프레임(11)의 안쪽부분 즉, 신호전달라인(15)의 위쪽 및 아래쪽에는 접지를 위하여 반도체 칩(20)과 도전성 와이어(22)로 연결되는 제1그라운드판(26)이 배열되고, 또한 가장 바깥쪽에 배열된 신호 수신용 다각형 박판(14)의 바깥쪽 위치에는 제1그라운드판(26)과 일체로 연결되거나, 독립적으로 존재하게 되는 제2그라운드판(28)이 더 배열된다.
즉, 제1그라운드판(26)은 반도체 칩 탑재판(12)과 일체로 연결되는 부분이면서 더블다운셋된 중간부분의 수평면이 되며, 제2그라운드(28)은 제1그라운드판(26)과 일체로 연결되는 경우에는 그라운드 기능을 발휘하지만, 독립적으로 배열되는 경우에는 안테나 리드프레임(10)의 전체적인 구성 배열의 균형 유지를 위한 더미용으로 배열된다.
이때, 상기 안테나 리드프레임(10)의 또 다른 구성으로서, 신호 수신용 안테나패턴 프레임(11)의 외측단부와, 반도체 칩 탑재판(12)의 사방 테두리 중 제1그라인드판(26)과 일체로 된 부분을 제외한 테두리 영역에는 다수개의 리드(13)가 일체로 연장 형성된다.
이렇게 구비된 안테나 프레임(10)의 반도체 칩 탑재판(12)에 도 3a에 도시된 바와 같이 반도체 칩(20)이 부착되고, 이어서 상기 반도체 칩(20)의 본딩패드와 각 리드(13) 간에 도전성 와이어(22)가 연결되는 동시에 반도체 칩(20)의 본딩패드와 제1그라운드판(26) 간에도 도전성 와이어(22)가 연결된다.
즉, 반도체 칩(20)의 본딩패드에 도전성 와이어(22)가 1차 본딩(볼 본딩)되는 동시에 각 리드(13)에 도전성 와이어(22)의 2차 본딩(스티치 본딩)이 이루어지고, 이와 함께 반도체 칩(20)의 본딩패드에 도전성 와이어(22)가 1차 본딩(볼 본딩)되는 동시에 그 대응되는 제1그라운드판(26)에 2차 본딩(스티치 본딩)이 이루어진다.
다음으로, 첨부한 도 3b 및 도 4에 도시된 바와 같이 상기 안테나 리드프레임(10)의 더블다운셋된 부분과, 반도체 칩(20)과, 도전성 와이어(22) 등을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(24)로 봉지시키는 몰딩 공정이 진행됨으로써, 본 발명의 안테나 리드프레임을 이용한 반도체 패키지가 완성된다.
이때, 상기 안테나 리드프레임(10)의 신호 수신용 안테나패턴 프레임(11)의 상면과, 반도체 칩 탑재판(12)의 저면은 몰딩 컴파운드 수지(24)와 동일 평면을 이루면서 외부로 노출되는 상태가 된다.
한편, 상기 몰딩 컴파운드 수지(24)의 저면 및 반도체 칩 탑재판(12)의 저면에 걸쳐 그라운드 쉴드판(30)이 더 부착되며, 이 그라운드 쉴드판(30)은 마더보드(32)에 그라운드 쉴드가 없는 경우 부착하는 것이 바람직하다.
따라서, 본 발명의 반도체 패키지가 무선통신기기와 같은 전자기기의 마더보드(32)에 탑재된 상태에서, 외부로부터 무선통신 신호가 유입되면 안테나 리드프레임(10)의 구성중 신호 수신용 안테나패턴 프레임(11)의 신호 수신용 다각형 박판(14)에서 무선신호를 수신하게 되고, 수신된 무선신호는 신호전달라인(15) 및 도전성 와이어(22)를 통하여 반도체 칩(20)으로 들어가게 된다.
연이어, 무선통신 신호는 반도체 칩(20)에서 원하는 디지털 신호로 변환되는 과정을 거친 다음, 각 리드(13)를 통하여 해당 전자기기의 마더보드로 전달된다.
이때, 외부로부터 유입된 전기적 잡음 신호 또는 반도체 칩(20)의 전기적 접지는 도전성 와이어(22)로 연결된 제1그라운드판(26)에서 이루어지게 된다.
10 : 안테나 리드프레임
11 : 신호 수신용 안테나패턴 프레임
12 : 반도체 칩 탑재판
13 : 리드
14 : 신호 수신용 다각형 박판
15 : 신호전달라인
16 : 더미박판
20 : 반도체 칩
22 : 도전성 와이어
24 : 몰딩 컴파운드 수지
26 : 제1그라운드판
28 : 제2그라운드판
30 : 그라운드 쉴드판
32 : 마더보드

Claims (4)

  1. 신호 수신용 안테나패턴 프레임(11)과, 신호 수신용 안테나패턴 프레임(11)의 일측에 더블 다운셋되며 일체로 형성된 반도체 칩 탑재판(12)과, 안테나패턴 프레임(11)과 반도체 칩 탑재판(12)으로부터 외부로 연장되는 다수의 연장된 리드(13)를 포함하는 안테나 리드프레임(10)과;
    상기 반도체 칩 탑재판(12)에 부착되는 반도체 칩(20)과;
    상기 반도체 칩(20)의 본딩패드와 각 리드(13) 간에 연결되는 동시에 반도체 칩(20)의 본딩패드와 신호 수신용 안테나 패턴프레임(11) 간에 연결되는 도전성 와이어(22)와;
    상기 안테나 리드프레임(10)의 더블다운셋된 부분과, 반도체 칩(20)과, 도전성 와이어(22)를 보호하기 위하여 몰딩되는 몰딩 컴파운드 수지(24);
    로 구성하되,
    상기 안테나 리드프레임(10)의 신호 수신용 안테나패턴 프레임(11)의 상면과, 반도체 칩 탑재판(12)의 저면을 몰딩 컴파운드 수지(24)와 동일 평면으로 하여 외부로 노출시킨 것을 특징으로 하는 안테나 리드프레임을 이용한 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 신호 수신용 안테나패턴 프레임(11)은 한쪽 방향을 따라 나란히 배열되는 다수개의 신호 수신용 다각형 박판(14)과, 신호 수신용 다각형 박판(14)의 안쪽단부에 일체로 형성되어 도전성 와이어(22)가 연결되는 신호전달라인(15)으로 구성된 것을 특징으로 하는 안테나 리드프레임을 이용한 반도체 패키지.
  3. 청구항 2에 있어서,
    상기 신호 수신용 안테나패턴 프레임(11)의 안쪽부분에는 반도체 칩(20)과 도전성 와이어(22)로 연결되는 제1그라운드판(26)이 배열되고, 신호 수신용 안테나패턴 프레임(11)의 바깥쪽 부분에는 제1그라운드판(26)과 일체로 연결되거나 독립적으로 존재하게 되는 제2그라운드판(28)이 더 배열되는 것을 특징으로 하는 안테나 리드프레임을 이용한 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 몰딩 컴파운드 수지(24)의 저면 및 반도체 칩 탑재판(12)의 저면에는 그라운드 쉴드판(30)이 더 부착된 것을 특징으로 하는 안테나 리드프레임을 이용한 반도체 패키지.
KR1020110044343A 2011-05-12 2011-05-12 안테나 리드프레임을 이용한 반도체 패키지 KR101151254B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110044343A KR101151254B1 (ko) 2011-05-12 2011-05-12 안테나 리드프레임을 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044343A KR101151254B1 (ko) 2011-05-12 2011-05-12 안테나 리드프레임을 이용한 반도체 패키지

Publications (1)

Publication Number Publication Date
KR101151254B1 true KR101151254B1 (ko) 2012-06-14

Family

ID=46607199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044343A KR101151254B1 (ko) 2011-05-12 2011-05-12 안테나 리드프레임을 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101151254B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137158A (zh) * 2019-06-04 2019-08-16 广东气派科技有限公司 一种封装模块天线的封装方法及封装结构
US10734704B2 (en) 2018-11-20 2020-08-04 Advanced Semiconductor Engineering, Inc. Antenna package and method of manufacturing the same
US10978312B2 (en) 2019-05-03 2021-04-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058790A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체 패키지
JP2005142627A (ja) 2003-11-04 2005-06-02 Oki Electric Ind Co Ltd アンテナ内蔵半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058790A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 반도체 패키지
JP2005142627A (ja) 2003-11-04 2005-06-02 Oki Electric Ind Co Ltd アンテナ内蔵半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734704B2 (en) 2018-11-20 2020-08-04 Advanced Semiconductor Engineering, Inc. Antenna package and method of manufacturing the same
US10978312B2 (en) 2019-05-03 2021-04-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN110137158A (zh) * 2019-06-04 2019-08-16 广东气派科技有限公司 一种封装模块天线的封装方法及封装结构

Similar Documents

Publication Publication Date Title
US20230299462A1 (en) Semiconductor package including antenna substrate and manufacturing method thereof
US10579766B2 (en) Radio frequency isolation structure
US9646936B2 (en) Intramodule radio frequency isolation
US8791862B1 (en) Semiconductor package having integrated antenna pad
US7436055B2 (en) Packaging method of a plurality of chips stacked on each other and package structure thereof
KR101208241B1 (ko) 반도체 패키지
KR101218989B1 (ko) 반도체 패키지 및 그 제조방법
US9287307B2 (en) Chip size package (CSP)
KR20170063877A (ko) 감소된 영역을 갖는 차폐된 무선-주파수 모듈
KR20200145230A (ko) 안테나 모듈 및 이를 포함하는 전자기기
KR101151254B1 (ko) 안테나 리드프레임을 이용한 반도체 패키지
CN110600431A (zh) 集成电路封装体及其形成方法
KR20210038529A (ko) 안테나 모듈 및 이를 포함하는 전자기기
KR102437886B1 (ko) 통신 모듈 패키지
TWI463735B (zh) 具有天線介面之模組及其製造方法
KR101220414B1 (ko) Ｕｗｂ 통신용 안테나가 탑재된 패키지의 제조 방법
US9105462B2 (en) Semiconductor apparatus
KR20110080027A (ko) 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190513

Year of fee payment: 8