KR20010058790A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20010058790A
KR20010058790A KR1019990066153A KR19990066153A KR20010058790A KR 20010058790 A KR20010058790 A KR 20010058790A KR 1019990066153 A KR1019990066153 A KR 1019990066153A KR 19990066153 A KR19990066153 A KR 19990066153A KR 20010058790 A KR20010058790 A KR 20010058790A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor package
exposed
semiconductor
attached
Prior art date
Application number
KR1019990066153A
Other languages
English (en)
Other versions
KR100373149B1 (ko
Inventor
정지영
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR10-1999-0066153A priority Critical patent/KR100373149B1/ko
Publication of KR20010058790A publication Critical patent/KR20010058790A/ko
Application granted granted Critical
Publication of KR100373149B1 publication Critical patent/KR100373149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 특히 양면에 입출력수단을 갖도록 한 반도체 패키지를 제안한 것으로서, 리드프레임의 리드를 계단식으로 다단 절곡시켜 상하끝면이 외부로 노출되도록 하여, 노출된 리드의 상하면 모두에 인출단자를 부착시킬 수 있도록 함으로써, 마더보드의 실장시의 대소(大小)면적에 따라 양면 모두를 마더보드에 실장시킬 수 있고, 2개 이상 반도체 패키지를 적층 부착하여 사용할 수 있도록 함으로써, 보다 향상된 고집적화를 실현할 수 있도록 한 반도체 패키지를 제공하고자 한 것이다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 리드프레임의 리드에 다단 절곡시킨 단차부를 형성하는 동시에 입출력수단을 부착시킬 수 있도록 리드의 상하면을 외부로 노출시킨 구조로 제조된 반도체 패키지에 관한 것이다.
통상적으로 반도체 패키지는 전자기기의 집약적 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화의 추세에 병행하여, 상기 반도체 칩탑재판의 저면이 외부로 노출된 구조의 반도체 패키지, 솔더볼과 같은 인출단자를 포함하는 볼 그리드 어레이 반도체 패키지, 리드프레임, 인쇄회로기판, 필름등의 부재를 이용한 반도체 패키지등 다양한 종류의 패키지가 경박단소화로 개발되어 왔고, 개발중에 있다.
특히 상기 리드프레임을 이용한 반도체 패키지는 가장 많이 사용되고 있고 가장 많이 제조되어 있는 바, 그 구조를 첨부한 도 4를 참조하여 간략히 설명하면다음과 같다.
상기 리드프레임을 이용한 반도체 패키지(10b)는 리드프레임의 칩탑재판(24)에 접착수단으로 부착된 반도체 칩(16)과; 상기 리드프레임의 리드(12b)와; 반도체 칩(16)과 리드(12)간에 연결되는 와이어(22)와; 상기 반도체 칩(16)과, 리드(12b)와, 칩(16)과 리드(12)를 연결하고 있는 와이어(22)를 외부로부터 보호하기 위하여 몰딩하고 있는 수지(18)로 구성되어 있다.
또한, 상기와 같은 구조의 반도체 패키지(10b)의 사방측면으로 돌출된 리드(12b)의 바깥쪽단은 트리밍과 포밍공정으로 일정형상으로 굽혀지게 된다.
상기와 같은 구조의 반도체 패키지(10b)는 통상 마더보드에 실장시에 일면만을 사용할 수 있는데, 즉 리드(12b)의 바깥쪽단이 마더보드의 접지면에 입출력단자로서 부착되어진다.
따라서, 본 발명은 상기와 같은 점에 착안하여, 양면에 입출력수단을 갖도록 한 반도체 패키지를 제안한 것으로서, 리드프레임의 리드를 계단식으로 다단 절곡시켜 상하끝면이 외부로 노출되도록 하여, 노출된 리드의 상하면 모두에 인출단자를 부착시킬 수 있도록 함으로써, 마더보드의 실장시의 대소(大小)면적에 따라 양면 모두를 마더보드에 실장시킬 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도,
도 2a,2b는 본 발명에 따른 반도체 패키지의 다른 실시예를 나타내는 단면도,
도 3a,3b는 본 발명에 따른 반도체 패키지의 또 다른 실시예를 나타내는 단면도,
도 4는 통상적인 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10a,10b : 반도체 패키지 12a,12b : 리드
14 : 단차부 16 : 칩
18 : 수지 20 : 인출단자
22 : 와이어 24 : 칩탑재판
이하 첨부도면을 참조로 본 발명을 상세하게 설명하면 다음과 같다.
본 발명은 리드프레임의 칩탑재판에 접착수단으로 부착된 반도체 칩과, 상기 리드프레임의 리드와 반도체 칩간에 연결되는 와이어와, 상기 반도체 칩과 리드와 와이어를 외부로부터 보호하기 위하여 몰딩하고 있는 수지로 구성된 반도체 패키지에 있어서, 상기 리드(12a)를 다단의 단차부(14)로 절곡 형성하는 동시에 상하끝외부면이 수지(18)의 상하면과 평행이 되게 외부로 노출시켜 이루어진 것을 특징으로 한다.
특히, 상기 반도체 패키지(10a)의 상하면으로 노출된 리드(12a)면에는 입출력수단으로서 인출단자(20)가 부착되어진다.
또한, 상기 반도체 패키지(10a)는 노출된 리드(12a)끼리 인출단자(20)를 사이에 두고 접촉하게 적층되어진다.
또한, 상기 반도체 패키지(10a)는 노출된 리드(12a)끼리 접촉되도록 적층되어진다.
여기서 상기와 같은 특징으로 갖는 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도로서, 상기 리드프레임의 리드(12a)가 도 1에 도시한 바와 같이 계단식으로 위쪽에서 아래쪽으로 절곡된 단차부(14)를 갖도록 형성된다.
특히, 리드(12a)의 단차부(14)는 2단이 되도록 함이 바람직하고, 더욱 바람직하게는 경사각을 갖도록 절곡시키게 된다.
또한, 상기 리드프레임의 칩탑재판(24)은 타이바의 경사각으로 크게하여 리드(12)의 하단과 평행하게 위치되도록 한다.
따라서, 상기와 같은 구조의 리드프레임의 칩탑재판(24)에 반도체 칩(16)을 접착수단으로 부착하고, 상기 리드(12a)의 중간부분 단차면과 반도체 칩(16)의 본딩패드간을 와이어로 본딩하게 된다.
다음으로, 상기 반도체 칩(16)과, 리드(12a)와, 칩(16)과 리드(12a)간을 연결하고 있는 와이어(22)를 외부로부터 보호하기 위하여 수지(18)로 몰딩함으로써, 본 발명의 반도체 패키지(10a)가 완성된다.
이때, 상기 리드(12a)의 상하 외부면은 몰딩수지의 상하면과 평행하게 되어 외부로 노출되어지는 바, 외부로 노출된 각각의 상부쪽 리드(12a)면은 패키지의 양끝에 위치하게 되고, 각각의 하부쪽 리드(12a)면은 패키지의 저면 양끝에서 안쪽으로 들어온 위치에서 노출되어진 상태가 된다.
한편, 상기와 같이 제조된 반도체 패키지(10a)의 상하면으로 노출된 리드(12a)면에 입출력수단으로서 솔더볼과 같은 인출단자(20)를 부착시키게 된다.
좀 더 상세하게는, 첨부한 도 2a에 도시한 바와 같이 마더보드(도시되지 않음)에 대한 실장면적이 작을때에는 서로간의 간격이 좁은 하부쪽 리드(12a)에 인출단자(20)를 부착시켜 실장하고, 첨부한 도 2b에 도시한 바와 같이 마더보드에 대한 실장면적이 클때는 서로간의 간격이 넓은 상부쪽 리드(12a)에 인출단자를 부착시켜 사용하게 된다.
또한, 상기 반도체 패키지(10a)는 상하로 적층/부착시켜 사용할 수 있는데, 첨부한 도 3a,3b에 도시한 바와 같이, 외부로 노출된 리드(12a)끼리 인출단자(20)를 사이에 두고 접촉하게 적층되어진다.
즉, 서로 간의 간격이 넓게 위치되어 외부로 노출된 리드(12a)면끼리, 또는 서로간의 간격이 좁게 위치되어 외부로 노출된 리드(12a)끼리 인출단자(20)를 사이에 두고 적층 부착되도록 함으로써, 2개 이상의 반도체패키지(10a)를 적층 사용할수 있다.
또한, 인출단자(20)를 배제하고, 서로 간의 간격이 넓게 위치되어 외부로 노출된 리드(12a)면끼리, 또는 서로간의 간격이 좁게 위치되어 외부로 노출된 리드(12a)끼리 접촉되게 적층 부착함으로써, 2개 이상의 반도체 패키지(10a)를 적층 사용할 수 있다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면, 리드를 계단식의 다단 절곡된 단차부를 갖도록 형성하는 동시에 리드의 상하면이 외부로 노출되도록 하고, 노출된 리드의 상하면 모두에 인출단자를 부착시킬 수 있도록 함으로써, 마더보드의 실장시의 대소(大小)면적에 따라 반도체 패키지의 양면 모두를 마더보드에 실장시킬 수 있고, 2개 이상 반도체 패키지를 적층 부착하여 사용할 수 있도록 함으로써, 보다 향상된 고집적화를 실현할 수 있는 장점이 있다.

Claims (4)

  1. 리드프레임의 칩탑재판에 접착수단으로 부착된 반도체 칩과, 상기 리드프레임의 리드와 반도체 칩간에 연결되는 와이어와, 상기 반도체 칩과 리드와 와이어를 외부로부터 보호하기 위하여 몰딩하고 있는 수지로 구성된 반도체 패키지에 있어서,
    상기 리드(12a)를 다단의 단차부(14)로 절곡 형성하는 동시에 상하끝 외부면이 수지(18)의 상하면과 평행이 되게 외부로 노출시켜 이루어진 것을 특징으로 한다.
  2. 제 1 항에 있어서, 상기 반도체 패키지(10a)의 상하면으로 노출된 리드(12a)면에는 입출력수단으로서 인출단자(20)가 부착되는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 반도체 패키지(10a)는 노출된 리드(12a)끼리 인출단자(20)를 사이에 두고 접촉되도록 적층되는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 반도체 패키지(10a)는 노출된 리드(12a)끼리 접촉되도록 적층되는 것을 특징으로 하는 반도체 패키지.
KR10-1999-0066153A 1999-12-30 1999-12-30 반도체 패키지 KR100373149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0066153A KR100373149B1 (ko) 1999-12-30 1999-12-30 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0066153A KR100373149B1 (ko) 1999-12-30 1999-12-30 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20010058790A true KR20010058790A (ko) 2001-07-06
KR100373149B1 KR100373149B1 (ko) 2003-02-25

Family

ID=19633302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0066153A KR100373149B1 (ko) 1999-12-30 1999-12-30 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100373149B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151254B1 (ko) * 2011-05-12 2012-06-14 앰코 테크놀로지 코리아 주식회사 안테나 리드프레임을 이용한 반도체 패키지
KR101238159B1 (ko) * 2011-06-08 2013-02-28 에스티에스반도체통신 주식회사 반도체 패키지, 적층 반도체 패키지 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151254B1 (ko) * 2011-05-12 2012-06-14 앰코 테크놀로지 코리아 주식회사 안테나 리드프레임을 이용한 반도체 패키지
KR101238159B1 (ko) * 2011-06-08 2013-02-28 에스티에스반도체통신 주식회사 반도체 패키지, 적층 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR100373149B1 (ko) 2003-02-25

Similar Documents

Publication Publication Date Title
KR100426494B1 (ko) 반도체 패키지 및 이것의 제조방법
KR20020066483A (ko) 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
KR20010041593A (ko) 다수의 반도체 칩을 포함하는 반도체 소자
US20030042591A1 (en) Electronic component with at least two stacked semiconductor chips, and fabrication method
JP2001035961A (ja) 半導体装置及びその製造方法
KR100373149B1 (ko) 반도체 패키지
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JPH10256473A (ja) 半導体装置
KR100464561B1 (ko) 반도체 패키지 및 이것의 제조방법
KR100375168B1 (ko) 반도체 패키지 및 그 제조방법
KR20090118438A (ko) 반도체 패키지 및 그 제조 방법
KR100374542B1 (ko) 반도체 패키지 및 그 제조방법
KR100388291B1 (ko) 반도체패키지 구조
KR100567045B1 (ko) 반도체 패키지
KR100508261B1 (ko) 반도체 패키지 및 그 제조방법
KR100342811B1 (ko) 복수개의칩이내장된에어리어어레이범프드반도체패키지
KR100708050B1 (ko) 반도체패키지
JP2000260931A (ja) 半導体装置およびその製造方法
KR100645191B1 (ko) 반도체 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100401145B1 (ko) 반도체 패키지 및 그 제조방법
KR19980039679A (ko) 리드온칩 에어리어 어레이 범프드 반도체 패키지
KR100900235B1 (ko) 반도체 패키지 및 이의 제조 방법
KR100355745B1 (ko) 반도체 패키지
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130204

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150203

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 17