JPH01206653A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01206653A JPH01206653A JP63030750A JP3075088A JPH01206653A JP H01206653 A JPH01206653 A JP H01206653A JP 63030750 A JP63030750 A JP 63030750A JP 3075088 A JP3075088 A JP 3075088A JP H01206653 A JPH01206653 A JP H01206653A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cap
- adhesive layer
- semiconductor device
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000012790 adhesive layer Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000005192 partition Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 229920001187 thermosetting polymer Polymers 0.000 claims 1
- 239000004033 plastic Substances 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 10
- 238000007789 sealing Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 description 19
- 230000001070 adhesive effect Effects 0.000 description 19
- 229920001296 polysiloxane Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920002379 silicone rubber Polymers 0.000 description 3
- 239000004945 silicone rubber Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に適用して有効な技術に関するも
ので、例えば、熱硬化性の接着剤を用いて半導体チップ
を封入する構造の半導体装置に利用して有効な技術に関
するものである。
ので、例えば、熱硬化性の接着剤を用いて半導体チップ
を封入する構造の半導体装置に利用して有効な技術に関
するものである。
［従来の技術］
半導体集積回路の高集積化に伴って、パッケージからの
取出しピン数が増加し、従来のパッケージのようにその
周辺部だけを利用してリート線を取り出すパッケージ方
式の採用が困難となってきた。そこで、最近の半導体装
置においては、プラスチック基板の裏面の全面を利用し
てリード線を取り出すプラスチックＰ Ｇ Ａ （Ｐｉ
ｎ Ｇｒｉｄ Ａｒｒａｙ）を用いるパッケージ方式が
採用されている。
取出しピン数が増加し、従来のパッケージのようにその
周辺部だけを利用してリート線を取り出すパッケージ方
式の採用が困難となってきた。そこで、最近の半導体装
置においては、プラスチック基板の裏面の全面を利用し
てリード線を取り出すプラスチックＰ Ｇ Ａ （Ｐｉ
ｎ Ｇｒｉｄ Ａｒｒａｙ）を用いるパッケージ方式が
採用されている。
第４図にはこのプラスチックＰ Ｇ Ａ （Ｐｊｎ Ｇ
ｒｉｄＡｒｒａｙ ）のパッケージ方式を用いた半導体
装置の一例が示されている。
ｒｉｄＡｒｒａｙ ）のパッケージ方式を用いた半導体
装置の一例が示されている。
この半導体装置においては、多数のピン１が垂設された
プラスチック基板２上に半導体チップ搭載領域を囲繞す
るようにアルミニウム製の枠体３が取り付けられ、この
枠体３内に、コネクタワイヤ６を介して上記ピン１と接
続された半導体チップ４が配設されるようになっている
。また、上記枠体３の上部にはアルミニウム製のキャッ
プ５が取り付けられている。
プラスチック基板２上に半導体チップ搭載領域を囲繞す
るようにアルミニウム製の枠体３が取り付けられ、この
枠体３内に、コネクタワイヤ６を介して上記ピン１と接
続された半導体チップ４が配設されるようになっている
。また、上記枠体３の上部にはアルミニウム製のキャッ
プ５が取り付けられている。
ところで、上記のようなパッケージ方式により封止され
る半導体装置では、上記半導体チップ４上にシリコーン
ゲル等のチップコート材７が充填されており、これによ
って半導体チップ４の入出力端子とコネクタワイヤ６と
の接合部分および上記ピン１とコネクタワイヤ６との接
合部分、さらには半導体チップ４の保護が図られている
のが普通である。
る半導体装置では、上記半導体チップ４上にシリコーン
ゲル等のチップコート材７が充填されており、これによ
って半導体チップ４の入出力端子とコネクタワイヤ６と
の接合部分および上記ピン１とコネクタワイヤ６との接
合部分、さらには半導体チップ４の保護が図られている
のが普通である。
続いて、上記半導体装置の製造におけるパッケージ封止
工程を説明する。
工程を説明する。
先ず、プラスチック基板２上にシリコーンゲル等の接着
剤８ａを介して枠体３を載せ、炉中で加熱して上記接着
剤を硬化させることにより枠体３をプラスチック基板２
に接合する。なお、符号８ａは接着剤８ａを硬化して得
られた接着層をも同時に表わしている。次いで、例えば
、半導体チップ４を接合した後、半導体チップ４の入出
力端子（電極パッド）とピン１との間をコネクタワイヤ
６によって接続する。次いで、」二記半導体チップ４の
上にシリコーンゲル等のチップコート材７を充填し、ベ
ークする。その後、枠体３の上にシリコーンゴム等の接
着剤８ｂを介してキャップ４を載せ、炉中で加熱して上
記ｉ着剤を硬化させることによりキャップ５を枠体３に
取り付ける。なお、符号８ｂは接着剤８ｂを硬化するこ
とによって得られた接着層をも同時に表わしている。
剤８ａを介して枠体３を載せ、炉中で加熱して上記接着
剤を硬化させることにより枠体３をプラスチック基板２
に接合する。なお、符号８ａは接着剤８ａを硬化して得
られた接着層をも同時に表わしている。次いで、例えば
、半導体チップ４を接合した後、半導体チップ４の入出
力端子（電極パッド）とピン１との間をコネクタワイヤ
６によって接続する。次いで、」二記半導体チップ４の
上にシリコーンゲル等のチップコート材７を充填し、ベ
ークする。その後、枠体３の上にシリコーンゴム等の接
着剤８ｂを介してキャップ４を載せ、炉中で加熱して上
記ｉ着剤を硬化させることによりキャップ５を枠体３に
取り付ける。なお、符号８ｂは接着剤８ｂを硬化するこ
とによって得られた接着層をも同時に表わしている。
［発明が解決しようとする課題］
しかしながら、上記のような構造を有する半導体装−に
よればパッケージ封止の際に次のような問題を生じる。
よればパッケージ封止の際に次のような問題を生じる。
即ち、上記半導体装置によれば、キャップ４の取付けの
際の加熱（約１５０℃）により、プラスチック基板２、
枠体３およびキャップ５によって区画される空洞（キャ
ビティ）９内部のガス圧力が上昇し、それが接着１ｓｂ
に直接作用する。なぜなら、上記半導体装置においては
接着層８ｂはキャビティ９に露出しているからである。
際の加熱（約１５０℃）により、プラスチック基板２、
枠体３およびキャップ５によって区画される空洞（キャ
ビティ）９内部のガス圧力が上昇し、それが接着１ｓｂ
に直接作用する。なぜなら、上記半導体装置においては
接着層８ｂはキャビティ９に露出しているからである。
これに対して下側の接着層８ａはチップコ−１・材７に
よって遮蔽されているので、キャビテイ９内部のガス圧
力は接着Ｊ１８ａには直接作用しない。
よって遮蔽されているので、キャビテイ９内部のガス圧
力は接着Ｊ１８ａには直接作用しない。
その結果、上側の接着Ｊｉ１８ｂにおいては、その接着
１８ｂが完全硬化に達するまでに、上記ガス圧力の上昇
によって接着Ｍ８ｂの一部が流動して、第５図に示すよ
うに、接着、１ｉａｂ内にブローホール１０と呼ばれる
貫通孔が形成されてしまう。そして、このように接着１
８ｂにブローホール１゜が形成された場合には、そのブ
ローホール１０から水分等が容易にキャビティ９内に浸
入してそれによって封止の信頼性が悪化してしまうなど
の問題があった。
１８ｂが完全硬化に達するまでに、上記ガス圧力の上昇
によって接着Ｍ８ｂの一部が流動して、第５図に示すよ
うに、接着、１ｉａｂ内にブローホール１０と呼ばれる
貫通孔が形成されてしまう。そして、このように接着１
８ｂにブローホール１゜が形成された場合には、そのブ
ローホール１０から水分等が容易にキャビティ９内に浸
入してそれによって封止の信頼性が悪化してしまうなど
の問題があった。
本発明は、かかる問題点に鑑みなされたもので、封止の
信頼性の向上を図ることができる構造を有する半導体装
置を提供することを目的としている。
信頼性の向上を図ることができる構造を有する半導体装
置を提供することを目的としている。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
即ち、本発明のうち代表的な半導体装置は、パッケージ
内部に形成されるキャビティ内に、キャビティ内圧力が
接着層に直接に加わらないように該接着層を遮蔽する遮
蔽体を設けている。
内部に形成されるキャビティ内に、キャビティ内圧力が
接着層に直接に加わらないように該接着層を遮蔽する遮
蔽体を設けている。
［作用］
上記した手段によれば、上記遮蔽体によって接着層が遮
蔽され、キャビティ内に露出しなくなるので、キャビテ
ィ内のガス圧力が接着層へ直接加わるのが防止され、ブ
ローホールの発生が可及的に防止されるという作用によ
って、封止の信頼性向上という上記目的が達成されるこ
とになる。
蔽され、キャビティ内に露出しなくなるので、キャビテ
ィ内のガス圧力が接着層へ直接加わるのが防止され、ブ
ローホールの発生が可及的に防止されるという作用によ
って、封止の信頼性向上という上記目的が達成されるこ
とになる。
［実施例コ
以下、本発明に係る半導体装置の実施例を図面に基づい
て説明する。
て説明する。
第１図には本発明に係る半導体装置の第１の実施例が示
されている。その概要を説明すれば次のとおりである。
されている。その概要を説明すれば次のとおりである。
この実施例の半導体装置においては、多数のピン１１が
垂設されたプラスチック基板１２上に上起生導体チップ
搭載領域を囲繞するように例えばアルミニウム製の枠体
１３が取り付けられ、この枠体１３内に、コネクタワイ
ヤ１６を介して上記ピン１１と接続された半導体チップ
１４が配設され、さらに、上記枠体１３上にキャップ１
５が取り付けられている。また、この半導体装置におい
ては、半導体チップ１４の上にボッティングによってシ
リコーンゲル等からなるチップコート材１７が充填され
ており、これによって半導体チップ１４の入出力端子と
コネクタワイヤ１６との接合部分および上記ピン１１と
コネクタワイヤ１６との接合部分、さらには半導体チッ
プ１４の保護が図られている。
垂設されたプラスチック基板１２上に上起生導体チップ
搭載領域を囲繞するように例えばアルミニウム製の枠体
１３が取り付けられ、この枠体１３内に、コネクタワイ
ヤ１６を介して上記ピン１１と接続された半導体チップ
１４が配設され、さらに、上記枠体１３上にキャップ１
５が取り付けられている。また、この半導体装置におい
ては、半導体チップ１４の上にボッティングによってシ
リコーンゲル等からなるチップコート材１７が充填され
ており、これによって半導体チップ１４の入出力端子と
コネクタワイヤ１６との接合部分および上記ピン１１と
コネクタワイヤ１６との接合部分、さらには半導体チッ
プ１４の保護が図られている。
ここで、キャップ１５には、枠体１３の内側に嵌合する
仕切部１５ａが垂設されており、この仕切部１５ａはキ
ャップ１４の取付けの際にチップコート材１７中にその
先端が当接もしくは差し込まれるようになっている。し
たがって、この仕切部１５ａおよびチップコート材１７
が遮蔽体として機能し、キャビティ１９内のガスが直接
に接着剤１８ｂに加わるのが防止される。
仕切部１５ａが垂設されており、この仕切部１５ａはキ
ャップ１４の取付けの際にチップコート材１７中にその
先端が当接もしくは差し込まれるようになっている。し
たがって、この仕切部１５ａおよびチップコート材１７
が遮蔽体として機能し、キャビティ１９内のガスが直接
に接着剤１８ｂに加わるのが防止される。
次に、このような半導体装置におけるパッケージ封止の
方法を説明する。
方法を説明する。
先ず、プラスチック基板１２上に第２図（Ａ）に示すよ
うにシリコーンゴム等の接着剤１８ａを介して枠体１３
を載せ、炉中で加熱して上記接着剤１８ａを硬化させる
ことにより枠体１３をプラスチック基板１２に接合する
。なお、符号１８ａは接着剤１８ａを硬化して得られた
接着層をも同時に表わしている。次いで、第２図（Ｂ）
に示すように、半導体チップ１４を接合した後、半導体
チップ１４の入出力端子（電極パッド）とピン１１との
間をコネクタワイヤ１６によって接続する。
うにシリコーンゴム等の接着剤１８ａを介して枠体１３
を載せ、炉中で加熱して上記接着剤１８ａを硬化させる
ことにより枠体１３をプラスチック基板１２に接合する
。なお、符号１８ａは接着剤１８ａを硬化して得られた
接着層をも同時に表わしている。次いで、第２図（Ｂ）
に示すように、半導体チップ１４を接合した後、半導体
チップ１４の入出力端子（電極パッド）とピン１１との
間をコネクタワイヤ１６によって接続する。
次いで、第２図（Ｃ）に示すように、上記半導体チップ
１４の上にボッティングによってシリコーンゲル等のチ
ップコート材１７を充填し、ベークする。その後、枠体
１３の上にシリコーンゴム等の接着剤１８ｂを介してキ
ャップ１５を載せる。
１４の上にボッティングによってシリコーンゲル等のチ
ップコート材１７を充填し、ベークする。その後、枠体
１３の上にシリコーンゴム等の接着剤１８ｂを介してキ
ャップ１５を載せる。
このとき、キャップ１５の仕切部１５ａの先端がチップ
ツー１−材１７に当接されるか、もしくは差し込まれる
。その後、炉中で加熱して上記接着剤を硬化させること
によりキャップ１５を枠体１３に取り付ける。なお、符
号１８ｂは接着剤１８ｂを加熱硬化して得られた接着層
をも同時に表わしている。
ツー１−材１７に当接されるか、もしくは差し込まれる
。その後、炉中で加熱して上記接着剤を硬化させること
によりキャップ１５を枠体１３に取り付ける。なお、符
号１８ｂは接着剤１８ｂを加熱硬化して得られた接着層
をも同時に表わしている。
このようなパッケージ封止を行なう際、仕切部１５ａお
よびチップコート材１７はキャビティ１９から接着！１
８ｂを隔離するように働く。
よびチップコート材１７はキャビティ１９から接着！１
８ｂを隔離するように働く。
その結果、上記実施例の半導体装置によれば次のような
効果を得ることができる。
効果を得ることができる。
即ち、上記実施例の半導体装置によれば、キャップ１５
の下側に仕切部１５ａを垂設し、その先端をチップコー
ト材１７に当接もしくは差し込むようにしているので、
この仕切部１５ａおよびチップコート材１７によって上
記接着層１８ｂがキャビティ１９から隔離され、上記接
着剤にキャビティ１９内のガス圧力が直接加わることが
防止されるという作用によって、ブローホールの発生が
防止されることとなる。
の下側に仕切部１５ａを垂設し、その先端をチップコー
ト材１７に当接もしくは差し込むようにしているので、
この仕切部１５ａおよびチップコート材１７によって上
記接着層１８ｂがキャビティ１９から隔離され、上記接
着剤にキャビティ１９内のガス圧力が直接加わることが
防止されるという作用によって、ブローホールの発生が
防止されることとなる。
第３図には本発明に係る半導体装置の第２の実施例が示
されている。
されている。
この第２の実施例の半導体装置が第１の実施例のそれと
異なる点は、キャップ１５に仕切部１５ａが設けられて
おらず、代りにシリコーンゲル等の可撓性材料からなる
リンク状の遮蔽体２０が接着層１８ａの内側↓こ配設さ
れている点である。
異なる点は、キャップ１５に仕切部１５ａが設けられて
おらず、代りにシリコーンゲル等の可撓性材料からなる
リンク状の遮蔽体２０が接着層１８ａの内側↓こ配設さ
れている点である。
この実施例によっても第１の実施例と同様の効果を得る
ことができるのは勿論である。
ことができるのは勿論である。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、パッケージの構成部品である枠体１３およびキ
ャップ１５がアルミニウム製のものである場合について
述べてきたが、プラスチック製等のものであっても良い
ことは勿論である。
ャップ１５がアルミニウム製のものである場合について
述べてきたが、プラスチック製等のものであっても良い
ことは勿論である。
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
即ち、パッケージ内部に形成されるキャビティ内に、キ
ャビティ内圧力が接着層に直接に作用しないように該接
着層を遮蔽する遮蔽体を設けたので、ブローホールの発
生が可及的に防止され、その結果、パッケージ封止の信
頼性の向上を図ることが可能になる。
ャビティ内圧力が接着層に直接に作用しないように該接
着層を遮蔽する遮蔽体を設けたので、ブローホールの発
生が可及的に防止され、その結果、パッケージ封止の信
頼性の向上を図ることが可能になる。
第１図は本発明に係る半導体装置の第１の実施例の縦断
面図、 第２図（Ａ）〜（Ｃ）は第１図の半導体装置の封止工程
を表す図、 第３図は本発明に係る半導体装置の第２の実施例の縦断
面図、 第４図は従来の半導体装置の縦断面図、第５図は第４図
の半導体装置の一部切欠き拡大縦断面図である。 １２・・・・プラスチック基板、１３・・・・枠体、１
４・・・・半導体チップ、１５・・・・キャップ、１７
・・・・チップニー１〜材、１８ｂ・・・・接着層、１
９・・・・キャビティ。
面図、 第２図（Ａ）〜（Ｃ）は第１図の半導体装置の封止工程
を表す図、 第３図は本発明に係る半導体装置の第２の実施例の縦断
面図、 第４図は従来の半導体装置の縦断面図、第５図は第４図
の半導体装置の一部切欠き拡大縦断面図である。 １２・・・・プラスチック基板、１３・・・・枠体、１
４・・・・半導体チップ、１５・・・・キャップ、１７
・・・・チップニー１〜材、１８ｂ・・・・接着層、１
９・・・・キャビティ。
Claims (1)
- 【特許請求の範囲】 １、内部にキャビティが形成されるように構成部品を熱
硬化性の接着層を介して接合することによりパッケージ
を構成し、これによって上記パッケージ内部に半導体チ
ップを封入すると共に、上記半導体チップをチップコー
ト材により被覆するようにされた半導体装置において、
上記キャビティ内に露出しないように上記接着層を遮蔽
するようにしたことを特徴とする半導体装置。 ２、上記構成部品はキャップを含んで構成され、このキ
ャップには上記チップコート材にその先端が当接される
仕切部が垂設されていることを特徴とする請求項１記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030750A JPH01206653A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63030750A JPH01206653A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01206653A true JPH01206653A (ja) | 1989-08-18 |
Family
ID=12312362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63030750A Pending JPH01206653A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01206653A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991008587A1 (en) * | 1989-11-29 | 1991-06-13 | Olin Corporation | Metal pin grid array package including dieletric polymer sealant |
| US5098864A (en) * | 1989-11-29 | 1992-03-24 | Olin Corporation | Process for manufacturing a metal pin grid array package |
-
1988
- 1988-02-15 JP JP63030750A patent/JPH01206653A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991008587A1 (en) * | 1989-11-29 | 1991-06-13 | Olin Corporation | Metal pin grid array package including dieletric polymer sealant |
| US5098864A (en) * | 1989-11-29 | 1992-03-24 | Olin Corporation | Process for manufacturing a metal pin grid array package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386061B1 (ko) | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 | |
| US6602740B1 (en) | Encapsulation of microelectronic assemblies | |
| KR20080023996A (ko) | 반도체 패키지 | |
| EP0977251A4 (en) | RESIN-SEALED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE | |
| JPH01206653A (ja) | 半導体装置 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| KR20000047952A (ko) | 볼 그리드 어레이 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| JPS63107156A (ja) | 樹脂封止型半導体装置 | |
| JPH03228355A (ja) | 混成集積回路基板 | |
| JP3153809B2 (ja) | 半導体装置 | |
| JPS6224650A (ja) | 半導体装置 | |
| JPH1197569A (ja) | 半導体パッケージ | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| KR100214857B1 (ko) | 멀티 칩 패키지 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0526761Y2 (ja) | ||
| KR100251864B1 (ko) | 반도체패키지용 액상봉지재의 도포 방법 | |
| JPS5848932A (ja) | 半導体装置の製法 | |
| JPS60165742A (ja) | 半導体装置 | |
| JPH027469Y2 (ja) | ||
| JPH0582567A (ja) | 電子部品の実装構造 | |
| JPH09181223A (ja) | 半導体装置 | |
| JPH0324742A (ja) | 半導体実装構造 | |
| JP2000260899A (ja) | 半導体装置 | |
| JPH0481330B2 (ja) |