JP2000260899A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000260899A JP2000260899A JP6416699A JP6416699A JP2000260899A JP 2000260899 A JP2000260899 A JP 2000260899A JP 6416699 A JP6416699 A JP 6416699A JP 6416699 A JP6416699 A JP 6416699A JP 2000260899 A JP2000260899 A JP 2000260899A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- opening
- tape
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】エラストマには、半導体素子とエラストマ間、
及びエラストマと配線済みテープ間の接着特性の相違に
よる密着性と、各部品間の熱膨張特性の相違から選択で
きる材料の組み合わせが限定されてくるという課題があ
る。本発明は、応力緩和材を用いずに、半導体装置の各
部品間の熱膨張率の差からくる応力発生の影響を最小限
にし、かつ、耐久性、耐熱性、製造の効率化という課題
を解決する半導体装置のパッケージを提供する。 【解決手段】本発明は配線済みテープ２０４と半導体素
子２０１との間の応力緩和手段として、半導体素子２０
１と半導体装置の使用される温度範囲でほぼ同等の熱膨
張率を持つ半導体素子装着基板２０９を装着し、次に、
その基板２０９と配線済みテープ２０４とを開口部２０
０周辺で接着剤２１０で接着し、この手段によって応力
の影響をなくすという構造の半導体装置である。
及びエラストマと配線済みテープ間の接着特性の相違に
よる密着性と、各部品間の熱膨張特性の相違から選択で
きる材料の組み合わせが限定されてくるという課題があ
る。本発明は、応力緩和材を用いずに、半導体装置の各
部品間の熱膨張率の差からくる応力発生の影響を最小限
にし、かつ、耐久性、耐熱性、製造の効率化という課題
を解決する半導体装置のパッケージを提供する。 【解決手段】本発明は配線済みテープ２０４と半導体素
子２０１との間の応力緩和手段として、半導体素子２０
１と半導体装置の使用される温度範囲でほぼ同等の熱膨
張率を持つ半導体素子装着基板２０９を装着し、次に、
その基板２０９と配線済みテープ２０４とを開口部２０
０周辺で接着剤２１０で接着し、この手段によって応力
の影響をなくすという構造の半導体装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のパッ
ケージに関するものである。
ケージに関するものである。
【０００２】
【従来の技術】従来は、実装技術においてはリードをパ
ッケージ周辺に配置する面実装パッケージが主に使用さ
れてきた。しかし、現在では半導体の高速化、多ビット
化、低消費電力化が目覚しい勢いで進行しつつある。こ
れに伴い、面実装パッケージではサイズ的にも電気特性
の面でも限界に近づき、高速メモリシステム用のメモリ
パッケージとして、ＢＧＡ(ＢａｌｌＧｒｉｄＡｒｒａ
ｙボールグリッドアレイ)と呼ばれる、フェースダウン
型のパッケージが使われるようになって来た。ここで、
ＢＧＡとは多ピン・高密度化に対応して底面に球状の半
田ボールをアレイ状に並べてあるパッケージである。こ
のパッケージの課題の１つは、ＢＧＡは一般に基板上に
半導体素子を載せワイヤボンド等の接続手段を施した
後、半導体素子の側だけを封止するため、半導体素子と
実装基板の熱膨張率の差によりパッケージが反る現象が
起こることである。このような現象に対応する為、図１
５に示されるように、従来の例では、構造が片面モール
ド(封止)であることから、シリコンから成る半導体素子
１０１と、半田ボール１０５を装着する配線済みテープ
１０４の間に、応力緩和物質であるエラストマ(Elastom
er：応力緩和物質)１０２と呼ばれる物質を挿入するこ
とによって、半導体素子１０１と実装基板１０７との間
に生じる熱膨張率の差による応力に、エラストマの弾力
性により対応している。
ッケージ周辺に配置する面実装パッケージが主に使用さ
れてきた。しかし、現在では半導体の高速化、多ビット
化、低消費電力化が目覚しい勢いで進行しつつある。こ
れに伴い、面実装パッケージではサイズ的にも電気特性
の面でも限界に近づき、高速メモリシステム用のメモリ
パッケージとして、ＢＧＡ(ＢａｌｌＧｒｉｄＡｒｒａ
ｙボールグリッドアレイ)と呼ばれる、フェースダウン
型のパッケージが使われるようになって来た。ここで、
ＢＧＡとは多ピン・高密度化に対応して底面に球状の半
田ボールをアレイ状に並べてあるパッケージである。こ
のパッケージの課題の１つは、ＢＧＡは一般に基板上に
半導体素子を載せワイヤボンド等の接続手段を施した
後、半導体素子の側だけを封止するため、半導体素子と
実装基板の熱膨張率の差によりパッケージが反る現象が
起こることである。このような現象に対応する為、図１
５に示されるように、従来の例では、構造が片面モール
ド(封止)であることから、シリコンから成る半導体素子
１０１と、半田ボール１０５を装着する配線済みテープ
１０４の間に、応力緩和物質であるエラストマ(Elastom
er：応力緩和物質)１０２と呼ばれる物質を挿入するこ
とによって、半導体素子１０１と実装基板１０７との間
に生じる熱膨張率の差による応力に、エラストマの弾力
性により対応している。
【０００３】しかし、このエラストマでは強い粘着力、
応力緩和可能な高い柔軟性、半導体素子を保護できる耐
湿性、エージング等１００℃以上の工程に耐える耐熱
性、長期使用に耐える耐久性などの多くの条件が要求さ
れ、高価な素材となる。さらに、これらの条件を満たす
物質は、材料を製造した後、１ヶ月程度の短期間で製造
しなければ、変成により使用できなくなる。その為、作
り置きすることができず、急な生産の必要が生じた場合
の対応が難しい。更に、一般的に使われているワイヤボ
ンディングではワイヤを電気的に半導体素子１０１と配
線済みテープ１０４間で接合する場合には、配線済みテ
ープ１０４に超音波による加熱工程を加えてから、荷重
をかけてボンディングする必要がある。しかし、配線済
みテープ１０４に接するエラストマ１０２は超音波を吸
収しやすい性質であり、かつ応力緩和を目的とする素材
なので、ボンディングの荷重を吸収する。従って、エラ
ストマ１０２を余り厚くすると加熱ができず、その上荷
重もかけることができないので、ワイヤボンディングが
うまく接合できないことがある。結局、一般的なワイヤ
ボンディングを使用することは適切でないといえる。そ
の為、ボンディング等の接続のためリード線が、あらか
じめテープ内部に埋め込まれたタイプであるビームリー
ドボンディング等を用いている。
応力緩和可能な高い柔軟性、半導体素子を保護できる耐
湿性、エージング等１００℃以上の工程に耐える耐熱
性、長期使用に耐える耐久性などの多くの条件が要求さ
れ、高価な素材となる。さらに、これらの条件を満たす
物質は、材料を製造した後、１ヶ月程度の短期間で製造
しなければ、変成により使用できなくなる。その為、作
り置きすることができず、急な生産の必要が生じた場合
の対応が難しい。更に、一般的に使われているワイヤボ
ンディングではワイヤを電気的に半導体素子１０１と配
線済みテープ１０４間で接合する場合には、配線済みテ
ープ１０４に超音波による加熱工程を加えてから、荷重
をかけてボンディングする必要がある。しかし、配線済
みテープ１０４に接するエラストマ１０２は超音波を吸
収しやすい性質であり、かつ応力緩和を目的とする素材
なので、ボンディングの荷重を吸収する。従って、エラ
ストマ１０２を余り厚くすると加熱ができず、その上荷
重もかけることができないので、ワイヤボンディングが
うまく接合できないことがある。結局、一般的なワイヤ
ボンディングを使用することは適切でないといえる。そ
の為、ボンディング等の接続のためリード線が、あらか
じめテープ内部に埋め込まれたタイプであるビームリー
ドボンディング等を用いている。
【０００４】これにより、半導体素子１０１と、半田ボ
ール１０５を接続するためのビームリード１０６をボン
ディングしている。
ール１０５を接続するためのビームリード１０６をボン
ディングしている。
【０００５】
【発明が解決しようとする課題】パッケージの熱膨張率
の差による応力の発生の影響を最小限に抑えることを達
成する為のエラストマには、半導体素子とエラストマ間
およびエラストマと配線済みテープ間の接着特性の相違
による密着性と、各部品間の熱膨張率の相違から選択で
きる材料の組み合わせが限定されてくるという課題があ
る。次に、エラストマは長期使用すると変成しやすいと
いう耐久性上の課題がある。次に、エラストマそのもの
の水分の存在から、耐久性に課題を残している。このよ
うな課題からエラストマを使用せずに応力の影響をなく
し、耐久性、耐湿性等の向上を図る必要がある。
の差による応力の発生の影響を最小限に抑えることを達
成する為のエラストマには、半導体素子とエラストマ間
およびエラストマと配線済みテープ間の接着特性の相違
による密着性と、各部品間の熱膨張率の相違から選択で
きる材料の組み合わせが限定されてくるという課題があ
る。次に、エラストマは長期使用すると変成しやすいと
いう耐久性上の課題がある。次に、エラストマそのもの
の水分の存在から、耐久性に課題を残している。このよ
うな課題からエラストマを使用せずに応力の影響をなく
し、耐久性、耐湿性等の向上を図る必要がある。
【０００６】
【課題を解決するための手段】上記課題を解決する為、
本発明の半導体装置は、半導体素子と、前記半導体素子
の底面に接着剤により接着され、開口部を有し、前記半
導体素子と同等の熱膨張特性の前記半導体素子装着基板
と、前記半導体素子装着基板の底面に、接着剤により接
着され、開口部を有する配線済みテープと、前記半導体
素子、および前記配線済みテープの配線部分を接続した
導線と、前記半導体素子装着基板の開口部、前記配線済
みテープの開口部、前記半導体素子の底面、および前記
導線を封止する保護手段と、前記半導体素子に接続され
た配線済みテープの配線部分と電気的に接続されている
半田ボールとを具備することで上記課題を達成する。
本発明の半導体装置は、半導体素子と、前記半導体素子
の底面に接着剤により接着され、開口部を有し、前記半
導体素子と同等の熱膨張特性の前記半導体素子装着基板
と、前記半導体素子装着基板の底面に、接着剤により接
着され、開口部を有する配線済みテープと、前記半導体
素子、および前記配線済みテープの配線部分を接続した
導線と、前記半導体素子装着基板の開口部、前記配線済
みテープの開口部、前記半導体素子の底面、および前記
導線を封止する保護手段と、前記半導体素子に接続され
た配線済みテープの配線部分と電気的に接続されている
半田ボールとを具備することで上記課題を達成する。
【０００７】
【発明の実施の形態】この説明は請求の範囲を詳細に説
明するものであり、本発明の権利範囲を限定するもので
はない。 実施例１ 図１は本発明の実施例１の断面図である。この側面図
は、図２に示すとうりである。この裏面図は図３に示す
とうりであり、上面図は図４である。この例の製造方法
は、図５に示されるように、まずシリコンから成る半導
体素子２０１と、シリコンと同等の熱膨張特性(半導体
を通常使用する温度範囲での熱膨張率［10-6/℃］の変
化）を有する半導体素子装着基板２０９を通常の接着剤
２０８で固定する。ここで、半導体素子装着基板２０９
は中心部分に開口部分を設けている。これにより、開口
部分２００が形成される。ここで、同等の熱膨張率をも
つという表現で示される半導体素子装着基板２０９の材
料の熱膨張の範囲としては、４２Alloyと呼ばれる金属
板（熱膨張率４．３［10-6/℃］）あるいは熱膨張率の
小さいガラスファイバーを含む有機系の基板等、シリコ
ン（熱膨張率２．６-３．６［10-6/℃］）による熱膨張
によってもたらされる応力に、半導体素子装着基板２０
９の熱膨張によってもたらされる応力が実用上整合する
レベル(概ね熱膨張率５．０［10-6/℃］以下）であれば
材料はこれに限らない。この材料間の整合には密着性等
の課題もあり、熱膨張率だけで整合性を判断することは
難しいが、セラミック基板の一種であるアルミナ基板
(Ａｌ2Ｏ3：熱膨張率７．３［10-6/℃］）では完全に不
整合である。このことから分かるように、本発明は材料
の選択の幅が広がっている。
明するものであり、本発明の権利範囲を限定するもので
はない。 実施例１ 図１は本発明の実施例１の断面図である。この側面図
は、図２に示すとうりである。この裏面図は図３に示す
とうりであり、上面図は図４である。この例の製造方法
は、図５に示されるように、まずシリコンから成る半導
体素子２０１と、シリコンと同等の熱膨張特性(半導体
を通常使用する温度範囲での熱膨張率［10-6/℃］の変
化）を有する半導体素子装着基板２０９を通常の接着剤
２０８で固定する。ここで、半導体素子装着基板２０９
は中心部分に開口部分を設けている。これにより、開口
部分２００が形成される。ここで、同等の熱膨張率をも
つという表現で示される半導体素子装着基板２０９の材
料の熱膨張の範囲としては、４２Alloyと呼ばれる金属
板（熱膨張率４．３［10-6/℃］）あるいは熱膨張率の
小さいガラスファイバーを含む有機系の基板等、シリコ
ン（熱膨張率２．６-３．６［10-6/℃］）による熱膨張
によってもたらされる応力に、半導体素子装着基板２０
９の熱膨張によってもたらされる応力が実用上整合する
レベル(概ね熱膨張率５．０［10-6/℃］以下）であれば
材料はこれに限らない。この材料間の整合には密着性等
の課題もあり、熱膨張率だけで整合性を判断することは
難しいが、セラミック基板の一種であるアルミナ基板
(Ａｌ2Ｏ3：熱膨張率７．３［10-6/℃］）では完全に不
整合である。このことから分かるように、本発明は材料
の選択の幅が広がっている。
【０００８】次に、図６で示されるように、開口部分を
設けた配線済みテープ２０４の開口部分と、図５の工程
で形成された半導体素子装着基板２０９の開口部分２０
０を、接着剤２１０により強度が維持できる程度のごく
近傍の部分で、それぞれの開口部分がほぼ重なるように
接着する。これにより開口部分２００が完成する。これ
は半導体基板２０１の底部の接着剤２０８で固定されて
いない部分と、その側面の一部となる接着剤２０８、半
導体素子装着基板２０９、接着剤２１０、および配線済
みテープ２０４に囲まれた領域である。なお、配線済み
テープ２０４は半導体装置を搭載する実装基板２０７と
同等の熱膨張率のものとする。この結果、接着剤２１０
は、半導体素子装着基板２０９と配線済みテープ２０４
とをごく狭い面積で接着することになる。次に、図7に
示されるように、半導体素子装着基板２０９上と、半導
体素子２０１の底部の接着剤２０８と、半導体素子２０
１とをポッティング等の保護手段により封止する。次
に、図８で示されるように、配線済みテープ２０４と半
導体素子装着基板２０９をビームリード・ボンディング
２０６により配線する。この後、開口部分２００を、ポ
ッティング２０３により封止する。次に、図9で示され
るように、配線済みテープ２０４の表面で、配線済みテ
ープ２０４の配線部分および半田ボール２０５を電気的
に接続するように形成する。
設けた配線済みテープ２０４の開口部分と、図５の工程
で形成された半導体素子装着基板２０９の開口部分２０
０を、接着剤２１０により強度が維持できる程度のごく
近傍の部分で、それぞれの開口部分がほぼ重なるように
接着する。これにより開口部分２００が完成する。これ
は半導体基板２０１の底部の接着剤２０８で固定されて
いない部分と、その側面の一部となる接着剤２０８、半
導体素子装着基板２０９、接着剤２１０、および配線済
みテープ２０４に囲まれた領域である。なお、配線済み
テープ２０４は半導体装置を搭載する実装基板２０７と
同等の熱膨張率のものとする。この結果、接着剤２１０
は、半導体素子装着基板２０９と配線済みテープ２０４
とをごく狭い面積で接着することになる。次に、図7に
示されるように、半導体素子装着基板２０９上と、半導
体素子２０１の底部の接着剤２０８と、半導体素子２０
１とをポッティング等の保護手段により封止する。次
に、図８で示されるように、配線済みテープ２０４と半
導体素子装着基板２０９をビームリード・ボンディング
２０６により配線する。この後、開口部分２００を、ポ
ッティング２０３により封止する。次に、図9で示され
るように、配線済みテープ２０４の表面で、配線済みテ
ープ２０４の配線部分および半田ボール２０５を電気的
に接続するように形成する。
【０００９】次に、図１０で示されるように、配線済み
テープ２０４の形状と半導体素子装着基板２０９の形状
とが一致するように配線済みテープ２０４を加工する。
次に、図１で示されるように、半田ボール２０５および
実装基板２０７を電気的に接続する。この結果、配線済
みテープ２０４と半導体素子２０１のエラストマを介し
た応力緩和手段の代替手段として、通常の接着剤を、開
口部以外の一部にのみ使用することにより、配線済みテ
ープ２０４と半導体素子装着基板２０９との間の接着剤
以外の部分は空気の層になる。これにより、実施例１の
半導体装置が完成する。原則的に、半導体素子装着基板
２０９と配線済みテープ２０４の熱膨張率の差による応
力は、半導体素子装着基板２０９と配線済みテープ２０
４の接着面積に比例して増加するが、本実施例では接着
面積はわずかであるから、応力の影響は最小限に抑えら
れる。つまり、本発明は前記接着剤以外の部分での、配
線済みテープ２０４と半導体素子装着基板２０９間の熱
膨張率特性の相違による相互の応力の影響を、空気の層
を中間に存在させることで最小限にするものである。よ
って、この半導体装置の構造上、エラストマに要求され
るような特別な性質を必要としない通常の接着剤を使用
できる。この接着剤は、狭い面積でも十分な強度が維持
できるものが現在は多数あり、エラストマのように変成
するといった課題がなく、耐久性が従来技術に比べて向
上する。
テープ２０４の形状と半導体素子装着基板２０９の形状
とが一致するように配線済みテープ２０４を加工する。
次に、図１で示されるように、半田ボール２０５および
実装基板２０７を電気的に接続する。この結果、配線済
みテープ２０４と半導体素子２０１のエラストマを介し
た応力緩和手段の代替手段として、通常の接着剤を、開
口部以外の一部にのみ使用することにより、配線済みテ
ープ２０４と半導体素子装着基板２０９との間の接着剤
以外の部分は空気の層になる。これにより、実施例１の
半導体装置が完成する。原則的に、半導体素子装着基板
２０９と配線済みテープ２０４の熱膨張率の差による応
力は、半導体素子装着基板２０９と配線済みテープ２０
４の接着面積に比例して増加するが、本実施例では接着
面積はわずかであるから、応力の影響は最小限に抑えら
れる。つまり、本発明は前記接着剤以外の部分での、配
線済みテープ２０４と半導体素子装着基板２０９間の熱
膨張率特性の相違による相互の応力の影響を、空気の層
を中間に存在させることで最小限にするものである。よ
って、この半導体装置の構造上、エラストマに要求され
るような特別な性質を必要としない通常の接着剤を使用
できる。この接着剤は、狭い面積でも十分な強度が維持
できるものが現在は多数あり、エラストマのように変成
するといった課題がなく、耐久性が従来技術に比べて向
上する。
【００１０】更に、エラストマと同様の効果を維持しつ
つ、接着剤の接着部分の配置によっては、空気の層から
熱を逃がしやすい放熱効果の高い構造とすることができ
る。このことは半導体装置の耐熱性向上に寄与する。更
に、接着剤という手段により、半導体素子装着基板２０
９と配線済みテープ２０４を接続しているため、接着工
程に特別の対応が必要ないといった効果がある。更に、
半導体素子と半導体素子装着基板間、および半導体素子
装着基板と配線済みテープ間での接着特性の相違によ
り、エラストマでは、接着できる各部品間の密着性に課
題があるため、各部品間の選択できる材料の組み合わせ
の自由度が限られることがあった。しかし、接着剤は材
料の接着特性の相違に対応できる種類のものが多数存在
するので、各部品間の選択できる材料の組み合わせの自
由度が大きい。またエラストマと異なり、半導体実装基
板は例えば４２Ａｌｌｏｙ等の金属を利用することがで
き、水分を含まない素材で半導体素子の表面を十分に保
護できる。この為、耐湿性が大きく向上することは明ら
かである。 実施例２ 実施例１の図５から７で説明した製造方法と同様に、図
１１に示すように半導体素子３０１の底面の一部と前記
半導体素子３０１とほぼ同等の熱膨張特性を持つ半導体
素子装着基板３０９とを、接着剤３０８で接着する。こ
こで、半導体素子装着基板３０９は、実施例１と同様の
開口部分３００を有する。
つ、接着剤の接着部分の配置によっては、空気の層から
熱を逃がしやすい放熱効果の高い構造とすることができ
る。このことは半導体装置の耐熱性向上に寄与する。更
に、接着剤という手段により、半導体素子装着基板２０
９と配線済みテープ２０４を接続しているため、接着工
程に特別の対応が必要ないといった効果がある。更に、
半導体素子と半導体素子装着基板間、および半導体素子
装着基板と配線済みテープ間での接着特性の相違によ
り、エラストマでは、接着できる各部品間の密着性に課
題があるため、各部品間の選択できる材料の組み合わせ
の自由度が限られることがあった。しかし、接着剤は材
料の接着特性の相違に対応できる種類のものが多数存在
するので、各部品間の選択できる材料の組み合わせの自
由度が大きい。またエラストマと異なり、半導体実装基
板は例えば４２Ａｌｌｏｙ等の金属を利用することがで
き、水分を含まない素材で半導体素子の表面を十分に保
護できる。この為、耐湿性が大きく向上することは明ら
かである。 実施例２ 実施例１の図５から７で説明した製造方法と同様に、図
１１に示すように半導体素子３０１の底面の一部と前記
半導体素子３０１とほぼ同等の熱膨張特性を持つ半導体
素子装着基板３０９とを、接着剤３０８で接着する。こ
こで、半導体素子装着基板３０９は、実施例１と同様の
開口部分３００を有する。
【００１１】次に、前記半導体素子装着基板３０９の底
面の開口部領域周辺に、開口部分を有する配線済みテー
プ３０４を接着剤３１０により接着する。これで実施例
１と同様に開口部分３００が完成する。開口部分３００
は、前記半導体素子３０１、前記半導体素子装着基板３
０９、及び前記半導体素子３０１と前記半導体素子装着
基板３０９が接着された部分３０８で構成される。ここ
までは実施例１の図５から図７と同様であるが、本実施
例では、前記半導体素子３０１と前記配線済みテープ３
０４を電気的に接続する手段として、テープ表面に配線
を設けて、その表面の配線と電気的に接続できるワイヤ
ボンデイング３１１を用いる。ワイヤボンデイングが使用
できるのは、ボンデイングする際に、ワイヤと接続する
部分は接着剤３１０と固い基板３０９であるので、超音
波による加熱が容易で、十分に圧力がかけられ、ボンデ
ィングが容易であるからである。その後、実施例１と同
様に、この開口部分３００をポッテイング樹脂３０３で
封止する。次に、図１２で示されるように、配線済みテ
ープ３０４の表面に形成されている配線部に、半田ボー
ル３０５を配線済みテープ３０４の表面で形成し、電気
的に接続する。
面の開口部領域周辺に、開口部分を有する配線済みテー
プ３０４を接着剤３１０により接着する。これで実施例
１と同様に開口部分３００が完成する。開口部分３００
は、前記半導体素子３０１、前記半導体素子装着基板３
０９、及び前記半導体素子３０１と前記半導体素子装着
基板３０９が接着された部分３０８で構成される。ここ
までは実施例１の図５から図７と同様であるが、本実施
例では、前記半導体素子３０１と前記配線済みテープ３
０４を電気的に接続する手段として、テープ表面に配線
を設けて、その表面の配線と電気的に接続できるワイヤ
ボンデイング３１１を用いる。ワイヤボンデイングが使用
できるのは、ボンデイングする際に、ワイヤと接続する
部分は接着剤３１０と固い基板３０９であるので、超音
波による加熱が容易で、十分に圧力がかけられ、ボンデ
ィングが容易であるからである。その後、実施例１と同
様に、この開口部分３００をポッテイング樹脂３０３で
封止する。次に、図１２で示されるように、配線済みテ
ープ３０４の表面に形成されている配線部に、半田ボー
ル３０５を配線済みテープ３０４の表面で形成し、電気
的に接続する。
【００１２】次に、図１３で示されるように、配線済み
テープ３０４の形状と半導体素子装着基板３０９の形状
とが一致するように配線済みテープ３０４を加工する。
次に、図１４で示されるように、半田ボール３０５と実
装基板３０７を電気的に接続する。このように、実施例
２では、配線済みテープ３０４と接しているのは十分な
強度を持つ通常の接着剤３１０であるので、ボンディン
グの手段として、超音波を使った加熱工程、及び十分な
ボンディングツールによる荷重工程が、配船済みテープ
３０４に行える。よって、製造機器等が豊富で、より技
術的蓄積のあるワイヤボンディングを用いることができ
る。更に、配線済みテープ３０４はテープ表面に配線を
行っており、配線表面からワイヤボンディングを接続す
る方式である為、あらかじめ内部に配線を組み込むタイ
プのビームリードボンディングに比べて、半田ボールの
接続端子のレイアウト設計の変更に幅を持たせることが
できる。
テープ３０４の形状と半導体素子装着基板３０９の形状
とが一致するように配線済みテープ３０４を加工する。
次に、図１４で示されるように、半田ボール３０５と実
装基板３０７を電気的に接続する。このように、実施例
２では、配線済みテープ３０４と接しているのは十分な
強度を持つ通常の接着剤３１０であるので、ボンディン
グの手段として、超音波を使った加熱工程、及び十分な
ボンディングツールによる荷重工程が、配船済みテープ
３０４に行える。よって、製造機器等が豊富で、より技
術的蓄積のあるワイヤボンディングを用いることができ
る。更に、配線済みテープ３０４はテープ表面に配線を
行っており、配線表面からワイヤボンディングを接続す
る方式である為、あらかじめ内部に配線を組み込むタイ
プのビームリードボンディングに比べて、半田ボールの
接続端子のレイアウト設計の変更に幅を持たせることが
できる。
【００１３】
【発明の効果】以上のように、本発明によるパッケージ
構造では、熱膨張率の差による応力の発生の影響を最小
限に抑えることができる。熱膨張率の差による応力の発
生の影響を、最小限に抑えることを達成する為の接着剤
は、耐久性もあり、接着工程も特別なものを必要としな
い。更に、半導体素子と半導体素子装着基板間、及び半
導体素子装着基板と配線済みテープ間での選択できる材
料の組み合わせの自由度が大きい。また、応力緩和材を
各部品間に使用したときと異なり、半導体素子装着基板
は、半導体素子の表面を十分に保護できる為、耐湿性が
大きく向上する。このようにエラストマを使用せずに応
力の影響をなくし、耐久性、耐湿性等の向上を図ること
ができる。
構造では、熱膨張率の差による応力の発生の影響を最小
限に抑えることができる。熱膨張率の差による応力の発
生の影響を、最小限に抑えることを達成する為の接着剤
は、耐久性もあり、接着工程も特別なものを必要としな
い。更に、半導体素子と半導体素子装着基板間、及び半
導体素子装着基板と配線済みテープ間での選択できる材
料の組み合わせの自由度が大きい。また、応力緩和材を
各部品間に使用したときと異なり、半導体素子装着基板
は、半導体素子の表面を十分に保護できる為、耐湿性が
大きく向上する。このようにエラストマを使用せずに応
力の影響をなくし、耐久性、耐湿性等の向上を図ること
ができる。
【図１】実施例１の半導体装置を示す断面図である。
【図２】実施例１の半導体装置を示す側面図である。
【図３】実施例１の半導体装置を示す裏面図である。
【図４】実施例１の半導体装置を示す上面図である。
【図５】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図６】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図７】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図８】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図９】実施例１の半導体装置の製造方法の一工程を示
す断面図である。
す断面図である。
【図１０】実施例１の半導体装置の製造方法の一工程を
示す断面図である。
示す断面図である。
【図１１】実施例２の半導体装置の製造方法の一工程を
示す断面図である。
示す断面図である。
【図１２】実施例２の半導体装置の製造方法の一工程を
示す断面図である。
示す断面図である。
【図１３】実施例２の半導体装置の製造方法の一工程を
示す断面図である。
示す断面図である。
【図１４】実施例２の半導体装置の製造方法の一工程を
示す断面図である。
示す断面図である。
【図１５】従来の半導体装置を示す断面図である。
２００開口部分 ２０１シリコンから成る半導体素子 ２０３ポッティング樹脂 ２０４配線済みテープ ２０５半田ボール ２０６ビームリードボンディング ２０７実装用基板 ２０８接着剤 ２０９半導体素子装着基板 ２１０接着剤 ３００開口部分 ３０１シリコンから成る半導体素子 ３０３ポッティング樹脂 ３０４配線済みテープ ３０５半田ボール ３０７実装用基板 ３０８接着剤 ３０９半導体素子装着基板 ３１０接着剤 ３１１ボンディングワイヤ
Claims (5)
- 【請求項１】半導体素子と、 前記半導体素子の底面に接着剤により接着され、開口部
を有し、前記半導体素子と同等の熱膨張特性の前記半導
体素子装着基板と、 前記半導体素子装着基板の底面に、接着剤により接着さ
れ、開口部を有する配線済みテープと、 前記半導体素子、および前記配線済みテープの配線部分
を接続した導線と、 前記半導体素子装着基板の開口部、前記配線済みテープ
の開口部、前記半導体素子の底面、および前記導線を封
止する保護手段と、 前記半導体素子に接続された配線済みテープの配線部分
と電気的に接続されている半田ボールとを具備すること
を特徴とする半導体装置。 - 【請求項２】開口部を有する配線済みテープが接着剤に
より前記開口部周辺領域で接着されたことを特徴とする
前記請求項1記載の半導体装置。 - 【請求項３】半田ボールと配線済みテープの配線部とを
接続する導線として、ワイヤボンディングを用いたこと
を特徴とする前記請求項１記載の半導体装置。 - 【請求項４】前記半導体素子装着基板の材料として、４
２Ａｌｌｏｙ、および熱膨張率の小さいガラスファイバ
ーを含む有機系の物質から選択することを特徴とする請
求項１記載の半導体装置。 - 【請求項５】半導体素子装着基板の材質が、半導体装置
を使用する温度範囲で熱膨張率［１０-6/℃］が２．６
から４．３の範囲であることを特徴とする前記請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6416699A JP2000260899A (ja) | 1999-03-11 | 1999-03-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6416699A JP2000260899A (ja) | 1999-03-11 | 1999-03-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000260899A true JP2000260899A (ja) | 2000-09-22 |
Family
ID=13250219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6416699A Pending JP2000260899A (ja) | 1999-03-11 | 1999-03-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000260899A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064467A (ja) * | 2003-07-25 | 2005-03-10 | Shinko Electric Ind Co Ltd | インターポーザ及びこれを用いた半導体装置 |
| CN113870704A (zh) * | 2021-09-27 | 2021-12-31 | 上海天马微电子有限公司 | 显示装置 |
-
1999
- 1999-03-11 JP JP6416699A patent/JP2000260899A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064467A (ja) * | 2003-07-25 | 2005-03-10 | Shinko Electric Ind Co Ltd | インターポーザ及びこれを用いた半導体装置 |
| JP4606783B2 (ja) * | 2003-07-25 | 2011-01-05 | 新光電気工業株式会社 | 半導体装置 |
| CN113870704A (zh) * | 2021-09-27 | 2021-12-31 | 上海天马微电子有限公司 | 显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102217B2 (en) | Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same | |
| US5594282A (en) | Resin sealing type semiconductor device and method of making the same | |
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| KR101398404B1 (ko) | 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들 | |
| JPH0774282A (ja) | 半導体装置 | |
| JPH1126652A (ja) | 半導体装置 | |
| KR100590146B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20050110128A1 (en) | Highly reliable stack type semiconductor package | |
| US6855574B2 (en) | Stress balanced semiconductor packages, method of fabrication and modified mold segment | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JPH0685132A (ja) | 半導体装置 | |
| US8084296B2 (en) | Methods for reducing stress in microelectronic devices and microelectronic devices formed using such methods | |
| JP2000223623A (ja) | 回路基板の実装構造 | |
| US20030094676A1 (en) | Semiconductor package with crack-preventing member | |
| JP2000260899A (ja) | 半導体装置 | |
| JPS63239826A (ja) | 半導体装置 | |
| KR100766498B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS63107156A (ja) | 樹脂封止型半導体装置 | |
| JPH02105446A (ja) | 混成集積回路 | |
| KR20100002868A (ko) | 반도체 패키지 | |
| JPH0936167A (ja) | 半導体装置 | |
| JPH1126634A (ja) | 半導体装置 | |
| JP2780927B2 (ja) | 半導体装置 | |
| TWI290759B (en) | Semiconductor package and its fabricating process | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |