CN110473794A - 可扩展的量子芯片封装盒结构及其制作方法 - Google Patents
可扩展的量子芯片封装盒结构及其制作方法 Download PDFInfo
- Publication number
- CN110473794A CN110473794A CN201910669893.1A CN201910669893A CN110473794A CN 110473794 A CN110473794 A CN 110473794A CN 201910669893 A CN201910669893 A CN 201910669893A CN 110473794 A CN110473794 A CN 110473794A
- Authority
- CN
- China
- Prior art keywords
- pcb board
- quantum chip
- pedestal
- aperture
- upper cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 60
- 238000005538 encapsulation Methods 0.000 claims abstract description 7
- 238000007789 sealing Methods 0.000 claims description 27
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000004806 packaging method and process Methods 0.000 claims description 11
- 238000009434 installation Methods 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 10
- 238000003466 welding Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 238000005457 optimization Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种可扩展的量子芯片封装盒结构及其制作方法，封装盒结构包括：底座，其上设置有凸台；PCB板，位于所述底座的凸台之上，用于放置量子芯片；上盖，对应所述底座的凸台位置设置有凹槽，该凹槽的深度满足在所述底座上放置PCB板之后与所述上盖紧密贴合；以及二维孔阵列，设置于底座和上盖中的至少一个之上，垂直于PCB板所在平面，并与PCB板的信号层电性连接，用于安装信号连接器接头。在垂直于PCB板的方向上实现信号连接器的安装与焊接，采用的二维孔阵列具有可扩展的优良性质，连接方式高效且便于扩展，具有可扩展的高密度接线，实现了高集成度，解决了现有技术中封装结构的可安装接头少、连接方式低效难以扩展的基本技术问题。
Description
技术领域
本公开属于量子芯片封装技术领域，涉及一种可扩展的量子芯片封装盒结构及其制作方法。
背景技术
在超导量子计算的实现方案中，将量子处理器与外围电路进行连接是不可缺少的一个步骤。超导量子处理器封装盒体是与量子处理器进行连接的第一级装置。如何将超导量子处理器的各类性能管脚进行连接、扇出，并保证尽量小的减少对线路上信号性能的干扰就成为了业界的设计难题。
量子芯片的电路尺寸为微米量级，而外围电路的尺寸为毫米或厘米量级，因此如何通过转接电路进行高效的转接就成了至关重要的问题。现有技术通常从封装盒侧面安装接头，可安装的接头数量少，浪费了样品和底部的大量空间。随着量子比特数目的不断增加，原来低效率的连接方式难以扩展，难以实现高密度的接线，因此需要使用新的封装方式来实现高集成度、可扩展的量子芯片连接。
量子芯片中量子比特的状态十分脆弱，如果不进行有效地保护，容易受到环境的干扰而产生退相干，为了保证量子芯片高性能、稳定地工作，需要设计可靠的封装结构对量子芯片进行特殊保护，避免量子芯片收到外界环境噪声的影响。
量子芯片工作在GHz量级的微波频段，需要输入和输出高精度的微波信号对量子芯片进行测量和操纵，而芯片与封装盒的键合方式，信号的转接和输出方式都会影响到信号的传输性能，因此如何优化键合方式以及转接线路以及和外部连接器的连接方式来提高信号的质量成了至关重要的问题。
发明内容
(一)要解决的技术问题
本公开提供了一种可扩展的量子芯片封装盒结构及其制作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种可扩展的量子芯片封装盒结构，包括：底座8，其上设置有凸台；PCB板6，位于所述底座8的凸台之上，用于放置量子芯片5；上盖1，对应所述底座8的凸台位置设置有凹槽，该凹槽的深度满足在所述底座8上放置PCB板6之后与所述上盖1紧密贴合；以及二维孔阵列2，设置于底座8和上盖1中的至少一个之上，垂直于PCB板6所在平面，并与PCB板6的信号层电性连接，用于安装信号连接器接头。
在本公开的一些实施例中，所述底座8上具有第二开孔，该第二开孔的位置与待放置的量子芯片5对齐，对应在第二开孔的位置还设置有第二密封盖7。
在本公开的一些实施例中，所述第二开孔的尺寸满足：能够容纳待放置的量子芯片5通过。
在本公开的一些实施例中，所述上盖1上具有第一开窗，该第一开窗的位置与待放置的量子芯片5对齐，用于观察封装盒内部情况，对应在第一开窗的位置还设置有第一密封盖4。
在本公开的一些实施例中，所述PCB板6之上具有开孔，量子芯片5放置于该开孔之中。
在本公开的一些实施例中，所述PCB板6上的开孔的形状与量子芯片5的形状匹配。
在本公开的一些实施例中，所述PCB板6的正面设置有信号线焊点与接地焊点，用于量子芯片5与PCB板6之间的引线。
在本公开的一些实施例中，所述PCB板6之上具有开孔，该开孔的尺寸略小于量子芯片5的尺寸，封装时量子芯片5位于该开孔之下，暴露出该量子芯片5的内部正面部分，在所述PCB板6的背面、与量子芯片5非暴露的边缘正面部分接触的位置设置有接地焊点，在所述PCB板6的正面设置有信号线焊点与接地焊点。
在本公开的一些实施例中，所述底座8和上盖1上对应设置有用于固定PCB板6的安装孔。
根据本公开的另一个方面，提供了一种可扩展的量子芯片封装盒结构的制作方法，该制作方法包括：制作底座8，其上设置有凸台；准备PCB板6，位于所述底座8的凸台之上，用于放置量子芯片5；制作上盖1，对应所述底座8的凸台位置设置有凹槽，该凹槽的深度满足在所述底座8上放置PCB板6之后与所述上盖1紧密贴合；以及装配二维孔阵列2，使其设置于底座8和上盖1中的至少一个之上，垂直于PCB板6所在平面，并与PCB板6的信号层电性连接，用于安装信号连接器接头。
(三)有益效果
从上述技术方案可以看出，本公开提供的可扩展的量子芯片封装盒结构及其制作方法，具有以下有益效果：
1、与现有技术中通常采用的从封装盒体侧面安装信号连接器例如射频连接器(SMP)接头的方式不同，通过在垂直于PCB板所在平面的方向上于该封装盒的一面或两面(底座和上盖中的至少一个)设置二维孔阵列，在垂直于PCB板的方向上实现信号连接器的安装与焊接，采用的二维孔阵列具有可扩展的优良性质，连接方式高效且便于扩展，具有可扩展的高密度接线，实现了高集成度，解决了现有技术中封装结构的可安装接头少、连接方式低效难以扩展的基本技术问题；
2、在解决上述基本技术问题的基础上，进一步的优化了连接方式，通过在PCB板上制作开孔用于放置量子芯片，与现有的将量子芯片直接放置于整块PCB板上的方式相比，直接将量子芯片放置于开孔中之后再进行引线，在微纳加工过程中，降低量子芯片的高度有助于减小引线长度，保证了接线以及芯片安装的可靠性，并且还减小了微波信号在键合处产生的阻抗不匹配，进一步提高了信号质量；
3、在另外一种连接方式的优选实施例中，通过在PCB板上制作开孔，该开孔的尺寸略小于量子芯片的尺寸，封装时量子芯片位于该开孔之下，暴露部分与PCB板背面接触，其中在PCB板的背面、与量子芯片非暴露部分接触的位置设置有接地焊点，省却了部分量子芯片区域与PCB板的接地操作，并且量子芯片的暴露部分与PCB板之间进行引线时有助于实现精准对位和高密度接地；
4、在一优选实施例中，通过在底座上设置第二开孔，在量子芯片安装时，可以利用第二密封盖将量子芯片沿着第二开孔推送至PCB板对应的开孔中或开孔之下，实现其良好的连接性能，提高芯片安装、引线的可靠性以及信号传输质量。
附图说明
图1为根据本公开一实施例所示的可扩展的量子芯片封装盒结构的立体结构示意图。
图2为如图1所示的量子芯片封装盒结构的侧剖图。
【符号说明】
1-上盖； 2-二维孔阵列；
3-螺丝； 4-第一密封盖；
5-量子芯片； 6-PCB板；
7-第二密封盖； 8-底座。
具体实施方式
本公开提供了一种可扩展的量子芯片封装盒结构及其制作方法，与现有技术中通常采用的从封装盒体侧面安装信号连接器例如射频连接器(SMP)接头的方式不同，通过在垂直于PCB板所在平面的方向上于该封装盒的一面或两面(底座和上盖中的至少一个)设置二维孔阵列，在垂直于PCB板的方向上实现信号连接器的安装与焊接，采用的二维孔阵列具有可扩展的优良性质，连接方式高效且便于扩展，具有可扩展的高密度接线，实现了高集成度，解决了现有技术中封装结构的可安装接头少、连接方式低效难以扩展的基本技术问题。当然，本公开中，除了解决上述基本技术问题之外，还对量子芯片的键合方式、连接方式进行了优化设置。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
第一实施例
在本公开的第一个示例性实施例中，提供了一种可扩展的量子芯片封装盒结构。
图1为根据本公开一实施例所示的可扩展的量子芯片封装盒结构的立体结构示意图。图2为如图1所示的量子芯片封装盒结构的侧剖图。
结合图1和图2所示，本公开的可扩展的量子芯片封装盒结构，包括：底座8，其上设置有凸台；PCB板6，位于所述底座8的凸台之上，用于放置量子芯片5；上盖1，对应所述底座8的凸台位置设置有凹槽，该凹槽的深度满足在所述底座8上放置PCB板6之后与所述上盖1紧密贴合；以及二维孔阵列2，设置于底座8和上盖1中的至少一个之上，垂直于PCB板6所在平面，并与PCB板6的信号层电性连接，用于安装信号连接器接头。
本实施例中，如图2所示，所述底座8和上盖1上对应设置有用于固定PCB板6的安装孔。例如，通过螺丝实现固定，该安装孔为螺丝孔，用于螺丝安装。底座8中凸台的尺寸与PCB板6的尺寸相匹配。
本实施例中的量子芯片5和PCB板6采用通常的放置和连接方式，即将量子芯片5放置于PCB板6的上方，通过引线进行键合。上盖1和底座8各为一块完整的结构(图2示意的为优化后的结构，并未示意出本实施例中的上盖和底座形式)，对应在上盖1上可以设置有除了容纳PCB板6之外还能容纳量子芯片5的空间，在上盖1和底座8二者对接之后外部密封，内部形成一容置空间，在容置空间正好能够容纳PCB板6和其上的量子芯片5。上盖1尺寸与底座8尺寸相匹配，二者盖上后可以与PCB板6紧密贴合，从而增强了密封性，防止外部辐射进入封装盒体干扰芯片性能。
本实施例中，PCB板6为4层板结构，第1、3、4层为地层，第2层为信号层，在其它实施例中，PCB板的层数以及信号层和地层的对应层号也可以是其他关系和个数，本公开不进行限定。本实施例中，PCB板可以按照现有技术中的方式放置量子芯片，即将量子芯片放置于PCB板之上，PCB板为一块完整的板子(图2示意的是第二个和第三个实施例中的优化后的结构，并未示意本实施例中的PCB板和量子芯片的装配和连接方式)。
PCB板6第一层的开孔尺寸略大于第二层，露出第二层(信号层)用于引线键合的交替排布的信号线焊点(pad)和接地pad，可以在量子芯片放置以后进行引线键合，信号可以通过信号层的走线分散至信号连接器对应的位置并通过盲孔传输至PCB板6背面。PCB板6背面含有用于信号连接器焊接的焊盘，可以使用铅锡焊料进行焊接。PCB板的所有走线都进行了阻抗匹配的优化和传输性能的优化。
进行装配时，先在底座8上放置PCB板6，临时固定PCB板6，在PCB板上固定量子芯片5后进行引线，PCB板6背面含有用于信号连接器接头进行焊接的焊盘，可以使用铅锡焊料进行焊接，实现二维孔阵列2与PCB板6的信号层电性连接，然后将上盖1与底座8进行对接，对应在底座8和上盖1的安装孔中安装固定PCB板6的固定件，例如为螺丝，实现整体封装。
与现有技术中通常采用的从封装盒体侧面安装信号连接器例如射频连接器(SMP)接头的方式不同，通过在垂直于PCB板所在平面的方向上于该封装盒的一面或两面(底座和上盖中的至少一个)设置二维孔阵列，在垂直于PCB板的方向上实现信号连接器的安装与焊接，采用的二维孔阵列具有可扩展的优良性质，连接方式高效且便于扩展，具有可扩展的高密度接线，实现了高集成度，解决了现有技术中封装结构的可安装接头少、连接方式低效难以扩展的基本技术问题。
第二实施例
在本公开的第二个示例性实施例中，提供了一种可扩展的量子芯片封装盒结构。第二个实施例的量子芯片封装盒结构与第个实施例相比，优化了量子芯片与PCB板的连接方式。
本实施例中，优选的，如图2所示，所述PCB板6之上具有开孔，量子芯片5放置于该开孔之中。对应的该开孔的尺寸略大于量子芯片的尺寸使得量子芯片可以放置于该开孔中而不至于间隙太大，以保证量子芯片安装的可靠性。
其中，所述PCB板6上的开孔的形状与量子芯片5的形状匹配，诸如：圆形、正方形、长方形或者其他形状等。
本实施例中，如图2所示，所述上盖1上具有第一开窗，该第一开窗的位置与待放置的量子芯片5对齐，用于观察封装盒内部情况，对应在第一开窗的位置还设置有第一密封盖4。此外，所述底座8上具有第二开孔，该第二开孔的位置与待放置的量子芯片5对齐，对应在第二开孔的位置还设置有第二密封盖7。本实施例中，所述第二开孔的尺寸满足：能够容纳待放置的量子芯片5通过。
在一实例中，第一开窗采用第一密封盖4盖住，用螺丝固定第一密封盖4后将该封装盒密封。第一密封盖4和第二密封盖7伸入对应第一开窗或第二开孔的高度可根据实际需要进行适应性设置。本实施例中，由于采用第二密封盖7将量子芯片沿着第二开孔推送至PCB板6下方的形式，因此设计第二密封盖7的高度和形状与推送路径保持匹配，在其它实施方式中，可以利用其它推送部件实现量子芯片的推送，此种情况下对应第二密封盖7的高度不必延伸至贴近量子芯片放置位置的下方，即在量子芯片放置位置与第二密封盖7之间可以有空气间隙。同理，第一密封盖4与之类似，其高度可根据实际需要进行对应设置，当然，图2中示意的第一密封盖4与量子芯片5接近，实际上还预留有容纳量子芯片5与PCB板6进行引线的空间，由于该空间相对于非常整体尺寸来说非常微小，这里并未示意。
本实施例中，所述PCB板6的正面设置有信号线焊点与接地焊点，用于量子芯片5与PCB板6之间的引线。
如图2所示，在一实例中，该第二开孔的截面呈“凸”形，并且该“凸”形的上半部靠近PCB板6背面的第二开孔呈渐缩的形状。当然，在其它实施方式中第二开孔的形状可以进行适应性设置，不局限于本实施例，只要满足尺寸能够容纳量子芯片5通过即可。
通过在底座8上设置第二开孔，在量子芯片5安装时，可以利用第二密封盖7将量子芯片5沿着第二开孔从PCB板6下方推送至PCB板6对应的开孔中(对应第二开孔尺寸略大于量子芯片的情形)，实现其良好的连接性能，提高芯片安装、引线的可靠性以及信号传输质量。当然，由于PCB板6上开孔的尺寸略大于量子芯片5的尺寸，在上盖1上具有第一开窗的方案中，还可以利用该第一密封盖7将量子芯片5沿着第一开窗从PCB板6上方推送至PCB板6对应的开孔中。
通过在上盖1上设置第一开窗，能够用于观察封装盒内部情况。
需要说明的是，本公开的量子芯片封装盒结构中，上盖1设置第一开窗和底座8设置第二开孔的方案可以是如上描述的二者都有，或者是单独设置其中一种，都具有对应的有益效果，这里不再单独介绍。
第三实施例
在本公开的第三个示例性实施例中，提供了一种可扩展的量子芯片封装盒结构。第三个实施例与第一个实施例相比，优化了量子芯片与PCB板的连接方式，其优化方式与第二个实施例的原理和特点存在差异。
本实施例中，优选的，所述PCB板6之上具有开孔，量子芯片5放置于该开孔之中。对应的该开孔的尺寸略小于量子芯片的尺寸。
本实施例中，在量子芯片安装时，利用第二密封盖7将量子芯片5沿着第二开孔从PCB板6下方推送至与PCB板6的开孔对齐，其中，该量子芯片的正面有部分暴露出来有部分与PCB板6下方贴合，在一实例中将暴露部分称之为内部正面部分，将非暴露部分称之为边缘正面部分。
封装时量子芯片5位于PCB板6的开孔之下，暴露出该量子芯片5的内部正面部分，在所述PCB板6的背面、与量子芯片5非暴露的边缘正面部分接触的位置设置有接地焊点，在所述PCB板6的正面设置有信号线焊点与接地焊点。
本优选实施例中，通过在PCB板6的背面、与量子芯片5非暴露部分接触的位置设置接地焊点，省却了部分量子芯片区域与PCB板6的接地操作，并且量子芯片5的暴露部分与PCB板6之间进行引线时有助于实现精准对位和高密度接地，在量子芯片进行安装时，可以利用第二密封盖7将量子芯片5沿着第二开孔推送至PCB板6对应的开孔之下，实现其良好的连接性能，提高芯片安装、引线的可靠性以及信号传输质量。
第四实施例
在本公开的第四个示例性实施例中，提供了一种可扩展的量子芯片封装盒结构的制作方法，用于制作第一个实施例所示的封装盒结构。
本实施例的制作方法包括：制作底座8，其上设置有凸台；准备PCB板6，位于所述底座8的凸台之上，用于放置量子芯片5；制作上盖1，对应所述底座8的凸台位置设置有凹槽，该凹槽的深度满足在所述底座8上放置PCB板6之后与所述上盖1紧密贴合；以及装配二维孔阵列2，使其设置于底座8和上盖1中的至少一个之上，垂直于PCB板6所在平面，并与PCB板6的信号层电性连接，用于安装信号连接器接头。
在其它实施方式中，对应第二个、第三个实施例的量子芯片封装盒结构，只需制作相应的结构，使结构实现优化设置即可。
综上所述，本公开提供了一种可扩展的量子芯片封装盒结构及其制作方法，通过在垂直于PCB板所在平面的方向上于该封装盒的一面或两面(底座和上盖中的至少一个)设置二维孔阵列，在垂直于PCB板的方向上实现信号连接器的安装与焊接，采用的二维孔阵列具有可扩展的优良性质，连接方式高效且便于扩展，具有可扩展的高密度接线，实现了高集成度，解决了现有技术中封装结构的可安装接头少、连接方式低效难以扩展的基本技术问题；在解决上述基本技术问题的基础上，进一步的优化了连接方式，通过在PCB板上制作开孔用于放置量子芯片，与现有的将量子芯片直接放置于整块PCB板上的方式相比，直接将量子芯片放置于开孔中之后再进行引线，在微纳加工过程中，降低量子芯片的高度有助于减小引线长度，保证了接线以及芯片安装的可靠性，并且还减小了微波信号在键合处产生的阻抗不匹配，进一步提高了信号质量；在另外一种连接方式的优选实施例中，通过在PCB板上制作开孔，该开孔的尺寸略小于量子芯片的尺寸，封装时量子芯片位于该开孔之下，暴露部分与PCB板背面接触，其中在PCB板的背面、与量子芯片非暴露部分接触的位置设置有接地焊点，省却了部分量子芯片区域与PCB板的接地操作，并且量子芯片的暴露部分与PCB板之间进行引线时有助于实现精准对位和高密度接地；在一优选实施例中，通过在底座上设置第二开孔，在量子芯片安装时，可以利用第二密封盖将量子芯片沿着第二开孔推送至PCB板对应的开孔中或开孔之下，实现其良好的连接性能，提高芯片安装、引线的可靠性以及信号传输质量。
需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种可扩展的量子芯片封装盒结构，其特征在于，包括：
底座(8)，其上设置有凸台；
PCB板(6)，位于所述底座(8)的凸台之上，用于放置量子芯片(5)；
上盖(1)，对应所述底座(8)的凸台位置设置有凹槽，该凹槽的深度满足在所述底座(8)上放置PCB板(6)之后与所述上盖(1)紧密贴合；以及
二维孔阵列(2)，设置于底座(8)和上盖(1)中的至少一个之上，垂直于PCB板(6)所在平面，并与PCB板(6)的信号层电性连接，用于安装信号连接器接头。
2.根据权利要求1所述的量子芯片封装盒结构，其特征在于，所述底座(8)上具有第二开孔，该第二开孔的位置与待放置的量子芯片(5)对齐，对应在第二开孔的位置还设置有第二密封盖(7)；
可选的，所述第二开孔的尺寸满足：能够容纳待放置的量子芯片(5)通过。
3.根据权利要求1所述的量子芯片封装盒结构，其特征在于，所述上盖(1)上具有第一开窗，该第一开窗的位置与待放置的量子芯片(5)对齐，用于观察封装盒内部情况，对应在第一开窗的位置还设置有第一密封盖(4)。
4.根据权利要求2所述的量子芯片封装盒结构，其特征在于，所述上盖(1)上具有第一开窗，该第一开窗的位置与待放置的量子芯片(5)对齐，用于观察封装盒内部情况，对应在第一开窗的位置还设置有第一密封盖(4)。
5.根据权利要求1至4中任一项所述的量子芯片封装盒结构，其特征在于，所述PCB板(6)之上具有开孔，量子芯片(5)放置于该开孔之中。
6.根据权利要求5所述的量子芯片封装盒结构，其特征在于，所述PCB板(6)上的开孔的形状与量子芯片(5)的形状匹配。
7.根据权利要求5所述的量子芯片封装盒结构，其特征在于，所述PCB板(6)的正面设置有信号线焊点与接地焊点，用于量子芯片(5)与PCB板(6)之间的引线。
8.根据权利要求1至4中任一项所述的量子芯片封装盒结构，其特征在于，所述PCB板(6)之上具有开孔，该开孔的尺寸略小于量子芯片(5)的尺寸，封装时量子芯片(5)位于该开孔之下，暴露出该量子芯片(5)的内部正面部分，在所述PCB板(6)的背面、与量子芯片(5)非暴露的边缘正面部分接触的位置设置有接地焊点，在所述PCB板(6)的正面设置有信号线焊点与接地焊点。
9.根据权利要求1所述的量子芯片封装盒结构，其特征在于，所述底座(8)和上盖(1)上对应设置有用于固定PCB板(6)的安装孔。
10.一种权利要求1至9中任一项所述的量子芯片封装盒结构的制作方法，其特征在于，包括：
制作底座(8)，其上设置有凸台；
准备PCB板(6)，位于所述底座(8)的凸台之上，用于放置量子芯片(5)；
制作上盖(1)，对应所述底座(8)的凸台位置设置有凹槽，该凹槽的深度满足在所述底座(8)上放置PCB板(6)之后与所述上盖(1)紧密贴合；以及
装配二维孔阵列(2)，使其设置于底座(8)和上盖(1)中的至少一个之上，垂直于PCB板(6)所在平面，并与PCB板(6)的信号层电性连接，用于安装信号连接器接头。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910669893.1A CN110473794B (zh) | 2019-07-23 | 2019-07-23 | 可扩展的量子芯片封装盒结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910669893.1A CN110473794B (zh) | 2019-07-23 | 2019-07-23 | 可扩展的量子芯片封装盒结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110473794A true CN110473794A (zh) | 2019-11-19 |
| CN110473794B CN110473794B (zh) | 2024-08-27 |
Family
ID=68509787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910669893.1A Active CN110473794B (zh) | 2019-07-23 | 2019-07-23 | 可扩展的量子芯片封装盒结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473794B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113871354A (zh) * | 2020-06-30 | 2021-12-31 | 浙江大学 | 一种可扩展的超导量子芯片的封装盒 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4807019A (en) * | 1987-04-24 | 1989-02-21 | Unisys Corporation | Cavity-up-cavity-down multichip integrated circuit package |
| JPH07263592A (ja) * | 1994-03-23 | 1995-10-13 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| EP0721212A1 (en) * | 1989-11-29 | 1996-07-10 | Olin Corporation | Metal electronic package portion |
| KR19980021920A (ko) * | 1996-09-19 | 1998-06-25 | 김광호 | 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법 |
| CN101159259A (zh) * | 2007-11-09 | 2008-04-09 | 中国科学院上海微系统与信息技术研究所 | 三维多芯片封装模块和制作方法 |
| CN102348324A (zh) * | 2010-07-23 | 2012-02-08 | 伊姆贝拉电子有限公司 | 布线图案之间具有馈通导体的电子模块 |
| CN108735678A (zh) * | 2018-07-27 | 2018-11-02 | 合肥本源量子计算科技有限责任公司 | 一种量子裸芯片立体封装结构及其封装方法 |
| CN109156079A (zh) * | 2018-08-17 | 2019-01-04 | 深圳市汇顶科技股份有限公司 | 光学传感模组及其制作方法 |
| CN210200684U (zh) * | 2019-07-23 | 2020-03-27 | 中国科学技术大学 | 可扩展的量子芯片封装盒结构 |
-
2019
- 2019-07-23 CN CN201910669893.1A patent/CN110473794B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4807019A (en) * | 1987-04-24 | 1989-02-21 | Unisys Corporation | Cavity-up-cavity-down multichip integrated circuit package |
| EP0721212A1 (en) * | 1989-11-29 | 1996-07-10 | Olin Corporation | Metal electronic package portion |
| JPH07263592A (ja) * | 1994-03-23 | 1995-10-13 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR19980021920A (ko) * | 1996-09-19 | 1998-06-25 | 김광호 | 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법 |
| CN101159259A (zh) * | 2007-11-09 | 2008-04-09 | 中国科学院上海微系统与信息技术研究所 | 三维多芯片封装模块和制作方法 |
| CN102348324A (zh) * | 2010-07-23 | 2012-02-08 | 伊姆贝拉电子有限公司 | 布线图案之间具有馈通导体的电子模块 |
| CN108735678A (zh) * | 2018-07-27 | 2018-11-02 | 合肥本源量子计算科技有限责任公司 | 一种量子裸芯片立体封装结构及其封装方法 |
| CN109156079A (zh) * | 2018-08-17 | 2019-01-04 | 深圳市汇顶科技股份有限公司 | 光学传感模组及其制作方法 |
| CN210200684U (zh) * | 2019-07-23 | 2020-03-27 | 中国科学技术大学 | 可扩展的量子芯片封装盒结构 |
Non-Patent Citations (1)
| Title |
|---|
| 黎全英;: "BGA封装的焊接技术", 通信技术, no. 09, 10 September 2008 (2008-09-10) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113871354A (zh) * | 2020-06-30 | 2021-12-31 | 浙江大学 | 一种可扩展的超导量子芯片的封装盒 |
| CN113871354B (zh) * | 2020-06-30 | 2024-07-26 | 浙江大学 | 一种可扩展的超导量子芯片的封装盒 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110473794B (zh) | 2024-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1804075B1 (en) | Vehicle radar sensor assembly | |
| US6476463B1 (en) | Microwave integrated circuit multi-chip-module | |
| CN108761668B (zh) | 一种光模块 | |
| US8007287B1 (en) | Connector system having contact overlapping vias | |
| CN101527377B (zh) | 配备有矩形波导的高频设备 | |
| EP1923950A1 (en) | SMT enabled microwave package with waveguide interface | |
| US6533613B1 (en) | Shielded zero insertion force socket | |
| CN213091953U (zh) | 一种光模块 | |
| US20190346640A1 (en) | Optical module | |
| JPH1041421A (ja) | パッケージング・アセンブリ | |
| TW202133496A (zh) | 通訊系統之插座連接器與電纜總成 | |
| CN110473794A (zh) | 可扩展的量子芯片封装盒结构及其制作方法 | |
| KR19990044085A (ko) | 무선 차폐부를 구비한 무선 장치와 그 제조 방법 | |
| US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| CN210200684U (zh) | 可扩展的量子芯片封装盒结构 | |
| CN110989103B (zh) | 一种光模块 | |
| US20090223708A1 (en) | Coaxial connector mounted circuit board | |
| US20240291207A1 (en) | Connector assembly comprising receptacle connector and plug connector, and plug connector | |
| WO2022126754A1 (zh) | 芯片封装结构、芯片封装方法及电子设备 | |
| US6846986B1 (en) | Optical module ground strip | |
| CN209981513U (zh) | 连接器 | |
| CN110446369A (zh) | 键合结构、键合方法及包含该键合结构的封装盒体 | |
| CN114815083B (zh) | 一种光模块 | |
| CN220188708U (zh) | 一种雷达屏蔽罩安装结构 | |
| WO2019218978A1 (zh) | 一种光模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |