JP3398376B2 - 重合体誘電体層におけるバイア・ホールの製造方法 - Google Patents

重合体誘電体層におけるバイア・ホールの製造方法

Info

Publication number
JP3398376B2
JP3398376B2 JP03361090A JP3361090A JP3398376B2 JP 3398376 B2 JP3398376 B2 JP 3398376B2 JP 03361090 A JP03361090 A JP 03361090A JP 3361090 A JP3361090 A JP 3361090A JP 3398376 B2 JP3398376 B2 JP 3398376B2
Authority
JP
Japan
Prior art keywords
dielectric layer
laser beam
polymer dielectric
predetermined
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03361090A
Other languages
English (en)
Other versions
JPH02297932A (ja
Inventor
チャールズ・ウィリアム・エイチェルバーガー
ロバート・ジョン・ウォジナロウスキー
ケネス・バークレイ・ウェルズ，セカンド
Original Assignee
ロックヒード マーティン コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロックヒード マーティン コーポレーション filed Critical ロックヒード マーティン コーポレーション
Publication of JPH02297932A publication Critical patent/JPH02297932A/ja
Application granted granted Critical
Publication of JP3398376B2 publication Critical patent/JP3398376B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0165—Holder for holding a Printed Circuit Board [PCB] during processing, e.g. during screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lasers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般にマスクを使用することなくポリマー
誘導体にバイア・ホール（via hole）を製造する方法及
び装置に関し、特に本発明は、形成されたバイアを介し
てチップ間の電気的相互接続を容易にするためにチップ
に上塗りされた重合体膜にバイア開口が作られる基板上
に配置された電子集積回路チップを実装する方法に関す
る。
〔従来の技術〕
誘電体材料層によって分離された２つ以上の導体層間
の電気的接続をさせるバイア・ホールの形成は、これま
で幾つかの方法で行われてきたが、それらの方法はそれ
ぞれ制限を有する。
従来の一方法において、バイア・ホールは、誘電体層
の上に金属マスク層を蒸着させ、マスク層をパターン化
してバイア・ホールを必要とする誘電体層の部分を露出
し、次にマスク層を通して誘電体層の露出部分を選択的
にエッチングすることによって形成される。露出部分か
ら誘電体を除去するために化学的エッチング法またはプ
ラズマエッチング法が用いられているが、いずれの方法
もそれぞれ特有の欠点を有する。誘電体材料のあるもの
は化学的エッチング液を吸収して金属マスク層を下にも
つ誘電体材料損傷を与えるので化学的にエッチングする
ことができない。その上、化学的エッチング液のあるも
のはメタライゼーション（チップ上の回路を接続するエ
レメント）を腐食するので、エッチングされるバイアが
超LSIチップ上のアルミニウム相互接続パッドを露出す
るように設計されているときには特別の注意を要する。
プラズマエッチングの異方性はたる形バイア・ホールを
生成する傾向がある。たる形バイア・ホールにおけるメ
タラメゼーションの蒸着は極めて困難である。さらに、
エッチングされる誘電体層の厚さ変動はある領域におけ
る過剰なプラズマエッチングと、別な領域におけるへり
部のエッチングをもたらす。
別の既知方法において、光パターン化性重合体材料は
基板に塗布された後、バイア・ホールが必要な部分に光
を当てる。露光後、重合体を現像して高温で焼付ける。
この方法は３つの目立つ制限を有する。第１は、それが
光パターン化性材料の場合のみに用いられること、第２
に、光パターン化性材料の厚さが材料及び増感剤の固有
の性質のために最大約５ミクロンに限定されること、第
３に、光パターン化性材料は液状で蒸着させ、次にそれ
らを容易に現像できるように乾燥させるだけにしなけれ
ばならないことである。デュポン社から入手できる商品
名Kaptonなるポリイミド膜のような予備反応させたフィ
ルム上張り層は使用できない。
さらに別の従来の方法は基板上に導体材料の柱を形成
し、その柱の回りに誘電体を充填する工程を含む。この
方法では、最初に基板上のメタライゼーション層がパタ
ーン化され、次に電気めっきによって金属を集めて柱を
形成する。次に基板上に重合体材料を多重コートに吹き
付け、コート間に十分な硬化時間を残して硬化プロセス
の溶媒および副生物を逃がす。基板上の導体を完全に被
覆するために十分なコートを塗布するけれども、柱をほ
とんど被覆できない。柱の最上表面を露出さすために十
分短時間のエッチングの後に、柱は金属充填バイアとし
て作用することができる。この方法は極めて多くの工程
およびさらに難しい湿式処理法の使用を必要とする欠点
を有する。
1987年12月22日付けのエイチェルバーガー（Eichelbe
rger）らによる米国特許第4,714,516号（本願と同一出
願人）はバイアを形成するためにアルゴンイオン・レー
ザの使用を開示している。誘電体の所定部分にレーザ・
エネルギーで損傷を与えて、その破損傷部分を酸素プラ
ズマでエッチングする。誘電体の損傷部分は、未損傷部
分よりもずっと高率でエッチングする。ホールの深さが
表面における損傷量によって限定されるので、この方法
の使用には１つの制限が生じる。すなわちバイア・ホー
ルはその最上部において穴あけされる誘電体材料の厚さ
と少なくとも同じ大きさにしなければならない。実際問
題として、バイア・ホールの深さは約10ミクロンに限定
されるから、より厚い誘電体材料はバイアの形成に余分
の工程を必要とすることになる。例えば、バイアの形成
は少なくとも誘電体にレーザで損傷を与える工程、得ら
れた孔をプラズマできれいにする工程、しかる後にその
孔の底部における誘電体にレーザで損傷を与え、次に再
びその孔をプラズマで清浄化する工程を必要とする。こ
の方法のもう１つの制限は、誘電体層の表面が過剰量の
プラズマにさらされることである。孔の清浄化にはかな
りの量のプラズマを必要とし、冷損傷誘電体表面はプラ
ズマにさらされるために粗くなる傾向にある。粗い表面
は後続のメタライゼーションのパターン化を困難にす
る。
エクシマー・レーザおよびダブルYAGレーザのような
パルス・レーザは誘電体層を直接融除するために使用さ
れてきた。この方法によって、レーザ・エネルギーが誘
電体の薄層にレーザビームが衝突する誘電体の薄層を蒸
発または融除させるのに十分な量吸収される。深い孔を
融除するには多重パルスを必要とする。重合体を融除温
度に加熱するのに必要なエネルギーは誘電体の下層のメ
タライゼーションも破壊するから、下層の金属をレーザ
パルスで融除することを回避する注意が必要である。こ
の方法を効果的に実施するには、パルス毎に極めて僅か
の厚さの誘電体しか除去されないから、この方法は過剰
な数のパルスを要する。可視光を放出するレーザは浸透
深さが大き過ぎるのでこの融除法には許容できない。
直接レーザ融除法は電子パッケージ業者に円形バイア
・ホールの使用に限定する。しかしながら、円いバイア
は電気接点に利用できる面積を限定するから円形バイア
は矩形バイア程よくない；すなわち、矩形バイアはホー
ルの底部に残留材料を残すことなく大きな矩形バイアに
容易に拡大される。しかしこの方法を用いて形成される
バイア・ホールの形状は、レーザのエネルギーがレーザ
・キャビティ集束型であるから円形は避け難い。開口と
して非円形マスク開口を使用しても、レーザレンズはエ
ネルギーを円として集束する。バイア・ホールの大きさ
を変えるには、孔の大きさの変化と、一定の焦点深度に
対する相反する光学的必要条件をバランスさせるために
焦点距離とｆ値を変えることができる複雑なズームレン
ズを要する。
また、直接レーザ融除法は厚い誘電体、すなわち従来
のフォトレジスト法によってパターン化するには厚過ぎ
る誘電体に十分に狭いバイア・ホールを造ることができ
ない。ホールの最上部は誘電体の厚さが大きくなれば必
然的に大きくなり、その結果最上部の孔の大きさは厚い
誘電体で加工するときは大きくなり過ぎる。しかし、厚
い誘電体は多くの用途に要求される。自立型誘電体フィ
ルムで加工する場合、厚いフィルム程取扱いが容易にな
る。導体ラインのキャパシタンスを最小にしなければな
らないシステムにおいては、厚い誘電体が有利である。
さらに、放射硬化要件（半導体の上層の導体によって発
生される二次電子を吸収するために誘電体を十分厚くし
なければならない）に従う厚い誘電体が望ましい。
〔発明が解決しようとする課題〕
従って、本発明は、完全反応膜を含む種々の型および
厚さの誘電体に種々の大きさおよび形状のバイア・ホー
ルを商業速度および最小処理工程で形成する方法を提供
することを目的としている。
本発明の別の目的は、マスクを使用することなくかつ
下層の導体材料に損傷を与えることなく、直接コンピュ
ータ制御下で種々の型および厚さの誘電体に種々の大き
さおよび形状のバイア・ホールを形成する方法を提供す
ることである。
本発明のもう１つの目的は、階段状側面の厚い誘電体
に最小孔サイズおよび最大孔密度のバイア・ホールを形
成する方法を提供することである。
〔課題を解決するための手段〕
本発明の好適な実施態様に従って、連続波レーザビー
ムは極めて高いエネルギー密度に集束され、高走査速度
で走査されると共に、バイア・ホールが形成される誘電
体の全領域に渡って移動するために走査方向に垂直な方
向に進められる。集束スポットのエネルギー密度はその
スポット内の誘電体材料の表面層を重合体の蒸発または
解離温度に加熱するのに十分でなければならない。これ
は融除として知られることである。デューティ・サイク
ルは周囲の誘電体材料が損傷をもたらす程度に加熱され
ないようにしなければならない。そしてレーザの波長は
エネルギーの優勢な部分が誘電体の極めて薄い最上部に
吸収される波長でなければならない。ホールはホールの
大きさおよび形状を完全に制御させるラスタ・フォーマ
ットで走査される。このプロセスの間にレーザは各走査
での誘電体材料の少量を除去する、そして下層のメタラ
イゼーションが露出されるまで走査が反復される。コン
ピュータはレーザの出力，レーザビームの走査，融除さ
れる構造物を支えるＸ−Ｙテーブルの移動を制御する。
〔実施例〕
第1A図および第1B図は典型的なバイア・ホールを作る
ために使用される２つの走査パターンを示す平面図であ
る。第1A図は集束レーザビームスポット120が衝突する
表面に適用するラスタ走査パターンを示す。レーザビー
ムの並行走査は全て同一方向であって、各々が25ミクロ
ンの範囲である。実線100,102,104,106,108,110および1
12はレーザビームが順次矢印の方向に走査される通路を
示す。これら通路の各々は東の方向（又はデカルト座標
系における＋Ｘ方向）と考えることができる。各東向き
走査の後、次の走査の前に比較的短時間の遅延がある。
この時間の間、レーザビームは遮断または止められ、そ
の間にレーザビームは走査される領域（部分）に関して
位置を変えられる（ビームはあたかも対角の破線101,10
3,105,107,109および111に沿って順次西方へ移動され
る）。かくして通路101は走査100の後で横断し、走査10
2、次に通路103、等が続く。南の方向（又は−Ｙ）にお
ける増分は、並行走査線100,102,104,106,108,110およ
び112が１ミクロン離れているようになっている。走査
は3m/sの速度で行われる。最高エネルギースポット120
の直径は約３ミクロンである。ラスタの横断完了後、そ
のプロセスを反復し、東向き走査が走査される領域に対
して北（又は＋Ｙ）の方向で進行する。
第1B図は改良ラスタ走査と考えられる別の走査パター
ンを示す。この走査パターンは第1A図に示したものと異
なりレーザビームが両方のＸ方向に走査される。従っ
て、レーザビームは東方（又は＋Ｘ方向）へ移動するこ
とによって軸130,134,138および142に沿って走査し、交
互の走査においてビームは線132,136および140に沿って
西方（−Ｘ方向）に移動する。レーザビームが遮断また
は止められている間に、連続的な東−西の走査間に（あ
たかもレーザビームが破線131,133,135,137,139および1
41の各々に沿って南方へ移動したように）１ミクロン増
加する。従って、隣接走査線間の間隔は１ミクロンであ
る。最高のエネルギースポット150の直径は約３ミクロ
ンである。従って、第1A図の走査パターンのエッチング
プロセスは第1B図の走査パターンのエッチングプロセス
に類似する。しかし当業者には同一のエッチングプロセ
スを行うのに別の走査パターンを考案できうることは明
白である。
本発明に従ったエッチングプロセスの特定例として、
厚さ25〜30ミクロンのカプトン（Kapton）ポリイミド又
はシリコーン−ポリイミドの誘電体重合体層は約４回の
ラスタ走査でエッチングすることができる。最高エネル
ギーのスポット・サイズは約３ミクロンの直径であるか
ら、スポットは相互に１ミクロンの間隔を有する走査線
に係数３で重なる。従って、４回のラスタ走査において
同一の領域がレーザビームによって合計12回（３×４）
走査される。レーザビームの各走査によって誘電体材料
の約2.5ミクロンの深さが除去されるので、レーザビー
ムによる12パス中に約30ミクロンの材料が除去される。
ビームは直径３ミクロンの最高エネルギー・スポットに
集束され、そのスポット内の電力は0.25ワットであるか
ら、スポットの電力密度は3.3x106ワット/cm2である。3
51nmのレーザ波長におけるレーザエネルギーが殆ど完全
に吸収される前に浸透する誘電体材料の表面層又は深さ
は材料に依存して１〜３ミクロンである。１μsecのレ
ーザビームのドエル時間にレーザビームにさらされる材
料の近似体積は、最高エネルギー・スポットサイズ面積
と吸収深さの積である。これは３ミクロンの深さ×３ミ
クロン直径のスポットにさらされるほぼ正方形（隅の部
分は丸味をもつ）の面積、または約2.7×10-11cm3であ
る。この極小体積が蒸発温度に１μsec以下の時間3.3×
106ワット/cm2エネルギー密度のスポットによって加熱
される。装置は、極小体積の材料が極めて速い速度で蒸
発されるので従来の機械加工において少量の材料を機械
加工で除去するのに酷似して効果的に動作する。
第2A図〜第2C図は１回のラスタ走査から次の走査まで
の本発明によるバイア・ホール形成プロセスの進行を示
す。連続波のレーザビーム200は、基板206上の金属接触
パッド204の上に配置される誘電体重合体層202の上に超
高エネルギー密度に集束される。基板206は、集積回路
チップから成ることができ、その場合、接触パッド204
は基板206上のチップパッドから成る。或いは、基板206
は、ハイブリッド・アセンブリ用の多段プリント回路板
またはセラミック多層基板から成ることができ、その場
合、層204は金属ラン（run）であり、層206は鉛直に積
層した連続金属ラン間の絶縁層である。これとは別に、
金属ラン204はプリント配線板206上に直接配置できる。
第2A図および第2B図は重合体層202を横断走査されるレ
ーザビームの作用を示す。ビーム走査は3m/sの速度で行
われる。第2C図に示すように、レーザビーム200はビー
ムが金属接触パッド204に達したとき反射する。ビーム
のエネルギーの半分以上のかなり多くがパッド204よっ
て反射され、パッド204が高熱伝導性であって重合体層2
02の材料よりかなり高い熱拡散性を示すから、パッド20
4の表面温度は金属の蒸発点よりかなり下のままであ
る。その結果、金属パッドが露出されたときせん孔作用
が停止する。
本実施態様において、レーザビームは重合体層202に
その時間の１％だけ衝突する。従って、レーザの電力の
１％だけ（又は2.5ミリワット）バイアの形成中にバイ
アに印加される。この電力量は重合体202の隣接領域に
対する損傷限界値よりかなり低い。孔の側面は孔の中心
部で生じる重複走査を経験せず、従ってエッチングプロ
セスが孔の側部でゆっくり進行するので、中心へ傾斜し
た側面210,212のような孔の側部がこのレーザせん孔作
用によって形成される。ラスタが下層の金属パッド204
に到達するのに必要な回数以上に走査されると、孔の側
面210,212は図示の傾斜より若干急勾配になる。
レーザビームによって作られたバイア・ホールは、例
えばスス、全ての残留重合体又はパッド・マスクのエッ
チング時に行われるガラス除去工程の残留物である全て
のガラスのようなレーザビーム操作中に形成される全て
の粒子を下層の金属パッド240から除去し、後続のメタ
ライゼーションの接着を促進するために誘電体重合体層
202の上表面を清浄化し、粗くする短プラズマエッチン
グサイクルによって清浄化される。望ましいプラズマエ
ッチング法は、部品（すなわち、基板）と部品が配置さ
れる室の両方を110℃の温度に予熱し、次にその部品を2
0％CF4と80％O2の雰囲気下150ワットの電力で２分間エ
ッチングすることである。これによって、5cm×5cm（2"
×2"）の基板４つが室内でエッチングされる。この方法
でエッチングされた重合体誘電体の量は２〜４ミクロン
である。
第３図は厚い誘電体重合体層の一体の領域にバイア・
ホールの可能な数を増すための本発明の方法の適用を示
す。図示の誘電体重合体層300は、最初に、側面302〜側
面304に及ぶ開口を形成するために比較的大きな領域を
横断するレーザビームによるが、重合体材料の深さの一
部分を除去するのに十分な数の走査のみによって走査さ
れた。これは側面302と側面304間の大走査の結果であ
り、それによってこの場合重合体300の厚さ約1/2の深さ
まで融除される。次に側面306と側面308間、側面310と3
12間および側面314と316間の３つの小開口が小寸法のさ
らに追加の２つのラスタ走査によって形成される。これ
ら３つの小開口は、メタライゼーションを促進するため
に傾斜側壁を有するバイアを構成すべく基板324に装着
された金属パッド318,320および322までずっと下方に延
長する。これら３つのバイア・ホールの相対深さおよび
重合体層300の相対厚さにもかかわらず、３つのバイア
・ホールの各々はそれぞれの最上部における直径は比較
的小さい。
第４図は本発明のレーザビーム走査法によってバイア
・ホールを形成するレーザ装置を示す。レーザ410は紫
外線光学素子を備えた3.5ワットのアルゴンイオン・レ
ーザ（Spectra Physics 2035−35）にすることができ
る。これは紫外線を放射する連続波（CW）レーザであ
る。主紫外線は351nmであり、レーザの出力は公称1.2ワ
ットである。レーザの発生するビームは変調器、例えば
音響光学変調器412によって変調される。本発明に使用
できる斯かる音響光学変調器の１つは商品名Newport El
ectro Optics Quartz 35080−３なる変調器である。変
調されたレーザビーム414は走査ミラー416に当たってレ
ンズ418へ反射される。レンズ418はレーザビームをレー
ザビームに対してＸまたはＹ方向にチップを移動させる
XY位置決めテーブル422に配置された基板420上に集束さ
せる。基板420は集積回路チップ上の誘電体重合体層か
らなる。これとは別の他のレーザビーム偏向器、例えば
回転ミラー，音響光学偏向装置，または精密な方法で光
を偏向するように設計された同様の装置を走査ミラー41
6の代わりに使用できうることが当業者にはわかるであ
ろう。XY位置決めテーブルは商品名がKlinger Scientif
ic TCS 250−200型のテーブルにすることができる。レ
ンズ418は望ましくは3mm直径のレーザビーム414を３ミ
クロンの最大エネルギー領域直径を有するスポット424
に集束させる。このレンズは融除せんとする誘電体重合
体層の部分にレーザビームの焦点を連続的に保つように
選ぶ。例えば、レンズ418は紫外線エネルギーを集束で
きる電界平坦化レンズからなる。
レーザビームは、増幅器426から出力されたランプ電
圧に応答して走査ミラー416を掃引する検流計（望まし
くは商品名General Scanning G120Dなる検流計）によっ
て東／西（すなわち、±Ｘ）に走査される。第1A図のラ
スタ走査に対して、レーザビームは東の方向だけに走査
される。そして波形は東方走査に対して示されるように
現れる。すなわちランプ電圧は比較的ゆっくり上昇し、
続いて出発電圧水準（０）に比較的迅速にフライパック
し又は戻り、ランプ電圧上昇などを反復する。電圧の上
昇中に、レーザビームは完全上昇または所定量の上昇に
対してオンであり、電圧降下中にビームはオフである。
第1B図のラスタ走査に対して、レーザビームは東の方向
そして西の方向にディザー（dither）または交互に走査
され、波形は東／西の走査に対して示されるように現れ
る。すなわちランプ電圧の上昇（東方走査）に続いて最
高電圧における短時間の休止、しかる後にランプ電圧の
降下（西方走査）に続いて出発電圧水準（０）における
短時間の休止、そしてランプ電圧の上昇等の反復をす
る。
第４図に示したように、制御器430により１つの入力
を印加されたANDゲート428は、レーザビームを通すか又
は遮断するために変調器412を制御する。制御器430はプ
ログラム化されたIBMのパーソナル・コンピュータ（P
C）から成ることができ、また、サーボモータ制御器432
を介して北／南（すなわち、±Ｙ）方向にXYテーブル42
2の位置決めを制御し、サーボモータ制御器434を介して
東／西方向にXYテーブル422の位置決めを制御する。
制御器430は検流計制御走査ミラー416によって導入さ
れる東／西のレーザ・ビーム走査の程度または限度を定
めるラッチまたはレジスタ436および438にON値およびOF
F値をロードする。ラッチ436,438の各々は商品名Texas
Instruments 74LS374のラッチからなる。カウンタ論理
回路440は制御器430の制御下で動作して出力係数値をそ
れぞれONコンパレータ442およびOFFコンパレータ444に
提供する。該コンパレータの各々はそれぞれTexas Inst
ruments 74521なる８ビットのコンパレータからなる。
カウンタ論理回路440からの計数値がラッチ436に記憶さ
れた値に等しいとき、コンパレータ442はフリップ−フ
ロップ446をセットするONの出力信号を発生する。同様
に、カウンタ論理回路440からの計数値がラッチ438に記
憶されている値に等しいとき、コンパレータ444はプリ
ップーフロップ446をリセットするOFFの出力信号を発生
する。コンパレータ442と444はフリップ−フロップ446
と一緒にスイッチング回路450を構成する。フリップ−
フロップ446のＱまたは真出力は人力電圧をANDゲート42
8へ供給し、フリップ−フロップ446のまたは疑似出力
は入力電圧をカウンタ論理回路440と制御器430の両方に
供給する。カウンタ論理回路440からのカウント出力
は、増幅器426へ供給される走査ランプ電圧を発生する
デジタル−アナログ変換器448（例えば、Analog Device
s AD656変換器）にも送られる。従って、コンパレータ4
42からのON信号の存在下でANDゲート428が制御器430に
よって作動可能になるとき、ANDゲート428の発生する出
力信号はレーザビームが変調器412によって通される間
の時間を限定する。そして、これは検流計制御走査ミラ
ー416による基板上の東向きまたは西向きのレーザビー
ム走査の持続時間に対応する。
走査においてXYテーブル422は制御器430によってエッ
チングプロセスを開始するために適当な位置へ制御され
る。これは、周知の方法でモータ制御器432と434を作動
してテーブル422を走査開始位置に迅速に到着させるこ
とによって達成される。同時に、制御器430はラッチ436
と438にエッチングする部分の適当なON値およびOFF値を
ロードする。当業者が理解されるように、ラッチ436と4
38にロードされた値は発明の特定の実施に依存してレー
ザビーム走査の長さおよび位置の両方を制御するように
選定される。適当なテーブルの位置に達したとき、制御
器430が前述の方法でANDゲート428を作動可能にさせ、
レーザビームの最初の東向き走査が始まる。その走査の
完了時に制御器430はXYテーブルを南の方向に１ミクロ
ンまで移動させ、検流計制御走査ミラー416を適当な方
向に動かすことによって第1A図のラスタ走査パターンに
対してビームの別の東向き走査、または第1B図のラスタ
走査パターンに対してビームの西向き走査を開始させ
る。そのプロセスを、ミラー416の運動によりもたらさ
れるレーザビームの各走査ごとに制御器430からのステ
ップ・パルスによってXYテーブルを南の方向に移動させ
ながら反復する。最初のラスタの完了後、次のラスタ走
査をミラー416の運動によってもたらされるレーザビー
ムの各走査ごとに、XYテーブルを北の方向に移動させな
がら行なう。必要な数のラスタ走査が行われたとき、制
御器430はANDゲート428への入力を切ってレーザビーム
を遮断し、モータ制御器432と434を適当に通電してXYテ
ーブルをバイア・ホールが必要な次の場所へ移動する。
東／西の方向におけるホールの大きさはラッチ436と438
にロードされる数によって制御される。北／南の方向に
おけるホールの大きさは制御器430からＹ軸のモータ制
御器432へ送られるステップ・パルスの数によって制御
される。従って、Ｙ軸のモータ制御器432は二重の目的
を満たす。即ち、第１は旋回サーボとして作用してＸ軸
制御器434と協同してXYテーブル422を迅速に位置決めす
る。第２は北／南又は±Ｙ方向におけるラスタ走査の範
囲を制御する増分サーボとして作用する。制御器430は
Ｙ軸制御器432のこれらの操作モードの両方を制御す
る。
カウンタ論理回路440の適当な実施例を第６図に詳細
に示す。この実施例は第1A図に示したラスタ走査をもた
らす。カウンタ論理回路は、例えば、Texas Instrument
s 74163のようなカウンタ510からなる。該カウンタは、
最初に制御器430によりORゲート514を介してリセットさ
れて、制御器430によって作動可能にされているときAND
ゲート512を介して送られる刻時パルスに応答してカウ
ントする。カウンタ510のカウント出力は第４図に示し
たONコンパレータ442,OFFコンパレータ444およびD/A変
換器448へ送られる。カウンタ510のカウント出力がデコ
ーダ518によって検出された所定の値に等しいとき、リ
セット信号がフリップ−フロップ446からの出力電圧
によって作動可能にされるANDゲート516へ送られる。
この説明のために、第４図のラッチ436と438にロード
される値はミラー416によって与えられるレーザビーム
の東／西向き走査の全範囲を表わさないで、レーザビー
ムが変調器412によって通される間の走査部分のみを表
わすと仮定する。従って、走査（即ち、ミラー416の運
動）はビームが出される前に始まり、ビームが止まった
後も続く。このように、レーザビームは検流計415の各
掃引の最もまっすぐな部分のみを走査して誘電体重合体
層の走査領域の均一融除を行うことができる。さらに、
ビームはレンズによるビームの歪みを最少にするために
レンズ418の最中心部のみを通るように制御される。XY
テーブルは第1A図に示した電圧波形の帰線部分の間に南
の方向に増分移動される。プロセス全体はテレビのラス
タ走査に若干類似するが、主たる例外は、増分移動が走
査される「フレーム」に依存してＹ軸のいずれかの方向
で生じることである。
第1B図に示した別の走査パターンは第６図の回路を変
更することによって作られる。この場合、カウンタ510
はアップ／ダウンカウンタであって、デコーダ518は所
定のカウントとゼロ・カウントの両方を検出する。いず
れかの検出されたカウントの結果はカウンタ510をリセ
ットしなくて、カウンタの計数方向を制御する。従っ
て、制御器430からの信号の存在板にANDゲート512を介
して送られた刻時パルスはカウンタ510を駆動してゼロ
・カウントと所定のカウント間を連続的にカウント・ア
ップおよびカウント・ダウンする。そして、カウンタ51
0のカウント出力はコンパレータ442,444およびD/A変換
器448へ送られる。レーザビームは東／西の走査を受け
るから、D/A変換器448からの電圧波形出力は第５図に東
向き走査に対して示した鋸歯波よりむしろ東／西の走査
に対して示した一般に三角波である。即ち、検流計ミラ
ー416を制御する信号は１方向のみでなくて２つの方向
をとる。さらに、PC制御器430はデータをオンおよびオ
フのラッチ436と438へ送って走査のそれぞれの東または
西の方向と一致させなければならない。
以上、本発明を望ましい１つの実施例に関して説明し
たが、本発明は種々の改良又は変化で実施できうること
は明白である。従って、特許請求の範囲は、かかる改良
および変化の全てを本発明の真の意図および範囲内にあ
るものとして包含することを意図することを理解すべき
である。
【図面の簡単な説明】
第1A図および第1B図はそれぞれバイア・ホールをエッチ
ングするために使用されるレーザビーム走査パターンの
平面図。第2A図，第2B図および第2C図は本発明に従って
実施されたレーザビーム走査の結果を示す段階的横断側
面図。第３図は本発明のレーザビーム走査を用いた２段
階プロセスで形成された近接バイア・ホール群の横断側
面図。第４図は本発明の方法を実施するレーザ装置の部
分ブロック図および部分略図。第５図は第1A図と第1B図
に示したレーザビーム走査パターンを作るために第４図
の回路で生じたランプ電圧波形。および、第６図は第４
図に示した装置に使用するカウンタ論理回路の一例のブ
ロック図である。 符号の説明 100,102,104,106,108,110,112……走査通路 130,132,134,136,138,140,142……走査通路 120,150……レーザビーム・スポット 200……レーザビーム、202……誘電体重合体層 204……金属接触パッド、206……基板 210,212……側面、300……誘電体重合体層 302,304,306,308,310,312,314,316……側面 318,320,322……金属パッド 324……基板、410……レーザ 412……変調器、415……検流計 416……走査ミラー、418……レンズ 420……基板、422……XYテーブル 424……スポット、430……PC制御器 432,434……モータ制御器 436,438……ラッチ 440.……カウンタ論理回路 446……フリップ−フロップ 448……D/A変換器 450……スイッチング回路 510……カウンタ、512……ANDゲート 514……ORゲート、516……ANDゲート 518……デコーダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールズ・ウィリアム・エイチェルバ ーガー アメリカ合衆国、ニューヨーク州 12308、スケネクタディ、ウェイバリー プレイス 1256 (72)発明者 ロバート・ジョン・ウォジナロウスキー アメリカ合衆国、ニューヨーク州 12019、ボールストン レイク、ハトリ ー ロード 102 (72)発明者 ケネス・バークレイ・ウェルズ，セカン ド アメリカ合衆国、ニューヨーク州 12302、スコティア、ヘッチェルタウン ロード 203 (56)参考文献 特開 昭63−116429（ＪＰ，Ａ) 特開 昭60−44726（ＪＰ，Ａ) 特開 昭63−273590（ＪＰ，Ａ) 特開 昭63−48839（ＪＰ，Ａ)

Claims (27)

    (57)【特許請求の範囲】
  1. 【請求項１】重合体誘電体層の所定の部分を十分な水準
    のエネルギーおよび速度のレザビームによって所定のパ
    ターンで走査して、レーザビームの最高エネルギー・ス
    ポット面積と重合体誘電体層の表面層部の深さとの積に
    よって定まる重合体誘電体層の小体積を所定のレーザビ
    ーム・ドエル時間の間に蒸発点にまで加熱する工程；お
    よび 前記所定の部分から必要量の重合体誘電体層をエッチン
    グするのに十分な回数で前記所定の部分の前記走査を反
    復する工程，からなることを特徴とする重合体誘電体層
    におけるバイア・ホールの製造方法。
  2. 【請求項２】前記重合体誘電体層は精密位置決めテーブ
    ル上に位置し、前記所定の部分の前記走査は、１つのデ
    カルト座標系のＸ軸に沿って前記レーザビームを偏光さ
    せ、前記座標系のＹ軸に沿って前記テーブルを移動させ
    ることで達成されることを特徴とする請求項１記載の重
    合体誘電体層におけるバイア・ホール製造方法。
  3. 【請求項３】前記重合体誘電体層を前記レーザビームに
    対して再度位置決めし、前記重合体誘電体層の追加の所
    定の部分を前記十分な水準のエネルギーおよび速度のレ
    ーザビームによって前記所定のパターンで走査する工
    程；および 前記追加の所定の部分から必要量の重合体誘電体層をエ
    ッチングするのに十分な回数で前記追加の所定の部分の
    前記走査を反復する工程，をさらに含むことを特徴とす
    る請求項１記載の重合体誘電体層におけるバイア・ホー
    ル製造方法。
  4. 【請求項４】前記レーザビームによって前記所定の部分
    を走査するのに十分な回数は前記レーザビームによって
    前記追加の所定の部分を走査するのに十分な回数と等し
    いことを特徴とする請求項３記載の重合体誘電体層にお
    けるバイア・ホール製造方法。
  5. 【請求項５】前記重合体誘電体層は精密位置決めテーブ
    ル上に位置し、前記再度の位置決めは前記テーブルを移
    動させることで達成されることを特徴とする請求項３ま
    たは４記載の重合体誘電体層におけるバイア・ホール製
    造方法。
  6. 【請求項６】前記重合体誘電体層は精密位置決めテーブ
    ル上に位置し、前記再度の位置決めは前記テーブルを移
    動させることで達成されることを特徴とする請求項４記
    載の重合体誘電体層におけるバイア・ホール製造方法。
  7. 【請求項７】前記レーザビームは高エネルギー連続波レ
    ーザによって生成されることを特徴とする請求項１記載
    の重合体誘電体層におけるバイア・ホール製造方法。
  8. 【請求項８】所定の走査パターンのそれぞれにおいて、
    前記レーザビームはレーザビーム変調器によって変調さ
    れ、レーザビーム偏光器によって偏光されることを特徴
    とする請求項７記載の重合体誘電体層におけるバイア・
    ホール製造方法。
  9. 【請求項９】前記レーザはアルゴンイオン・レーザを含
    むことを特徴とする請求項７記載の重合体誘電体層にお
    けるバイア・ホール製造方法。
  10. 【請求項１０】前記レーザビームは351nmのレーザ波長
    を有することを特徴とする請求項７記載の重合体誘電体
    層におけるバイア・ホール製造方法。
  11. 【請求項１１】下層の金属導体パッドから残留粒子を除
    去し、後続のメタライゼーションの接着を促進するため
    に前記重合体誘電体層の表面を清浄化し粗くするため
    に、前記重合体誘電体層をプラズマ・エッチングする工
    程をさらに含むことを特徴とする請求項１記載の重合体
    誘電体層におけるバイア・ホール製造方法。
  12. 【請求項１２】前記プラズマ・エッチングは、110℃の
    温度で、ほぼ80％のO2と20％のCF4を含む雰囲気中で行
    われることを特徴とする請求項11記載の重合体誘電体層
    におけるバイア・ホール製造方法。
  13. 【請求項１３】前記レーザビームを前記重合体誘電体層
    の前記所定の部分の上でほぼ直径３μｍのスポットに集
    束する工程をさらに含むことを特徴とする請求項１記載
    の重合体誘電体層におけるバイア・ホール製造方法。
  14. 【請求項１４】前記走査は、前記レーザビームの焦点を
    全て同一方向にある一連の平行な走査線の前記所定のパ
    ターンの一端から前記重合体誘電体層の表面を横断して
    前記所定のパターンの反対側の端に移動させることによ
    って達成され、前記焦点は、各走査線が走査された後、
    前記走査線と垂直な方向に直前の走査線から所定の距離
    において前記所定のパターンの前記一端にあることを特
    徴とする請求項１記載の重合体誘電体層におけるバイア
    ・ホール製造方法。
  15. 【請求項１５】前記走査は、前記レーザビームの焦点を
    交互の方向にある一連の平行な走査線の前記所定のパタ
    ーンの一端から前記重合体誘電体層の表面を横断して前
    記所定のパターンの反対側の端に移動させることによっ
    て達成され、前記焦点は、各走査線が走査された後、前
    記所定のパターンのどちらかの端に沿って直前の走査線
    から所定の距離移動されることを特徴とする請求項１記
    載の重合体誘電体層におけるバイア・ホール製造方法。
  16. 【請求項１６】重合体誘電体層の第１の所定の部分を十
    分な水準のエネルギーおよび速度のレーザビームによっ
    て第１の所定のパターンで走査して、レーザビームの最
    高エネルギー・スポット面積と重合体誘電体層の表面層
    部の深さとの積によって定まる重合体誘電体層の第１の
    小体積を所定のレーザビーム・ドエル時間の間に蒸発点
    にまで加熱する工程； 前記第１の所定の部分から第１の必要量の重合体誘電体
    層をエッチングするのに十分な回数で前記第１の所定の
    パターンの前記走査を反復する工程； 重合体誘電体層の、完全に第１の所定の部分の内部にあ
    る、第２の所定の部分を十分な水準のエネルギーおよび
    速度のレーザビームによって第２の所定のパターンで走
    査して、レーザビームの最高エネルギー・スポット面積
    と重合体誘電体層の表面層部の深さとの積によって定ま
    る重合体誘電体層の第２の小体積を所定のレーザビーム
    ・ドエル時間の間に蒸発点にまで加熱する工程；および 前記第２の所定の部分から第２の必要量の重合体誘電体
    層をエッチングするのに一分な回数で前記第２の所定の
    パターンの前記走査を反復する工程からなることを特徴
    とする重合体誘電体層におけるバイア・ホールの製造方
    法。
  17. 【請求項１７】前記重合体誘電体層は精密位置決めテー
    ブル上に位置し、前記第１および第２の所定の部分の前
    記走査は、１つのデカルト座標系のＸ軸に沿って前記レ
    ーザビームを偏光させ、前記座標系のＹ軸に沿って前記
    テーブルを移動させることで達成されることを特徴とす
    る請求項16記載の重合体誘電体層におけるバイア・ホー
    ル製造方法。
  18. 【請求項１８】前記レーザビームによって前記第１の所
    定の部分を走査するのに十分な回数は前記レーザビーム
    によって前記第２の所定の部分を走査するのに十分な回
    数と等しいことを特徴とする請求項16記載の重合体誘電
    体層におけるバイア・ホール製造方法。
  19. 【請求項１９】前記レーザビームは高エネルギー連続波
    レーザによって生成されることを特徴とする請求項16記
    載の重合体誘電体層におけるバイア・ホール製造方法。
  20. 【請求項２０】所定の走査パターンのそれぞれにおい
    て、前記レーザビームはレーザビーム変調器によって変
    調され、レーザビーム偏光器によって偏光されることを
    特徴とする請求項19記載の重合体誘電体層におけるバイ
    ア・ホール製造方法。
  21. 【請求項２１】前記レーザはアルゴンイオン・レーザを
    含むことを特徴とする請求項19記載の重合体誘電体層に
    おけるバイア・ホール製造方法。
  22. 【請求項２２】前記レーザビームは351nmのレーザ波長
    を有することを特徴とする請求項19記載の重合体誘電体
    層におけるバイア・ホール製造方法。
  23. 【請求項２３】下層の金属導体パッドから残留粒子を除
    去し、後続のメタライゼーションの接着を促進するため
    に前記重合体誘電体層の表面を清浄化し粗くするため
    に、前記重合体誘電体層をプラズマ・エッチングする工
    程をさらに含むことを特徴とする請求項16記載の重合体
    誘電体層におけるバイア・ホール製造方法。
  24. 【請求項２４】前記プラズマ・エッチングは、110℃の
    温度で、ほぼ80％のO2と20％のCF4を含む雰囲気中で行
    われることを特徴とする請求項23記載の重合体誘電体層
    におけるバイア・ホール製造方法。
  25. 【請求項２５】前記レーザビームをほぼ直径３μｍのス
    ポットに集束する工程をさらに含むことを特徴とする請
    求項16記載の重合体誘電体層におけるバイア・ホール製
    造方法。
  26. 【請求項２６】前記第１および第２の所定の部分のそれ
    ぞれの走査は、前記レーザビームの焦点を全て同一方向
    にある一連の平行な走査線の前記第１または第２の所定
    のパターンの一端から前記重合体誘電体層の表面を横断
    して前記第１または第２の所定のパターンの反対側の端
    に移動させることによって達成され、前記焦点は、前記
    第１または第２の所定のパターンの各走査線が走査され
    た後、前記走査線と垂直な方向に直前の走査線から所定
    の距離をおいて前記第１または第２の所定のパターンの
    前記一端にあることを特徴とする請求項16記載の重合体
    誘電体層におけるバイア・ホール製造方法。
  27. 【請求項２７】前記第１および第２の所定の部分のそれ
    ぞれの走査は、前記レーザビームの焦点を交互の方向に
    ある一連の平行な走査線の前記第１または第２の所定の
    パターンの一端から前記重合体誘電体層の表面を横断し
    て前記第１または第２の所定のパターンの反対側の端に
    移動させることによって達成され、前記焦点は、前記第
    １または第２の所定のパターンの各走査線が走査された
    後、前記所定のパターンのどちらかの端に沿って直前の
    走査線から所定の距離移動されることを特徴とする請求
    項16記載の重合体誘電体層におけるバイア・ホール製造
    方法。
JP03361090A 1989-02-14 1990-02-14 重合体誘電体層におけるバイア・ホールの製造方法 Expired - Lifetime JP3398376B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US310,149 1989-02-14
US07/310,149 US4894115A (en) 1989-02-14 1989-02-14 Laser beam scanning method for forming via holes in polymer materials

Publications (2)

Publication Number Publication Date
JPH02297932A JPH02297932A (ja) 1990-12-10
JP3398376B2 true JP3398376B2 (ja) 2003-04-21

Family

ID=23201205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03361090A Expired - Lifetime JP3398376B2 (ja) 1989-02-14 1990-02-14 重合体誘電体層におけるバイア・ホールの製造方法

Country Status (4)

Country Link
US (1) US4894115A (ja)
EP (1) EP0388009B1 (ja)
JP (1) JP3398376B2 (ja)
DE (1) DE69004467T2 (ja)

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2676112B2 (ja) * 1989-05-01 1997-11-12 イビデン株式会社 電子部品搭載用基板の製造方法
US4959119A (en) * 1989-11-29 1990-09-25 E. I. Du Pont De Nemours And Company Method for forming through holes in a polyimide substrate
FR2657219B1 (fr) * 1990-01-11 1994-02-18 Gim Industrie Sa Procede de fabrication de circuits imprimes souples, circuit imprime fabrique par ce procede, et dispositif pour la mise en óoeuvre de ce procede.
US5066357A (en) * 1990-01-11 1991-11-19 Hewlett-Packard Company Method for making flexible circuit card with laser-contoured vias and machined capacitors
US5351001A (en) * 1990-04-05 1994-09-27 General Electric Company Microwave component test method and apparatus
US5146303A (en) * 1990-04-05 1992-09-08 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
US5157255A (en) * 1990-04-05 1992-10-20 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5061827A (en) * 1990-06-27 1991-10-29 Amp Incorporated Termination of a small coaxial cable
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
US5211805A (en) * 1990-12-19 1993-05-18 Rangaswamy Srinivasan Cutting of organic solids by continuous wave ultraviolet irradiation
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5257178A (en) * 1991-12-19 1993-10-26 General Electric Company Method of optimally operating a computer numerical control milling machine to mill optimal high density interconnect substrates
US5232549A (en) * 1992-04-14 1993-08-03 Micron Technology, Inc. Spacers for field emission display fabricated via self-aligned high energy ablation
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US6274391B1 (en) 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
US5401687A (en) * 1993-04-15 1995-03-28 Martin Marietta Corporation Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures
JP3211525B2 (ja) * 1993-04-22 2001-09-25 オムロン株式会社 薄材メッシュ、その製造方法及びその製造装置
US5381445A (en) * 1993-05-03 1995-01-10 General Electric Company Munitions cartridge transmitter
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5518956A (en) * 1993-09-02 1996-05-21 General Electric Company Method of isolating vertical shorts in an electronic array using laser ablation
US5492586A (en) 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US5593606A (en) * 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5658474A (en) * 1994-12-16 1997-08-19 Alza Corporation Method and apparatus for forming dispenser delivery ports
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US5544775A (en) * 1994-12-22 1996-08-13 International Business Machines Corporation Laser machined slider
US5569399A (en) * 1995-01-20 1996-10-29 General Electric Company Lasing medium surface modification
US5567329A (en) * 1995-01-27 1996-10-22 Martin Marietta Corporation Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby
US5843363A (en) * 1995-03-31 1998-12-01 Siemens Aktiengesellschaft Ablation patterning of multi-layered structures
US5811019A (en) * 1995-03-31 1998-09-22 Sony Corporation Method for forming a hole and method for forming nozzle in orifice plate of printing head
EP0822881B1 (en) * 1995-04-26 2009-08-12 Minnesota Mining And Manufacturing Company Laser imaging ablation method
US5844810A (en) * 1995-05-30 1998-12-01 General Electric Company Scaled adaptive lithography
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US6183064B1 (en) 1995-08-28 2001-02-06 Lexmark International, Inc. Method for singulating and attaching nozzle plates to printheads
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
US5736448A (en) 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5672546A (en) * 1995-12-04 1997-09-30 General Electric Company Semiconductor interconnect method and structure for high temperature applications
US5914508A (en) * 1995-12-21 1999-06-22 The Whitaker Corporation Two layer hermetic-like coating process for on-wafer encapsulation of GaAs MMIC's
US6137125A (en) * 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
US5888837A (en) * 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method
US5609779A (en) * 1996-05-15 1997-03-11 General Electric Company Laser drilling of non-circular apertures
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3067641B2 (ja) * 1996-05-31 2000-07-17 日本電気株式会社 誘電体膜の製造方法
ATE193966T1 (de) * 1996-09-30 2000-06-15 Siemens Sa Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
US5910255A (en) * 1996-11-08 1999-06-08 W. L. Gore & Associates, Inc. Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US5900674A (en) 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6229203B1 (en) 1997-03-12 2001-05-08 General Electric Company Semiconductor interconnect structure for high temperature applications
US6158843A (en) * 1997-03-28 2000-12-12 Lexmark International, Inc. Ink jet printer nozzle plates with ink filtering projections
US5886401A (en) * 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
US6054235A (en) * 1997-09-08 2000-04-25 Photon Dynamics, Inc. Color filter repair method
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
JPH11345880A (ja) 1998-06-01 1999-12-14 Fujitsu Ltd 半導体装置及びその製造方法
US6057180A (en) * 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
GB9812725D0 (en) * 1998-06-13 1998-08-12 Exitech Ltd The use of material dopants for improving performance of machines to laser drill microvia holes in printed circuit boards and other electrical packages
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6187652B1 (en) 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
US6188301B1 (en) 1998-11-13 2001-02-13 General Electric Company Switching structure and method of fabrication
US6354516B1 (en) 1999-11-02 2002-03-12 Aradigm Corporation Pore structures for reduced pressure aerosolization
US7649153B2 (en) * 1998-12-11 2010-01-19 International Business Machines Corporation Method for minimizing sample damage during the ablation of material using a focused ultrashort pulsed laser beam
US6333485B1 (en) * 1998-12-11 2001-12-25 International Business Machines Corporation Method for minimizing sample damage during the ablation of material using a focused ultrashort pulsed beam
US6080959A (en) * 1999-03-12 2000-06-27 Lexmark International, Inc. System and method for feature compensation of an ablated inkjet nozzle plate
US6272271B1 (en) 1999-04-29 2001-08-07 General Electric Company Alignment of optical interfaces for data communication
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
AU781452B2 (en) 1999-09-15 2005-05-26 Aradigm Corporation Pore structures for reduced pressure aerosolization
EP1814154A1 (en) * 2000-02-25 2007-08-01 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit manufacturing method
US6283584B1 (en) 2000-04-18 2001-09-04 Lexmark International, Inc. Ink jet flow distribution system for ink jet printer
FR2811316B1 (fr) * 2000-07-06 2003-01-10 Saint Gobain Substrat texture transparent et procedes pour l'obtenir
US6624383B1 (en) 2000-08-30 2003-09-23 Parker-Hannifin Corporation Using laser etching to improve surface contact resistance of conductive fiber filler polymer composites
KR101093471B1 (ko) * 2000-09-25 2011-12-13 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및 다층프린트배선판의 제조방법
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
CA2381028A1 (en) * 2001-04-09 2002-10-09 Marc Nantel Photo processing of materials
SE521028C2 (sv) * 2001-05-14 2003-09-23 Metfoils Ab Förfarande för laserborrning i material använda vid framställning av tryckta kretsar
US6538230B2 (en) 2001-05-17 2003-03-25 Preco Laser Systems, Llc Method and apparatus for improving laser hole resolution
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
WO2003004210A1 (en) * 2001-07-02 2003-01-16 Virtek Laser Systems, Inc. Method of ablating an opening in a hard, non-metallic substrate
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
JP2003151921A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 化合物半導体とその製造方法
US6627844B2 (en) * 2001-11-30 2003-09-30 Matsushita Electric Industrial Co., Ltd. Method of laser milling
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
GB2389554A (en) * 2002-06-12 2003-12-17 Alstom Machining apparatus and a method for machining
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
US20060108327A1 (en) * 2004-11-23 2006-05-25 Chng Kiong C Method of manufacturing a microstructure
KR100659579B1 (ko) * 2004-12-08 2006-12-20 한국전자통신연구원 발광 소자 및 발광 소자의 제조방법
JP4671844B2 (ja) * 2005-05-27 2011-04-20 株式会社日立産機システム ブロワ
GB0518843D0 (en) * 2005-09-15 2005-10-26 Plastic Logic Ltd A method of forming interconnects using a process of lower ablation
US8771805B2 (en) * 2005-11-10 2014-07-08 Second Sight Medical Products, Inc. Polymer layer comprising silicone and at least one metal trace and a process of manufacturing the same
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
JP2008159686A (ja) * 2006-12-21 2008-07-10 Nippon Mektron Ltd キャパシタを内蔵するプリント配線板の製造法
JP4793447B2 (ja) * 2007-04-20 2011-10-12 株式会社村田製作所 多層セラミック基板およびその製造方法ならびに電子部品
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20090028491A1 (en) * 2007-07-26 2009-01-29 General Electric Company Interconnect structure
US20090146295A1 (en) * 2007-12-11 2009-06-11 Hidefumi Narita Ceramic substrate having thermal via
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
DE102008058535A1 (de) * 2008-11-21 2010-05-27 Tesa Se Verfahren zur Materialbearbeitung mit energiereicher Strahlung
TWI594828B (zh) 2009-05-28 2017-08-11 伊雷克托科學工業股份有限公司 應用於雷射處理工件中的特徵的聲光偏轉器及相關雷射處理方法
EP2449602A2 (de) 2009-06-29 2012-05-09 Reis Group Holding GmbH & Co. KG Verfahren zum freilegen eines elektrischen kontakts
DE102009026064A1 (de) * 2009-06-29 2010-12-30 Reis Gmbh & Co. Kg Maschinenfabrik Verfahren zum Freilegen eines elektrischen Kontakts
DE102009044022A1 (de) * 2009-09-16 2011-03-24 Reis Gmbh & Co. Kg Maschinenfabrik Verfahren zum Reparieren eines elektrischen Kontakts
JP5620669B2 (ja) * 2009-10-26 2014-11-05 東芝機械株式会社 レーザダイシング方法およびレーザダイシング装置
TWI393508B (zh) * 2009-12-17 2013-04-11 Unimicron Technology Corp 線路板及其製程
US9435035B2 (en) * 2010-01-15 2016-09-06 Byd Company Limited Metalized plastic articles and methods thereof
JP5452247B2 (ja) * 2010-01-21 2014-03-26 東芝機械株式会社 レーザダイシング装置
US10373870B2 (en) 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US9754835B2 (en) 2010-02-16 2017-09-05 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
CN102071424B (zh) * 2010-02-26 2012-05-09 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
CA2804419C (en) 2010-07-07 2015-03-10 Electricite De France Sealing device for connecting two pipes
CN102071411B (zh) 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
KR101973660B1 (ko) * 2010-10-22 2019-04-30 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 빔 디더링 및 스카이빙을 위한 레이저 처리 시스템 및 방법
US20120132629A1 (en) * 2010-11-30 2012-05-31 Electro Scientific Industries, Inc. Method and apparatus for reducing taper of laser scribes
JP5140198B1 (ja) 2011-07-27 2013-02-06 東芝機械株式会社 レーザダイシング方法
JP6001539B2 (ja) * 2011-08-23 2016-10-05 パナソニック株式会社 配線基板及びこれを用いた高周波モジュール
JP5777798B2 (ja) * 2012-03-12 2015-09-09 三菱電機株式会社 太陽電池セルの製造方法
JP2014011358A (ja) 2012-06-29 2014-01-20 Toshiba Mach Co Ltd レーザダイシング方法
KR101213958B1 (ko) * 2012-10-12 2012-12-20 주식회사 엘티에스 레이저를 이용한 내장형 안테나 제조방법
KR102070279B1 (ko) * 2013-04-26 2020-01-28 엘지전자 주식회사 이동 단말기 및 이에 구비되는 케이스의 제조 방법
US20150059411A1 (en) * 2013-08-29 2015-03-05 Corning Incorporated Method of separating a glass sheet from a carrier
US9919502B2 (en) 2014-04-23 2018-03-20 Schaublin Sa Method and apparatus for preparing a surface for bonding a material thereto
CN103978314A (zh) * 2014-05-20 2014-08-13 西安交通大学 一种基于皮秒激光辅助加工的气膜冷却孔制备工艺
JP7471861B2 (ja) * 2020-02-27 2024-04-22 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1583192A (en) * 1978-04-26 1981-01-21 Atomic Energy Authority Uk Processing of printed circuit boards
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4504727A (en) * 1982-12-30 1985-03-12 International Business Machines Corporation Laser drilling system utilizing photoacoustic feedback
US4617085A (en) * 1985-09-03 1986-10-14 General Electric Company Process for removing organic material in a patterned manner from an organic film
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US4764485A (en) * 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
US4780177A (en) * 1988-02-05 1988-10-25 General Electric Company Excimer laser patterning of a novel resist

Also Published As

Publication number Publication date
EP0388009B1 (en) 1993-11-10
EP0388009A1 (en) 1990-09-19
US4894115A (en) 1990-01-16
DE69004467T2 (de) 1994-06-09
JPH02297932A (ja) 1990-12-10
DE69004467D1 (de) 1993-12-16

Similar Documents

Publication Publication Date Title
JP3398376B2 (ja) 重合体誘電体層におけるバイア・ホールの製造方法
US4388517A (en) Sublimation patterning process
US5173441A (en) Laser ablation deposition process for semiconductor manufacture
US4764485A (en) Method for producing via holes in polymer dielectrics
EP0430116B1 (en) Method for forming through holes in a polyimide substrate
US5294567A (en) Method for forming via holes in multilayer circuits
US9843155B2 (en) Method and apparatus for forming fine scale structures in dielectric substrate
JP2009503903A (ja) モノリシックマイクロ波集積回路用ビアホールの加工形成
WO1988002550A1 (en) Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
KR102345450B1 (ko) 펄스-모드 직접-기록 레이저 금속화
US5221422A (en) Lithographic technique using laser scanning for fabrication of electronic components and the like
JPH0555749A (ja) 多層配線回路基板の製造方法及び誘電体ミラーマスクの製造方法
JP2005518945A (ja) レーザ加工方法
US6849823B2 (en) Arrangement and method for processing electrical substrates using lasers
US20020102745A1 (en) Process for modifying chip assembly substrates
EP0575850A2 (en) Direct laser imaging for three-dimensional circuits and the like
US10622244B2 (en) Pulsed-mode direct-write laser metallization
Kripesh et al. Effect of Nd: YAG laser micromachining on gold conductor printed over ceramic substrates
JP2000202664A (ja) レ―ザ穴あけ加工方法
JP2007522644A (ja) レーザーを用いた受動電子部品の端子の形成方法
JP2763785B2 (ja) 半導体ウェハーからパターンが描かれた焼成後のフォトレジスト層を除去する方法
JP3343812B2 (ja) バイアホール形成方法及びレーザ加工装置
JPH01179742A (ja) 液晶表示装置用基板およびその作製方法
JP2891538B2 (ja) 配線基板の製造方法
JP2000197987A (ja) バイアホ―ルクリ―ニング方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

EXPY Cancellation because of completion of term