DE69004467T2 - Verfahren zum Herstellen von Verbindungslöchern in Polymer-Werkstoffen. - Google Patents

Verfahren zum Herstellen von Verbindungslöchern in Polymer-Werkstoffen.

Info

Publication number
DE69004467T2
DE69004467T2 DE69004467T DE69004467T DE69004467T2 DE 69004467 T2 DE69004467 T2 DE 69004467T2 DE 69004467 T DE69004467 T DE 69004467T DE 69004467 T DE69004467 T DE 69004467T DE 69004467 T2 DE69004467 T2 DE 69004467T2
Authority
DE
Germany
Prior art keywords
laser beam
polymer layer
predetermined
dielectric
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69004467T
Other languages
English (en)
Other versions
DE69004467D1 (de
Inventor
Charles William Eichelberger
Kenneth Brakely Welles
Robert John Wojnarowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lockheed Martin Corp
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Application granted granted Critical
Publication of DE69004467D1 publication Critical patent/DE69004467D1/de
Publication of DE69004467T2 publication Critical patent/DE69004467T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0165—Holder for holding a Printed Circuit Board [PCB] during processing, e.g. during screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lasers (AREA)

Description

  • Die Erfindung bezieht sich allgemein aut ein Verfahren und eine Einrichtung zum Erzeugen von Durchgangs- bzw. Verbindungslöchern in Polymer-Dielektrika ohne Verwendung einer Maske. Insbesondere bezieht sich die Erfindung auf ein Verfahren zum Packen eiektronischer integrierter Schaltungen, die auf einem Substrat angeordnet sind, wobei Durchgangsbzw. Verbindungsöffnungen in einem Polymer film, der über den Chips anoeordnet ist, erzeugt werden, um das elektrische Verbinden der Chips durch die somit gebildeten Löcher zu erleichtern.
  • Die Bildung von Durchgangslöchern, um eine elektrische Verbindung zwischen zwei oder mehr Leiterschichten zu gestatten, die durch eine Schicht eines dielektrischen Materials getrennt sind, ist bisher durch mehrere Verfahren ausgeführt worden, die jeweils Einschränkungen aufweisen.
  • Gemäß einem bekannten Verfahren werden Durchgangslöcher dadurch ausgebildet, daß eine metallische Maskierungsschicht über der dielektrischen Schicht abgeschieden wird, die Maskierungsschicht mit einem Muster versehen wird, um Flächen der dielektrischen Schicht freizulegen, wodurch Durchgangslöcher erwünscht sind, und dann die freiliegenden Flächen der dielektrischen Shicht durch die Maskierungsschicht selektiv geätzt werden. Es werden entweder chemische oder Plasma-Atztechniken erwendet, um das Dielektrikum von den freiliegenden Flächen zu entfernen, obwohl die Verwendung jeder Technik seine eigenen besonderen Nachteile hat. Gewisse dielektrische Materialien können nicht zweckmäßig chemisch geätzt werden, da sie chemische Ätzmittel absorbieren, wodurch Beschädigungen an dem dielektrischn Material hervorgerufen werden, das unter der metallischen Maskierungsschicht liegt. Zusätzlich ist bekannt, daß einige chemische Ätzmittel eine Metallisierung angreifen und somit spezielle Beachtung erfordern, wenn das geätzte Durchgangsloch so gestaltet ist, daß ein Aluminium-Verbindungsstreifen auf einem Chip seht großer Packungsdichte (VLSI) freigelegt wird. Die anisotropische Natur der Plasmaaätzung hat die Tendenz, tonnenähnliche Durchgangslöcher zu erzeugen. Die Abscheidung einer Metallisierung in tonnenförmigen Durchgangslöchern ist sehr schwierig. Darüber hinaus können Dickenänderungen in der geätzten dielektrischen Schicht eine übermäßige Plasmaätzung in gewissen Bereichen mit einer marginalen Ätzung in anderen Bereichen zur Folge haben.
  • In einem anderen bekannten Verfahren werben durch Licht mit einem Muster versehbare (photomusterbare Polymermaterialien auf ein Substrat aufgebracht und dann in den Bereichen belichtet, wo Durchgangslöcher gewünscht sind. Nach dem Belichten wird das Polymer entwickelt und bei hohen Temperaturen gebrannt. Dieses Verfahren hat drei markante Einschränkungen. Erstens kann es nur mit photomusterbaren Materialien verwendet werden. Zweitens ist die Dicke des Materials, das durch Licht mit einem Muster versehen werden kann, etwa au ein Maximum von fünf Mikron begrenzt aufgrund der dem Material innewohnenden Eigenschaften und der Sensibilitatoren dafür. Drittens mussen die photomusterbaren Materialien in flüssiger Form abgeschieden und dann lediglich getrocknet werden, so daß sie einfach entwickelt werden können. Oberflächenfilme, die eine Vorreaktion durchlaufen haben, wie beispielsweise ein unter dem Handelsnamen Kapton bekannter Polyimid-Film, der von der E.I. du Pont de Nemours and Company, Wilmington, Delaware, erhältlich ist, kann nicht verwendet werden.
  • Bei einem anderen bekannten Verfahren werden Säulen aus Leitermaterial auf einem Substrat gebildet und um die Säulen herum wird ein Dielektrikum eingefüllt. Bei diesem Verfahren ward eine Metallisierungsschicht auf einem Substrat zunächst mit einem Muster versehen, und dann wird das Metall durch Elektroplattieren (Galvanisieren) aufgebaut, um nie Säulen zu bilden. Dann wird Polymermaterial auf das Substrat in zahlreichen Uberzügen aufgesprüht oder geschleudert, wobei genügend Aushärtzeit zwischen den Uberzügen gelassen wird, damit Lösungsmittel und Nebenprodukte des Härteprozesses austreten können. Es werden genügend Überzüge aufgebracht, um die Leiter auf dem Substrat vollständig zu überdecken, aber die Säulen kaum zu überdecken. Nach einer kurzen Ätzung, die ausreicht, die oberen Oberflächen der Säulen freizulegen, können die Säulen als mit Metall gefüllte Durchgangslöcher arbeiten. Dieses Verfahren hat die Nachteile, daß eine übermäßige Anzahl von Schritten und die Anwendung von schwierigeren nassen Verarbeitungstechniken erforderlich sind.
  • Das US-Patent 4 714 SIE von Eichelberger et al, das am 22. Dezember 198 erteilt und auf die vorliegenden Anmelder übertragen wurde, beschreibt die Verwendung eines Argonionenlasers, um Durchgangslöcher zu bilden. Ausgewählte Flächen des Dielektrikums werden mit Laserenergie beschädigt und die beschädigter Flächen werden dann mit Sauerstoff- Plasma geätzt. Der beschädigte Abschnitt des Dielektrikums wird mit einer vie höheren Geschwindigkeit geätzt als der unbeschädigte Abschnitt. Eine Einschränkung bei der Verwendung dieser Lösung entsteht deshalb, weil die Lochtiefe durch den Umfang der Beschädigung an der Oberfläche begrenzt ist; das heißt, das Durchgangsloch muß am Oberteil wenigstens so weit sein wie die Dicke des zu bohrenden dielektrischen Materials. Als eine praktische Folge sind die Durchgangslochtiefen auf etwa 10 Mikron begrenzt; deshalb erfordert dickeres dielektrisches Material Extraschritte bei der Bildung eines Loches. Beispielsweise würde die Lochbildung wenigstens die Schritte erfordern, daß das Dielektrikum mit deir Laser beschädigt wird, das entstehende Loch mit Plasma gereinigt wird und anschließend das Dielektrikum an der Unterseite des Loches mit dem Laser beschädigt wird, woran sich wiederum eine Reinigung des Loches mit Plasma anschließt. Eine andere Einschränkung dieser Lösung besteht darin, daß die Oberfläche der dielektrischen Schicht übermäßigen Mengen an Plasma ausgesetzt ist. Es ist eine wesentliche Plasmamenge erforderlich, um die Löcher zu reinigen, und die unbeschädigte dielektrische Oberfläche hat die Tendenz, durch die Aussetzung gegenüber dem Plasma rauh zu werden. Die rauhe Oberfläche macht es schwierig, nachfolgende Metallisierungen mit einem Muster zu versehen.
  • Es sind gepulste Laser, wie beispielsweise Excimer- und Doppel-YAG Laser verwendet worden, um dielektrische Schichten direkt abzutragen. Durch diese Technik wird in einer dünnen Schicht des Dielektrikums Laserenergie in ausreichenden Mengen absorbiert, um die dünne Schicht des Dielektrikums zu verdampfen oder abzutragen, wo der Laserstrahlt auftrifft. Es sind zahlreiche Pulse erforderlich, um Löcher von erhöhter Tiefe abzutragen. Es muß Sorgfalt aufgebracht werden, um das Abtragen des darunterliegenden Metalls mit Laserpulsen zu vermeiden, da die Energie, die zum Erwärmen des Poymers euf Abtragungstemperaturen erforderlich ist, auch die Metallisierung zerstören kann, die unter dem Dielektrikum liegt. Um dieses Verfahren auf effektive Weise auszuführen, können nur sehr kleine Dicken des Dielektrikums pro Puls beseitigt werden, und infolgedessen erfordert das Verfahren eine überhöhte Anzahl von Pulsen. Sichtbares Licht emittierender Laser sind für diese Abtragungstechnik nicht akzeptabel, da die Eindringtiefe zu groß ist.
  • Die direkte Laserabtragungstechnik begrenzt die Hersteller elektronischer Packungen auf die Verwendung von kreisförmigen Durchgangslöchern. Runde Löcher sind jedoch nicht so gut wie rechteckige Löcher, da sie die Fläche begrenzen, die für einen elektrischen Kontakt zur Verfügung steht; das heißt, rechteckige Löcher werden leicht vergrößert zu großeren rechteckigen Löchern, ohne daß Restmaterialen an der Unterseite der Löcher zurückbleiben. Bisher noch ist die Form der Durchgangslöcher, die unter Verwendung dieser Technik gebildet werden, unvermeidbar kreisförmig, weil die Laserenergie eine fokussierte Version der Laserkammer ist. Selbst wenn eine nicht-kreisförmige Maskenöffnung als eine Apertur verwendet wird, fokussiert die Laserlinse trotzdem die Energie als einen Kreis. Eine Veränderung der Durchgangslochgrößen erfordert eine komplizierte Zoomlinse, die die Brennweite und Brechungszahl f verändern kann, um die kollidierenden optischen Erfordernisse für die Lochgrößenänderung und köstante Brenntiefe ins Gleichgewicht zu bringen.
  • Direkte Laserabtragungstechniken gestatten auch keine Ausbildung von genügend engen Durchgengslochgrößen in dicken Dielektrika, d. h. solchen Dielektrika, nie zu dick sind, um durch übliche Fotoätztechniken gemustert zu werden. Der Oberteil des Loches ist notwendigerweise größer für größere Dicken des Dielektrikums, mit dem Ergebnis, daß die Lochgröße am Oberteil zu groß wird, wenn mit dicken Dielektrika gearbeitet werden. Trotzdem sind dicke Dielektrika für viele Anwendungsfälle wünschenswert. Wenn mit selbst-stehenden dielektrischen Filmen gearbeitet wird, sind dickere Filme leichter zu handhaben. Dicke Dielektrika sind vorteilhaft in Systemen, wo die Kapazität von Leiterstrecken minimiert werden muß. Zusätzlich sind dicke Dielektrika bevorzugt für die Erfüllung von Strahlungshärteerfordernissen - das Dielektrikum muß genügend dich sein, um die Sekundärelektronen zu absorbieren, die durch Leiter erzeugt werden, die über Halbleitern liegen.
  • GB-A-1 583 193 beschreibt ein Verfahren zum Herstellen einer flexiblen gedruckten Schaltkarte, das die Arbeitsgänge enthält, daß eine Kupferschicht auf einer flexiblen isolierenden Basisschicht abgeschieden wird, die aus Polyester hergestellt ist, die Kupferschicht durch Techniken photogeätzt wird, die bei der Fertigung elektronischer Vorrichtungen allgemein bekannt sind, um ein System von Leitern zu liefern, und über dem Leitersystem eine zweite flexible Isolierschicht aufgoebracht wird. Eine zweite, reflektierende Kupferschicht wird dann auf der flexiblen Isolierschicht abgeschieden und photogeätzt, wobei die gleichen Techniken wie zuvor verwendet werden, um für Löcher zu sorgen, die mit denjenigen Bereichen der Leiter übereinstimmen, die freiliegen sollen, damit getrennte Komponenten der elektrischen Schaltungsanordnung an den Leitern angelötet werden können, um die gewünschte elektrische Schaltungsanordnung zu bilden. Andere Löcher werden in der zweiten Kupferschicht ausgebildet, um die endgültige flexible gedruckte Schaltkarte zu entwerfen. Die Anordnung wird dann einem Laser-Bearbeitungsvorgang ausgesetzt, bei dem ein fokussierter Laserstrahl die Oberfläche der weiten Kupferschicht abtastet. Der Laserstrahl verdampft die Isolierschicht, wo sie durch die Löcher in der zweiten Kupferschicht freiliegt, wodurch die gewünschten Bereiche der Leiter freigegeben und die gedruckte Schaltkarte ausgeschnitten wird. Die zweite Kupferschicht wird dann entfernt, bevor die separaten Komponenten in ihrer Lage angelötet werden. Die zweite Kupferschicht wird dann durch irgendeinen zweckmäßigen Prozeß entfernt.
  • Ein Kohlenstoffdioxdgas-Laser mit einer Ausgangsleistung von etwa 400 Watt ist zum Ausführen dieses Prozesses geeignet.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Ausbilden von Durchgangslöchern unterschiedlicher Größen und Formen in Dielektrika von verschiedenen Typen und Dicken, die voll reagierte Filme enthalten, bei kommerziellen Geschwindigkeiten und mit einer minimalen Anzahl von Beerbeitungsschritten zu schaffen. Das Verfahren, das unter direkter Computersteuerung ohne Verwendung von Masken ausgeführt werden kann und keine Beschädigung an dem darunterliegendem Leitermaterial hervorruft, kann verwendet werden zur Erzeugung in Durchgangslöchern in dicken Dielektrika in einem stufenförmigen Profil für minimale Lochgrößen und maximale Lochdichten.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zum Erzeugen von Durchgangslöchern in einer dielektrischen Polymerschicht geschaffen, das die Schritte enthält Abtasten ohne Maskieren einer ersten vorbestimmten Fläche der dielektrischen Polymerschicht mit einem Laserstrahl in einem vorbestimmten Muster bei einem ausreichenden Energiepegel und Geschwindigkeit, um ein kleines Volumen des Polymer-Dielektrikums bis zu einem Verdampfungspunkt während einer vorbestimmten Laserstrahl-Verweilzeit zu erhitzen, wobei das Volumen das Produkt der Fleckfläche maximaler Energie des Laserstrahls und der Tiefe eines Oberflächenschichtabschnittes der dielektrischen Polymerschicht ist, und Wiederholen der Abtastung der Fläche für eine ausreichende Anzahl von Malen um einen ersten gewünschten Betrag der dielektrischen Polymerschicht aus der vorbestimmten Fläche zu ätzen.
  • Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung wird, kurz gesagt, der Strahl von einem Dauerstrich-Laser auf eine sehr hohe Energiedichte fokusseirt und mit einer höten Abtastrate atgetastet, während er auch in einer Richtung senkrecht zu der Abtastrichtung vorwärts bewegt wird, um sich so über die gesamte Fläche von einem Dielektrikum zu bewegen, wo ein Durchgangsloch ausgebildet werden soll. Die Energiedichte in dem fokussierten Fleck muß ausreichend sein, um eine Oberflächenschicht des dielektrischen Materials innerhalb dieses Fleckes bis zu einem Punkt der Verdampfung oder Zersetzung des Polymers zu erhitzen. Dies führt zum dem, was als Abtragung bekannt ist. Die Periode muß so sein, daß das umgebende dielektrische Material nicht bis zu einem Grad erwärmt wird, der eine Bechädigung bewirkt, und die Wellenlänge des Lasers muß so sein, daß ein vorherrschender Teit der Energie in einen sehr dünnen obersten Abschnitt des Dielektrikums absorbiert wird. Das Loch kann in einem Rasterformat abgetastet werden, das eine vollständige Kontrolle über die Größe und Form des Loches gestattet. Während dieses Verfahrens entfernt der Laser eine kleine Menge des dielektrischen Meterials bei jeder Abtastung, und die Abtastungen werden wiederholt, bis die darunterliegende Metellisierung freigelegt ist. Die Ausgangsgröße des Lasers, die Abtastung oder Zitterbewegung (d. h. schnelle Hin- und Herbewegung) des Laserstrahls und die Bewegung eines X-Y Tisches, der die eine Abtragung durchlaufende Struktur trägt, kann durch einen Computer gesteuert sein.
  • Die Aufgaben und Vorteile der Erfindung in ihren verschiedenen Aspekten werden besser verständlich aus der folgenden detaillierten Beschreibung von einem bevorzugten Ausführungsbeispiel der Erfindung in Verbindung mit den Zeichnungen, in denen:
  • Figuren 1A und 1B Draufsichten von alternativen Laserstrahl-Abtastmustern sind, die zum Ätzen eines Durchgangsloches verwendet werden können;
  • Figuren 2A, 2B und 2C fortschreitende Seitenquerschnittsansichten sind und die Ergebnisse der Laserstrahl-Zitterbewegung darstellen, die gemäß der vorliegenden Erfindung ausgeführt wird;
  • Figur 3 eine Querschnittsseitenansicht von einer Gruppe von in engem Abstand angeordneten Durohgangslöchern mit schrägen Seitenwänden ist, die in einem Zweischritt-Verfahren unter Verwendung der Laserstrahl-Zitterbewegung gemäß der vorliegenden Erfindung gebildet sind;
  • Figur 4 ein teilweise in Blockform und teilweise in scheinetischer Form dargestelltes Diagramm von einer Laser-Einrichtung zum Ausführen des Verfahrens gemäß der Erfindung ist;
  • Figur 5 sägezahnförmige Spannungskurven darstellt, die durch die Schaltungsanordnung gemäß Fig. 4 erzeugt sind, um die Laserstrahl-Abtastmuster zu erzeugen, die in den Figuren 1A und 1B gezeigt sind; und
  • Figur 6 ein Blockdiagramm von einem Beispiel der Zähler-Logikschaltung zur Verwendung in der in Figur 4 gezeigten Einrichtung ist.
  • Figuren 1A und 1B sind Draufsichtdarstellungen von zwei alternativen Abtestmustern, die zum Erzeugen eines typischen Verbindungs- bzw. Durchgangsloches verwendet werden können. Figur 1A stellt ein Resterabtastmuster für eine Verwendung auf eine Oberfläche dar, auf die ein fokussierter Laserstrahl-Fleck 20 auftrifft. Die parallelen Abtastungen des Laserstrahls erfolgen alle in der gleichen Richtung, wobei jede eine Länge von 25 Mikron hat. Die eusgezogenen Linien 100, 102, 104, 106, 108, 110 und 112 geben die Wege an, entlang denen der Laserstrahl der Reihe nach in der Richtung der Pfeile abgetastet wird. Jener dieser Wege kann so betrachtet werden, daß er in einer östlichen Richtung (oder +X Richtung in einem kartesischen-Koordinatensystem) verläuft. Nach jeder östlichen Abtastung besteht eine relativ kurze Zeitvezögerung vor der nächsten Abtastung. Während dieser Zeit ist der Laserstrahl gesperrt oder ausgeschaltet, während er relativ zu der abgetasteten Fläche repositioniert wird (als ob der Strahl der Reihe nach im allgemeinen nach Westen entlang den diagonalen gestrichelten Linien 101, 103, 105, 107, 109 und 111 bewegt würde). Somit wird der Weg 101 nach der Abtastung 100 durchlaufen, und dann folgt die Abtastung 102, dann der Weg 103, usw. Die Inkrementation in der südlichen (oder -Y) Richtung ist so, daß die parallelen Abtastlinien 100, 102, 104, 106, 108, 110 und 112 in einem Abstand von einem Mikron sind. Die Abtastung wird bei der Geschwindigkeit von drei Meter pro Sekunde ausgeführt. Der Durchmesser des Fleckes 120 maximaler Energie beträgt etwa 3 Mikron (Mikrometer). Nachdem der Durchlauf von einem Raster abgeschlossen worden ist, wird das Verfahren wiederholt, wobei die östlichen Abtastungen in der nördlichen (oder +Y) Richtung relativ zu der abgetasteten Fläche fortschreiten.
  • Figur 1B zeigt ein alternetives Abtastmuster, das als eine modifizierte Rasterabtestung betrachtet werden kann. Dieses Abtastmuster unterscheidet sich von dem in Figur 1A gezeigten dahingehend, daß der Laserstrahl in beiden X Richtungen abgetastet wird. Somit tastet der Laserstrahl entlang Linien 130, 134, 138 und 142 ab, indem er sich in östlicher (in der +X Richtung) bewegt, während der Strahl sich in abwechselnden Abtestungen entlang Linien 132, 136 und 140 westlich bewegt (in der -X Richtung). Der Laserstrahl wird ausgeshaltet oder gesperrt, während er zwischen aufeinanderfolgenden Ost-West-Abtastungen um ein Mikron inkrementiert wird (als wenn er südlich entlang jeder der gestrichelten Linien 131, 133, 135, 137, 139 und 141 bewegt würde). Der Abstand zwischen benachbarten Abtastlinien beträgt somit 1 Mikron. Der Fleck 15 maximaler Energie hat einen Durchmesser von etwa drei Mikron. Das Ätzverfahren für das Abtastmuster von Figur 1A ist somit ähnlich demjenigen des Abtastmusters von Figur 1B, während für den Fachmann deutlich wird, daß andere Abtastmuster entwickelt werden können, um den gleichen Ätzprozeß herbeizuführen.
  • Als ein spezielles Beispiel des Atzverfahrens gemäß der Erfindung kann eine dielektrische Polymerschicht aus Kapton- Polyimid oder aus Silikon-Polyimid mit einer Dicke von 25 - 30 Mikron in etwa vier Rasterabtastungen geätzt werden. Da die Fleckgröße maximaler Energie etwa drei Mikron im Durchmesser beträgt, überlappt der Fleck die Abtastlinien, die in einem Abstand von ein Mikron zueinander angeordnet sind, um einen Faktor 3. Somit wird in vier Rasterebtastungen die gleiche Fläche von dem Laserstrahl insgesamt 12 Mal abgetastet (d. h. drei Überlappungen multipliziert mit vier Abtastungen). Bei jeder Abtastung des Laserstrahls wird eine Tiefe von etwa 2,5 Mikron des dielektrischen Materials entfernt, so deß etwa 30 Mikron des Materials während der 12 Durchläufe entfernt werden, die von dem Laserstrahl gemacht werden. Da der Strahl auf einen Fleck maximaler Energie mit einem Durchmesser von drei Mikron fokussiert ist und die Leistung innerhalb dieses Fleckes 0,25 Watt ist, beträgt die Leistungsdiche des Fleckes 3,3x10&sup6; Watt pro Quadratzentimeter (Watt/cm²). Bei einer Laser-Wellenlänge von 351 Nanometer, beträgt die Oberflächenschicht oder die Tiefe des dielektrischen Materials, bis zu der die Laserenergie eindringt, bevor sie praktisch vollständig absorbiert wird, 1-3 Mikron in Abhängigkeit von nem Material. Für eine Laserstrahl-Verweilzeit von 1 Mikrosekunde ist das angenäherte Volumen des Materials, das dem Laserstrahl ausgesetzt ist, des Produkt der Fläche der Fleckgröße maximaler Energie und der Absorptionstiefe (wobei die Verweilzeit als die Zeit definiert sein kann, für die jeder gegebene Punkt der Energie der Fleckfläche maximaler Energie des durchlaufenden Strahls ausgesetzt ist). Dies ist eine Tiefe von drei Mikron multipliziert mit der grob quadratischen (aber mit abgerundeten Ecken) Fläche, die einem Fleck mit drei Mikron Durchmesser ausgesetzt ist, oder etwa 2,7x10&supmin;¹¹ cm³. Dieses extrem kleine Volumen kann auf eine Verdampfungstemperatur in weniger als eine Mikrosekunde durch den Fleck mit einer Energiedichte von 3,3x10&sup6; Watt/cm² erhitzt werden. Das System arbeitet effektiv, weil sehr kleine Materialvolumina bei sehr großen Geschwindigkeiten verdampft werden, sehr ähnlich einer maschinellen Beseitigung von einer kleinen Materialmenge in einem üblichen Bearbeitungsvorgang.
  • Figuren 2A bis 2C stellen den Fortgang des Durchgangsloch- Bildungsprozesses gemäß der Erfindung von einer Rasterabtaung zur nächsten dar. Ein Dauerstrich-Laserstrahl 200 wird auf eine sehr hohe Energiedichte über einer dielektrischen Polymerschicht 202 fokussiert, die auf einem Metallkontaktstreifen 204 auf einem Substrat 206 angeordnet ist. Das Substrat kann ein Chip mit einer integrierten Schaltung aufweisen, wobei in diesem Fall der Kontaktstreifen 204 einen Chip-Streifen daraut aufweist. Alternativ kann das Substrat 206 eine mehrere Ebenen aufweisende gedruckte Sohaltkarte oder ein keramisches Vielschicht-Substrat für hybride Anordnungen aufweisen, und in diesem Fall ist die Schicht 204 eine Metallbahn und die Schicht 206 ist eine Isolierung zwischen aufeinenderfolgenden, vertikal gestapelten Metallbahnen. Als eine weitere Alternative kann die Metallbahn 204 direkt auf einer gedruckten Schaltkarte 206 angeordnet sein. Figuren 2A und 2B zeigen den Effekt des Laserstrahls 200, der über die Polymerschicht 202 abgetastet wird. Die Strahlabtastung erfolgt mit einer Geschwindigkeit von drei Meter pro Sekunde. Wie in Figur 2C gezeigt ist, wird der Laserstrahl 200 reflektiert, wenn der Strahl den Metallkontaktstreifen 204 erreicht. Da gut die Hälfte der Energie des Strahls durch den Streifen 204 reflektiert wird und da der Streifen 204 thermisch stark leitend ist und eine wesentlich bessere Wärmeleitfähigkeit aufweist als das Material der Polymerschicht 202, bleibt die Oberflächentemperatur des Streifens 204 gut unterhalb des Metallverdampfungspunktes. Infolgedessen wird der Bohrvorgang beendet, wenn der Metellstreifen freigelegt worden ist. In dem vorliegenden Ausführungsbeispiel trifft der Laserstrahl nur 1% der Zeit auf die Polymerschicht 202 auf, so daß nur 1% der Laserleistung, oder 2,5 Milliwatt, auf das Loch während dessen Bildung aufgebracht wird. Diese Leistung liegt gut unterhalb des Schwellenwertes für eine Beschädigung von benachbarten Bereichen der Polymerschicht 202. Die Seiten des Loches, das durch diesen Laser-Bohrvorgeng gebildet wird, wie beispielsweise die Seiten 210 und 212, sind schräg in Richtung auf die Mitte, weil sie nicht die überlappenden Abtastungen erfahren, die in den Mittelabschnitten des Loches auftreten, und der Ätzprozeß schreitet deshalb an den Seiten des Loches langsamer voran. Wenn das Rester häufiger abgetastet wird, als es zum Erreichen des darunterliegenden Metallstreifens 204 erforderlich ist, werden die Seiten 210 und 212 des Loches etwas steiler als die dargestellten Schrägen.
  • Die durch den Laserstrahl erzeugten Durchgangslöcher werden durch einen kurzen Plasmeätzzyklus gereinigt, der von dem darunterliegenden Metallstreifen 240 irgendwelche Teilchen beseitigt, die während der Laserstrahlabtastung gebildet worden sind, wie beispielsweise Ruß, irgendwelches restliches Polymer oder irgendwelches Glas, das von irgendeinem Glasentfernungsvorgang übriggeblieben sein kann, der beim Ätzen einer Streifenmeske ausgeführt wird und der die obere Oberfläche der dielektrischen Polymerschicht 202 reinigt und aufrauht, um die Anhaftung einer nachfolgenden Metallisierung zu verbessern. Die gegenwärtig bevorzugte Plasmaätztechnik besteht darin, sowohl des Teil (d. h. das Substrat) als auch die Kammer, in der das Teil angeordnet wird, auf eine Temperatur von 110ºC vorzuwärmen und dann das Teil für zwei Minuten bei einer Leistung von 150 Watt in einer Atmosphäre von 20% CF&sub4; und 80% O&sub2; zu atzen. Dabei wird angenommen, daß vier 50,8 x 50,8 mm² (2"x2") Substrate in der Kammer geätzt werden. Die Menge des Polymer-Dielektrikums, das durch diese Technik geätzt wird, liegt zwischen 2 und 4 Mikron.
  • Figur 3 stellt eine Anwendung des Verfahrens gemäß der Erfindung dar, um die Anzahl möglicher Durchgangslöcher in einer gegebenen Fläche in dicken dielektrischen Polymerschichten zu vergrößern. Die gezeigte dieleketrische Polymerschicht 300 ist zunächst durch den Laserstrahl über einer relativ großen Fläche abgetastet worden, um die Öffnung zu erzeugen, die sich von der Seite 302 zum Seite 304 erstreokt, aber lediglich mit einer ausreichenden Anzahl von Abtastungen, um einen Teil der Tiefe des Polymermaterials zu entfernen. Dies ist das Ergebnis von großen Abtastungen oder Zitterbewegungen zwischen der Seite 302 und der Seite 304, die eine Abtragung bis zu einer Tiefe, in diesem Fall, von etwa einer Hälfte der Dicke der Polymerschicht 300 bewirken. Dann werden die drei kleineren Öffnungen zwischen den Seiten 306 und 308, zwischen den Seien 310 und 312 und zwischen den Seiten 314 beziehungsweise 316 gebildet, wobei zwei zusätzliche Rasterabtastungen mit verkleinerten Abmessungen verwendet werden. Liese drei kleineren Öffnungen erstrecken sich alle bis runter zu den Metallstreifen 318, 320 und 322, die auf dem Substrat 324 angebracht sind, um so Löcher mit schrägen Seitenwänden zu bilden, die eine Metallisierung erleichtern. Trotz der relativen Tiefe dieser drei Durchgangslöcher und der relativen Dicke der Polymerschicht 300 hat jedes dieser drei Durchgangslöcher dennoch einen reletiv kleinen Durchmesser an Seinem entsprechenden Oberteil.
  • Figur 4 stellt eie Lasereinrichtung zur Ausbildung von Durchgangslöchern durch das Laserstrahl-Zitterverfahren gemäß der Erfindung dar. Der Laser 410 kann ein 3,5 Watt Spektra Physiks 2035-35 Argonionenlaser mif Ultraviolette Optik sein. Dies ist ein Lauerstrich (CW)-Laser, der ultraviolette Strahlung emittiert. Die Ultraviolett-Hauptlinie ist 351 Nanometer und die Laserausgangsleistung beträgt nominell 1,2 Watt. Der durch den Laser erzeugte Strahl wird durch einen Modulator moduliert, wie beispielsweise einem akusto-optischen Modulator 412. Ein derartiger akusto-optischer Modulator, der bei der Erfindung verwendbar ist, ist ein Newport Eleotro Optics Quartz 35080-3 Modulator. Der modulierte Laserstrahl 414 trifft auf einen Abtastspiegel 416 und wird auf eine Linse 418 reflektiert, die ihn auf ein Substrat 420 fokussiert, das auf einem XY Positioniertisch 422 angeordnet ist, der eine Bewegung des Chip in einer X- oder Y-Richtung relativ zum Laserstrahl gestattet. Das Substrat 420 kann eine dielektrische Polymerschicht aufweisen, die über einem Chip einer integrierten Schaltung liegt. Für dem Fachmann wird deutlich, deß alternativ an dere Laserstrahlablenker, wie beispielsweise rotierende Spiegel, akusto-optische Ablenkvorrichtungen oder ähnliche Vorrichtungen, die Licht in einer prazisen Weise ablenken können, den Abtestspiegel 416 ersetzen könnten. Der XY Positioniertisch kann ein Klinger Scientific Modell TCS 250- 200 sein. Die Linse 418 fokussiert bevorzugt einen Laserstrahl 414 mit einem Durchmesser von 3mm auf einen Fleck 424, der einen Bereich maximaler Energie mit einem Durchmesser von drei Mikron aufweist. Diese Linse ist so gewählt, daß sie kontinuierlich den Brennpunkt des Laserstrahls auf der Fläche der dielektrischen Polymerschicht hält, die abgetragen werden soll. Beispielsweise kann die Linse 418 eine krümmungsreduzierende Linse sein, die ultraviolette Energie fokussieren kann.
  • Der Laserstrahl tastet in der Ost/West (d. h. ±X) Richtung vorzugsweise durch ein General Scanning G120D Galvanometer 415 ab, das den Abtestspiegel 416 bei einer Sägezahn-Ausgangsspannung aus einem Verstärker 426 ablenkt. Die Rampen- oder Sägezehnspannung erscheint als die eine oder andere der Kurvenformen, die in Figur 5 gezeigt sind. Für die Resterabtastung gemäß Figur 1A wird der Laserstrahl nur in östlichen Richtungen abgetastet, und die Kurvenform erscheint, wie es für östliche Abtastungen angegeben ist, d. h. einer relativ langsam ansteigenden Rampenspannung folgt eine relativ rasche Rückbewegung oder Rückführung zu dem Anfengsspannungswert, der mit O bezeichnet ist, und eine Wiederholung der ansteigenden Rampenspannung usw. Während des Spannungsanstiegs ist der Laserstrahl für entweder den gesamten Umfang des Anstiegs oder für einen gewissen vorbestimmten Teil davon eingeschaltet und während der abfallenden Spannung ist der Strahl ausgeschaltet. Für die Rasterabtastung gemäß Figur 1B macht der Laserstrahl eine Zitterbewegung oder wird abwechselnd in einer östlichen Richtung und einer westlichen Richtung abgetastet, und die Kurvenform erscheint, wie es für Ost/West-Abtestungen angegeben ist, d. h. einer ansteigenden Rampenspannung (östliche Abtastung) folgt eine kurze Pause bei der maximalen Spannung, und anschließend folgt einer fallenden Rampenspennung (westliche Abtastung) eine kurze Pause bei dem Stertspannungswert, der mit O bezeichnet ist, und eine Wiederholung der ansteigenden Rampenspannung usw.
  • Wie in Figur 4 gezeigt ist, steuert ein AND Getter 428, von dem der eine Eingang durch einen Regler 430 angesteuert wird, den Modulator 412, um den Laserstrahl entweder durchzulassen oder zu sperren. Der Regler 430, der ein programmierberer IBM Personal Computer (PC) sein kann, steuert auch die Positionierung des XY Tisches 422 über Servomotor-Steuerungen 432 für die Nord/Süd (d. h. ±Y)- Richtung und 434 für die Ost/West-Richtung.
  • Der Regler 430 lädt EIN- und AUS-Werte in Verriegelungen oder Register (Latch-Vorrichtungen) 436 und 438, die die Ausdehnung oder Grenzen der Ost/West-Laserstrahlebtastung festlegen, die durch den Galvanometer-gesteuerten Abtastspiegel 416 ausgeführt werden. Jede entsprechende Verriegelung 436 und 438 kann eine Texas Instruments 74LS374 Verriegelumg aufweisen. Die Zähler-Logik 440 arbeitet unter der Steuerung des Reglers 430, um einen Ausgangszählwert an EIN- und AUS-Komparatoren 442 beziehungsweise 444 zu liefern, die jeweils einen Texas Instruments 4521 8-Bit Komparator aufweisen können. Wenn der Zählwert aus der Zähler- Logik 440 gleich dem in der Verriegelung 436 gespeicherten Wert ist, erzeugt der Komparetor 442 ein EIN- Ausgangssigmal, das ein Flip-Flop 446 setzt. Wenn, in ahnlicher Weise, der Zählwert aus der Zähler-Logik 440 gleich dem in der Verriegelung 438 gespeicherten Wert ist, erzeugt der Komperator 444 ein AUS-Ausgangssigmal, das das Flip- Flop 446 rücksetzt. Die Komparatoren 442 und 444 bilden zusammenn mit dem Flip-Flop 446 eine schaltende Schaltungsanordnung 450. Der Q- oder wahre Ausgang des Flip-Flop 446 liefert eine Eingangsspannung an das AND Gatter 428, während der Q oder unwahre Ausgang des Flip-Flop 446 eine Eingangsspannung sowohl an die Zähler-Logik 440 als auch den Regler 430 liefert. Der Ausgengszählwert aus der Zähler-Logik 440 wird euch einem Digital/Analog-Wandler 448 zugeführt, der ein Analog Devices AD656 Wandler sein kann und der die abtastende Rampen- bzw. Sägezahnspannung generiert kann, die dem Verstärker 426 zugeführt wird. Wenn also in Gegenwart eines EIN-Signals aus dem Komparator 442 das AND Gatter 428 durch den Regler 430 angesteuert wird, legt das durch des AND-Getter 428 erzeugte Ausgangssignal die Zeit fest, während der der Laserstrahl durch den Modulator 412 durchgelassen wird, und dies wiederum entspricht der Dauer der östlichen oder westlichen Abtastung des Laserstrahls auf dem Substrat dirch den Gelvanometer-gesteuerten Abtastspiegel 416.
  • Im Betrieb wird der XY Tisch 422 durch den Regler 430 in die entsprechende Position fur einen Beginn des Atzvorganges gebracht. Dies geschieht in bekannter Weise durch Betätigung vom Motorsteuerungen 432 und 434, damit der Tisch 422 schnell an der Abtast-Anfangsposition ankommt. Zur gleichen Zeit lädt der Regler 430 die Verriegelungen 436 und 438 mit den entspreohenden EIN- und AUS-Werten für die zu ätzende Fläche. Somit wird deutlich, daß die in die Verriegelungen 436 und 438 geladenen Werte so gewählt werden können, daß sowohl die Länge als auch die Position der Laserstrahl-Abtastungen in Abhängigkeit von der speziellen Implementation der Erfindung gesteuert werden können. Wenn die richtige Tischposition erreicht worden ist, befähigt der Regler 430 das AND Gatter 428 in der bereits erwähnten Weise, und die erste östliche Abtastung des Laserstrahls beginnt. Am Ende dieser Abtastung bewegt der Regler 430 den XY Tisch in der südlichen Richtung um 1 Mikron und leitet entweder eine weitere östliche Abtastung des Strahls für das Rasterabtastmuster gemäß Figur 1A oder eine westliche Abtastung des Strahls für das Resterabtastmuster gemäß Figur 1B ein, indem der Galvanometer-gesteuerte Abtastspiegel 416 in der entsprechenden Richtung angetrieben wird. Der Vorgang wird wiederholt, wobei der XY Tisch in der südlichen Richtung um Stufenpulse von dem Regler 430 für jede Abtastung des Laserstrahls inkrementiert wird, die aus der Bewegung des Spiegels 416 resultiert. Am Ende des ersten Rasters wird das nächste Raster abgetastet, wobei der XY Tisch in der nördlichen Richtung für jede Abtastung des Laserstrahl inkrementiert wird, die aus der Bewegung des Spiegels 416 resultiert. Wenn die entsprechende Anzahl von Rasterabtastungen ausgeführt worden ist, schaltet der Regler 430 seine Eingangsgröße zum AND Gatter 428 aus, um den Laserstrahl auszuschalten, und schaltet auf entsprechende Weise die Motorsteierungen 432 und 434 ein, um den XY Tisch in die nächste Lage zu bringen, wo ein Durchgangsloch gewünscht wird. Die Lochgröße im der Ost/West-Richtung wird durch die Zahlen gesteuert, die in die Verriegelungen 436 und 438 geladen sind. Die Lochgröße in der Nord/Süd-Richtung wird durch die Anzahl der Stufenpulse gesteuert, die von dem Regler 430 der Y-Achsen-Motorsteuerung 432 zugeführt werden. Die Y-Achsen-Steuerung 432 dient somit einem doppelten Zweck: erstens wirkt sie als ein Schnell-Servo, um den XY Tisch 422 gemeinsam mit der X-Achsen-Steuerung 434 schnell zu positionieren, und zweitens wirkt sie als ein inkrementierender Servo, um die Ausdehnung der Rasterabtestung in der Nord/Süd- oder Y-Richtung zu steuern. Der Regler 432 steuert diese beiden Betriebsarten der Y- Achsen-Steuerung 4 32.
  • Ein geeignetes Ausführungsbeispiei der Zähler-Logik beziehungsweise -Verknüpfungsschaltung 440 ist in Figur 6 im Detail gezeigt. Diese Implementation erzeugt die in Figur 1A gezeigte Rasterabtastung. Die Verknüpfungsschaltung weist einen Zähler 510 auf, wie beispielsweise einen Texas Instruments 4163 Zähler, der durch den Regler 430 über das OR Gatter 514 zunächst rückgesetzt ist und bei über das AND Gatter 512 zugeführten Taktpulsen zählt, wenn er durch den Regler 430 befähigt wird. Der Ausgangszählwert des Zählers 510 wird EIN- und AUS-Komparatoren 442 und 444 und dem D/A- Wandler 448 zugeführt, wie es In Figur 4 gezelgt ist. Wenn der Ausgangszählwert. des Zählers 510 gleich einem vorbestimmten Wert ist, wie er durch eine Dekodierlogik 518 detektiert wird, wird ein Rücksetzsignal dem AND Gatter 516 zugeführt, das durch die Ausgangsspannung von dem Flip- Flop 446 befähigt ist.
  • Zu Beschreigungszwecken sei angenommen, daß die in die Verriegelungen 436 und 438 gemäß Figur 4 geladenen Werte nicht die volle Ausdehnung der Ost/West-Abtastung des Laserstrahls darstellen, die durch den Spiegel 416 erzeugt ist, sondern nur denjenigen Teil der Abtastung, während dessen der Laserstrahl durch den Modulator 412 durchgelassen wird. Somit wird die Abtastung (d. h. Bewegung des Spiegeis 416) begonnen, bevor der Strahl einschaltet, und sie setzt sich fort, nachdem der Strahl ausschaltet. Auf diese Weise kann der Laserstrahl dazu gebracht werden, nur den am stärksten linearen Teil von jeder Überstreichung des Galvanometer 415 abzutasten, um eine gleichförmige Abtragung über die Abtastfläche der dielektrischen Polymerschicht zu erzielen. Weiterhin kann der Strahl somit so gesteuert werden, daß er nur durch den mittelsten Teil der Linse 418 hindurchtritt, um sicherzustellen, daß die durch die Linse herbeigeführte Strahlverzerrung minimiert ist. Der XY Tisch wird in der südlichen Richtung während des Rückführungsabschnittes der in Figur 1A gezeigten Spannungskurve inkrementiert. Der gesamte Prozeß ist etwas analog zu der Fernseh-Rasterabtastung, wobei eine größere Ausnahme darin besteht, daß die inkrementale Bewegung in jeder der beiden Richtungen auf der Y-Achse erfolgt, in Abhängigkeit von dem abgetesteten "Halbbild".
  • Des alternative Abtastmuster, das in Figur 1B gezeigt ist, wird durch eine Modifikation der Schaltungsanordnung gemäß Figur 6 erzeugt. In diesem Fall ist der Zähler 510 ein Auf/Ab-Zähler, und die Dekodierlogik 518 detektiert sowohl einen vorbestimmten Zählwert als auch einen Null-Zählwert. Das Ergebnis von jedem detektierten Zählwert setzt den Zähler 510 nicht zurück, sondern steuert die Zählrichtung des Zählers. Dementsprechend bringen in Gegenwart eines Signals von dem Regler 430 Taktpulse, die über das AND Getter 512 zugeführt werden, den Zähler 510 dazu, kontinuierlich zwischen einem Null-Zählwert und einem vorbestimmten Zählwert aufwärts und abwärts zu zählen, und der Ausgangswert des Zählers 510 wird den Komparatoren 442 und 444 und dem D/A-Wandler 448 zugeführt. Da der Laserstrahl nun Ost/West-Abtastungen durchläuft, ist die von dem D/A- Wandler 448 ausgegebene Spannungskurve nun eine im allgemeinen dreieckige Welle, wie es für die Ost/West-Abtastungen in Figur 5 angegeben ist, statt einer Sägezahnwelle, wie es für die östlichen Abtastungen in Figur 5 angegeben ist; das heißt, das den Galvanometer-Spiegel steuernde Signal steigt in zwei Richtungen rampenförmig an, statt in nur einer. Zusätzlich muß der PC Regler 430 Daten an die Ein- und Aus-Verriegelungen 436 und 438 liefern um mit jeder Ost- oder West-Richtung der Abtastung übereinzustimmen.

Claims (15)

1. Verfahren zum Erzeugen vom Durchgangslöchern in einer dielektrischen Polymerschicht, enthaltend die Schritte:
Abtasten ohne Maskierem einer ersten vorbestimmten Fläche der dielektrisohen Polymerschicht (202, 330, 420) mit einem Laserstrahl (200) in einem vorbestimmten Muster bei einem ausreichendem Energiepegel und Geschwindigkeit, um ein kleines Volumen des Polymer-Dielektrikums bis zu einem Verdampfungspunkt während einer vorbestimmten Laserstrahl-Verweilzeit zu erhitzen, wobei das Volumen des Produkt der Fleckfläche maximaler Energie des Laserstrahls und der Tiere eines Oberflächenschichtabschnittes der dielektrischen Polymerschicht ist, und
Wiederholen der Abtastung der Fläche für eine ausreiohende Anzehl von Malen, um einen ersten gewünschten Betrag der dielektrischen Polymerschicht aus der vorbestimmten Fläche zu ätzen.
2. Verfahren nach Anspruch 1, ferner die Schritte enthaltend:
Repositionieren der dielektrischen Polymerschicht (202) relativ zu dem Laserstrahl (200), so daß der Strahl eine zusätzliche vorbestimmte Fläche der dielektrischen Polymerschicht in einem vorbestimmtem Muster und bei dem Enarglepegel und der Geschwindigkeit abtastet, und
Wiederholen der Abtastung der zusätzlichen vorbestimmten Fläche für eine ausreichende Anzahl von Malen, um einen gewünschten Betrag des Polymer-Dielektrikums aus der zusätzlichem vorbestimmtem Fläche zu ätzen.
3. Verfahren nach Anspruch 2, wobei die dielektrische Polymerschicht auf einem Präzisions-Positioniertisch (422) angeordnet und das Repositionierem durch Bewegen des Tisches ausgeführt wird.
4. Verfahren nach Anspruch 1, ferner die Schritte enthaltend:
Abtasten einer zweiten vorbestimmten Fläche der dielektrischen Polymerschicht mit dem Laserstrahl in einem vorbestimmten Muster bei dem Energiepegel und der Geschwindigkeit, wobei sich die zweite vorbestimmte Fläche vollständig innerhalb der ersten vorbestimmten Fläche befindet, und
Wiederholen der Abtastung der zweiten vorbestimmten Fläche für eine ausreichende Anzehl von Malen, um einen zweiten gewünschten Betrag des Polymer-Dielektrikums aus der zweiten vorbestimmten Fläche zu ätzen.
5. Verfahren nach Anspruch 2, 3 oder 4, wobei die Anzahl der Abtast-Wiederholungen für beide vorbestimmten Flächen die gleiche ist.
6. Verfahren nach einem der vorstehenden Ansprüche, wobei die dielektrisohe Polymerschicht auf einem Präzisions-Positioniertisch (422) angeordnet und das Abtasten einer vorbestimmten Fläche dadurch ausgeführt wird, daß der Strahl entlang der X-Achse von einem Satz vom kerthesischen Koordinaten abgelenkt und der Tisch entlang der Y-Achse des Koordinatensetzes bewegt wird.
7. Verfahren nach einem der vorstehenden Ansprüche, wobei das Abtasten einer vorbestimmten Fläche dadurch ausgeführt wird, deß der Brennpunkt (120) des Laserstrahls von dem einen Rand des vorbestimmten Musters für diese Fläche über die Oberfläche der dielektrischen Polymerschicht zu dem gegenüberliegenden Rand des vorbestimmten Musters in einer Reihe von parallelen Abtastlinlen (100, 102, 104, 106, 108, 110, 112) alle in der gleichen Richtung bewegt wird, wobei der Bremnpunkt auf dem einen Rand des vorbestimmtem Musters in einem vorbestimmten Abstand von der unmittelbar vorhergehenden Abtastlinie in einer Richtung senkrecht zu den Abtastlinien fällt, nachdem jede Linie abgetastet worden ist.
8. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Abtastung einer vorbestimmten Fläche dadurch ausgeführt wird, daß der Brennpunkt (150) des Laserstrahls von dem einen Rand des vorbestimmten Musters für diese Fläche über die Oberfläche der dielektrischen Polymerschicht zu dem gegenüberliegenden Rand des vorbestimmten Musters in einer Reihe von parallelen Abtastlinien (130, 132, 134, 136, 138, 140, 142) im abwechselnden Richtungen bewegt wird, wobei der Brenmpunkt in einem vorbestimmten Abstand von der unmittelbar vorhergehenden Abtastlinie entlang jedem Rand des vorbestimmten Musters bewegt wird, nachdem jede Linie abgetastet worden ist.
9. Verfahren nach einem der vorstehenden Ansprüche, wobei der Laserstrahl durch einen Hochenergie-Dauerstrich-Laser (410) erzeugt wird.
10. Verfahren nach Anspruch 9, wobei der Laserstrahl während jedes vorbestimmten Abtastmusters durch einen Laserstrahlmodulator (412) moduliert und durch einen Laserstrahldeflektor (416) abgelenkt wird.
11. Verfahren nach Anspruch 9 oder 10, wobei der Laser einen Argon Ionen-Laser aufweist.
12. Verfahren nach Anspruch 9 oder 13, wobei der Laserstrahl bei einer Wellenlänge von 351 Nanometer erzeugt wird.
13. Verfahren nach einem der vorstehenden Ansprüche, wobei ferner ein Plasmaätzen der dielektrischen Polymerschicht ausgeführt wird, um irgendwelche restlichen Partikelchen aus einer darunterliegenden Metallschicht (204) zu beseitigen und die Oberfläche der dielektrischen Polymerschicht zu reinigen und aufzurauhen, um die Anhaftung einer nachfolgenden Metellisierung zu verbessern.
14. Verfahren nach Anspruch 13, wobei das Plasmaätzen in einer Atmosphäre, die etwa 80 Prozent Sauerstoff und 20 Prozent CF&sub4; enthält, und bei einer Temperatur von 110ºC ausgeführt wird.
15. Verfahren nach einem der vorstehenden Ansprüche, wobei der Laserstrahl auf einen Fleck mit einem Durchmesser von etwa 3 Mikrometer (Micron) auf der vorbestimmten Fläche der dielektrischen Polymerschicht fokussiert wird.
DE69004467T 1989-02-14 1990-02-13 Verfahren zum Herstellen von Verbindungslöchern in Polymer-Werkstoffen. Expired - Fee Related DE69004467T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/310,149 US4894115A (en) 1989-02-14 1989-02-14 Laser beam scanning method for forming via holes in polymer materials

Publications (2)

Publication Number Publication Date
DE69004467D1 DE69004467D1 (de) 1993-12-16
DE69004467T2 true DE69004467T2 (de) 1994-06-09

Family

ID=23201205

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69004467T Expired - Fee Related DE69004467T2 (de) 1989-02-14 1990-02-13 Verfahren zum Herstellen von Verbindungslöchern in Polymer-Werkstoffen.

Country Status (4)

Country Link
US (1) US4894115A (de)
EP (1) EP0388009B1 (de)
JP (1) JP3398376B2 (de)
DE (1) DE69004467T2 (de)

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2676112B2 (ja) * 1989-05-01 1997-11-12 イビデン株式会社 電子部品搭載用基板の製造方法
US4959119A (en) * 1989-11-29 1990-09-25 E. I. Du Pont De Nemours And Company Method for forming through holes in a polyimide substrate
US5066357A (en) * 1990-01-11 1991-11-19 Hewlett-Packard Company Method for making flexible circuit card with laser-contoured vias and machined capacitors
FR2657219B1 (fr) * 1990-01-11 1994-02-18 Gim Industrie Sa Procede de fabrication de circuits imprimes souples, circuit imprime fabrique par ce procede, et dispositif pour la mise en óoeuvre de ce procede.
US5146303A (en) * 1990-04-05 1992-09-08 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
US5157255A (en) * 1990-04-05 1992-10-20 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
US5351001A (en) * 1990-04-05 1994-09-27 General Electric Company Microwave component test method and apparatus
US5061827A (en) * 1990-06-27 1991-10-29 Amp Incorporated Termination of a small coaxial cable
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
US5211805A (en) * 1990-12-19 1993-05-18 Rangaswamy Srinivasan Cutting of organic solids by continuous wave ultraviolet irradiation
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5257178A (en) * 1991-12-19 1993-10-26 General Electric Company Method of optimally operating a computer numerical control milling machine to mill optimal high density interconnect substrates
US5232549A (en) * 1992-04-14 1993-08-03 Micron Technology, Inc. Spacers for field emission display fabricated via self-aligned high energy ablation
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US6274391B1 (en) 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
US5401687A (en) * 1993-04-15 1995-03-28 Martin Marietta Corporation Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures
JP3211525B2 (ja) * 1993-04-22 2001-09-25 オムロン株式会社 薄材メッシュ、その製造方法及びその製造装置
US5381445A (en) * 1993-05-03 1995-01-10 General Electric Company Munitions cartridge transmitter
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5518956A (en) * 1993-09-02 1996-05-21 General Electric Company Method of isolating vertical shorts in an electronic array using laser ablation
US5492586A (en) 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5658474A (en) * 1994-12-16 1997-08-19 Alza Corporation Method and apparatus for forming dispenser delivery ports
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US5544775A (en) * 1994-12-22 1996-08-13 International Business Machines Corporation Laser machined slider
US5569399A (en) * 1995-01-20 1996-10-29 General Electric Company Lasing medium surface modification
US5567329A (en) * 1995-01-27 1996-10-22 Martin Marietta Corporation Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby
US5843363A (en) * 1995-03-31 1998-12-01 Siemens Aktiengesellschaft Ablation patterning of multi-layered structures
US5811019A (en) * 1995-03-31 1998-09-22 Sony Corporation Method for forming a hole and method for forming nozzle in orifice plate of printing head
JP4180654B2 (ja) * 1995-04-26 2008-11-12 スリーエム カンパニー ステップアンドリピート露光の方法および装置
US5844810A (en) * 1995-05-30 1998-12-01 General Electric Company Scaled adaptive lithography
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US6183064B1 (en) 1995-08-28 2001-02-06 Lexmark International, Inc. Method for singulating and attaching nozzle plates to printheads
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5736448A (en) 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US5672546A (en) * 1995-12-04 1997-09-30 General Electric Company Semiconductor interconnect method and structure for high temperature applications
US5914508A (en) * 1995-12-21 1999-06-22 The Whitaker Corporation Two layer hermetic-like coating process for on-wafer encapsulation of GaAs MMIC's
US6137125A (en) * 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
US5888837A (en) * 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method
US5609779A (en) * 1996-05-15 1997-03-11 General Electric Company Laser drilling of non-circular apertures
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3067641B2 (ja) * 1996-05-31 2000-07-17 日本電気株式会社 誘電体膜の製造方法
ATE193966T1 (de) * 1996-09-30 2000-06-15 Siemens Sa Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US5910255A (en) * 1996-11-08 1999-06-08 W. L. Gore & Associates, Inc. Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6229203B1 (en) 1997-03-12 2001-05-08 General Electric Company Semiconductor interconnect structure for high temperature applications
US6158843A (en) * 1997-03-28 2000-12-12 Lexmark International, Inc. Ink jet printer nozzle plates with ink filtering projections
US5886401A (en) * 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
US6054235A (en) * 1997-09-08 2000-04-25 Photon Dynamics, Inc. Color filter repair method
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
JPH11345880A (ja) 1998-06-01 1999-12-14 Fujitsu Ltd 半導体装置及びその製造方法
US6057180A (en) * 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
GB9812725D0 (en) * 1998-06-13 1998-08-12 Exitech Ltd The use of material dopants for improving performance of machines to laser drill microvia holes in printed circuit boards and other electrical packages
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6187652B1 (en) 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
US6188301B1 (en) 1998-11-13 2001-02-13 General Electric Company Switching structure and method of fabrication
US6354516B1 (en) 1999-11-02 2002-03-12 Aradigm Corporation Pore structures for reduced pressure aerosolization
US7649153B2 (en) * 1998-12-11 2010-01-19 International Business Machines Corporation Method for minimizing sample damage during the ablation of material using a focused ultrashort pulsed laser beam
US6333485B1 (en) * 1998-12-11 2001-12-25 International Business Machines Corporation Method for minimizing sample damage during the ablation of material using a focused ultrashort pulsed beam
US6080959A (en) * 1999-03-12 2000-06-27 Lexmark International, Inc. System and method for feature compensation of an ablated inkjet nozzle plate
US6272271B1 (en) 1999-04-29 2001-08-07 General Electric Company Alignment of optical interfaces for data communication
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
DE60032003T2 (de) 1999-09-15 2007-06-06 Aradigm Corp., Hayward Porenstrukturen zur niederdruckaerosolisierung
EP1259103B1 (de) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
US6283584B1 (en) 2000-04-18 2001-09-04 Lexmark International, Inc. Ink jet flow distribution system for ink jet printer
FR2811316B1 (fr) * 2000-07-06 2003-01-10 Saint Gobain Substrat texture transparent et procedes pour l'obtenir
US6624383B1 (en) 2000-08-30 2003-09-23 Parker-Hannifin Corporation Using laser etching to improve surface contact resistance of conductive fiber filler polymer composites
EP1321980A4 (de) * 2000-09-25 2007-04-04 Ibiden Co Ltd Halbleiterelement, verfahren zur herstellung des halbleiterelements, mehrschichtige leiterplatte und verfahren zur herstellung der mehrschichtigen leiterplatte
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
CA2381028A1 (en) * 2001-04-09 2002-10-09 Marc Nantel Photo processing of materials
SE521028C2 (sv) * 2001-05-14 2003-09-23 Metfoils Ab Förfarande för laserborrning i material använda vid framställning av tryckta kretsar
US6538230B2 (en) 2001-05-17 2003-03-25 Preco Laser Systems, Llc Method and apparatus for improving laser hole resolution
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
CN1308113C (zh) * 2001-07-02 2007-04-04 维蒂克激光系统公司 在坚硬的非金属基底内烧蚀开口的方法和装置
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
JP2003151921A (ja) * 2001-11-09 2003-05-23 Sanyo Electric Co Ltd 化合物半導体とその製造方法
US6627844B2 (en) 2001-11-30 2003-09-30 Matsushita Electric Industrial Co., Ltd. Method of laser milling
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
GB2389554A (en) * 2002-06-12 2003-12-17 Alstom Machining apparatus and a method for machining
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
US20060108327A1 (en) * 2004-11-23 2006-05-25 Chng Kiong C Method of manufacturing a microstructure
KR100659579B1 (ko) * 2004-12-08 2006-12-20 한국전자통신연구원 발광 소자 및 발광 소자의 제조방법
JP4671844B2 (ja) * 2005-05-27 2011-04-20 株式会社日立産機システム ブロワ
GB0518843D0 (en) * 2005-09-15 2005-10-26 Plastic Logic Ltd A method of forming interconnects using a process of lower ablation
US8771805B2 (en) * 2005-11-10 2014-07-08 Second Sight Medical Products, Inc. Polymer layer comprising silicone and at least one metal trace and a process of manufacturing the same
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
JP2008159686A (ja) * 2006-12-21 2008-07-10 Nippon Mektron Ltd キャパシタを内蔵するプリント配線板の製造法
WO2008132913A1 (ja) * 2007-04-20 2008-11-06 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US20090028491A1 (en) * 2007-07-26 2009-01-29 General Electric Company Interconnect structure
US20090146295A1 (en) * 2007-12-11 2009-06-11 Hidefumi Narita Ceramic substrate having thermal via
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
FI123205B (fi) 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
DE102008058535A1 (de) * 2008-11-21 2010-05-27 Tesa Se Verfahren zur Materialbearbeitung mit energiereicher Strahlung
TWI523720B (zh) 2009-05-28 2016-03-01 伊雷克托科學工業股份有限公司 應用於雷射處理工件中的特徵的聲光偏轉器及相關雷射處理方法
DE102009026064A1 (de) * 2009-06-29 2010-12-30 Reis Gmbh & Co. Kg Maschinenfabrik Verfahren zum Freilegen eines elektrischen Kontakts
US20120228275A1 (en) 2009-06-29 2012-09-13 Reis Group Holding Gmbh & Co. Kg Method for exposing an electrical contact
DE102009044022A1 (de) * 2009-09-16 2011-03-24 Reis Gmbh & Co. Kg Maschinenfabrik Verfahren zum Reparieren eines elektrischen Kontakts
JP5620669B2 (ja) * 2009-10-26 2014-11-05 東芝機械株式会社 レーザダイシング方法およびレーザダイシング装置
TWI393508B (zh) * 2009-12-17 2013-04-11 Unimicron Technology Corp 線路板及其製程
US9435035B2 (en) 2010-01-15 2016-09-06 Byd Company Limited Metalized plastic articles and methods thereof
JP5452247B2 (ja) * 2010-01-21 2014-03-26 東芝機械株式会社 レーザダイシング装置
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US9754835B2 (en) 2010-02-16 2017-09-05 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US10373870B2 (en) 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
CN102071424B (zh) * 2010-02-26 2012-05-09 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
CA2804419C (en) 2010-07-07 2015-03-10 Electricite De France Sealing device for connecting two pipes
CN102071411B (zh) * 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
CN110039173B (zh) * 2010-10-22 2021-03-23 伊雷克托科学工业股份有限公司 用于光束抖动和刮削的镭射加工系统和方法
US20120132629A1 (en) * 2010-11-30 2012-05-31 Electro Scientific Industries, Inc. Method and apparatus for reducing taper of laser scribes
JP5140198B1 (ja) 2011-07-27 2013-02-06 東芝機械株式会社 レーザダイシング方法
WO2013027409A1 (ja) * 2011-08-23 2013-02-28 パナソニック株式会社 配線基板及びこれを用いた高周波モジュール
US20150056743A1 (en) * 2012-03-12 2015-02-26 Mitsubishi Electric Corporation Manufacturing method of solar cell
JP2014011358A (ja) 2012-06-29 2014-01-20 Toshiba Mach Co Ltd レーザダイシング方法
KR101213958B1 (ko) * 2012-10-12 2012-12-20 주식회사 엘티에스 레이저를 이용한 내장형 안테나 제조방법
KR102070279B1 (ko) * 2013-04-26 2020-01-28 엘지전자 주식회사 이동 단말기 및 이에 구비되는 케이스의 제조 방법
US20150059411A1 (en) * 2013-08-29 2015-03-05 Corning Incorporated Method of separating a glass sheet from a carrier
US9919502B2 (en) 2014-04-23 2018-03-20 Schaublin Sa Method and apparatus for preparing a surface for bonding a material thereto
CN103978314A (zh) * 2014-05-20 2014-08-13 西安交通大学 一种基于皮秒激光辅助加工的气膜冷却孔制备工艺
JP7471861B2 (ja) * 2020-02-27 2024-04-22 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1583192A (en) * 1978-04-26 1981-01-21 Atomic Energy Authority Uk Processing of printed circuit boards
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4504727A (en) * 1982-12-30 1985-03-12 International Business Machines Corporation Laser drilling system utilizing photoacoustic feedback
US4617085A (en) * 1985-09-03 1986-10-14 General Electric Company Process for removing organic material in a patterned manner from an organic film
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US4764485A (en) * 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
US4780177A (en) * 1988-02-05 1988-10-25 General Electric Company Excimer laser patterning of a novel resist

Also Published As

Publication number Publication date
US4894115A (en) 1990-01-16
DE69004467D1 (de) 1993-12-16
JP3398376B2 (ja) 2003-04-21
JPH02297932A (ja) 1990-12-10
EP0388009B1 (de) 1993-11-10
EP0388009A1 (de) 1990-09-19

Similar Documents

Publication Publication Date Title
DE69004467T2 (de) Verfahren zum Herstellen von Verbindungslöchern in Polymer-Werkstoffen.
DE69125333T2 (de) Herstellen von Metallmustern auf einem Substrat
DE69012517T2 (de) Verfahren zur Bildung von Durchgangslöchern in einer Polyimid-Unterlage.
DE3826046C2 (de)
EP0679052B1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
DE4229399C2 (de) Verfahren und Vorrichtung zum Herstellen einer Funktionsstruktur eines Halbleiterbauelements
DE3787440T2 (de) Verfahren und Vorrichtung um eine Linie auf einem strukturierten Substrat zu schreiben.
DE69306178T2 (de) Ablatives Verfahren für die Leiterplattentechnologie
DE19808345A1 (de) Verfahren und Vorrichtung zum Bilden eines Durchgangsloches in einer Keramikgrünschicht
DE3689659T2 (de) Bildaufzeichnungsverfahren für gedruckte schaltungen.
DE4429522A1 (de) Verfahren zur Herstellung von Leiterplatten
DE69030215T2 (de) Lithographisches Laserabtastverfahren für die Herstellung elektronischer und ähnlicher Komponenten
DE2811553A1 (de) Vielfachelektronenstrahlenbuendel- expositionssystem
DE2659247A1 (de) Elektronenstrahlenbuendel benutzendes, lithografisches system
WO2003094584A1 (de) Verfahren zur erzeugung einer grabenstruktur in einem polymer-substrat
DE69424393T2 (de) Verfahren zur Bildung von Kontaktbohrungen in einer isolierenden Membran und Verfahren zum Schneiden der Membran
DE2423670A1 (de) Verfahren zur herstellung eines feldeffekttransistors
EP3197249A1 (de) Direktbelichtungseinrichtung zur direktbelichtung von lötstopplacken in 2-dimensionaler, kurzzeittemperierter umgebung
DE112009003752B4 (de) Verfahren zur Herstellung einer Fotovoltaikvorrichtung
DE4035080A1 (de) Verfahren und einrichtung zur herstellung von partiellen metallischen schichten
DE4103834C2 (de)
DE1919144A1 (de) Mikrominiaturisierte elektronische Schaltung und Verfahren zu ihrer Herstellung
DE2752378C2 (de)
DE3751551T2 (de) Lithographisches Verfahren unter Anwendung von Laser zur Herstellung von elektronischen Elementen und ähnlichen.
DE69008459T2 (de) Verfahren zur Herstellung eines Substrates für Dickschichtschaltkreise.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LOCKHEED MARTIN CORP., BETHESDA, MD., US

8339 Ceased/non-payment of the annual fee