JP2008159686A - キャパシタを内蔵するプリント配線板の製造法 - Google Patents
キャパシタを内蔵するプリント配線板の製造法 Download PDFInfo
- Publication number
- JP2008159686A JP2008159686A JP2006344494A JP2006344494A JP2008159686A JP 2008159686 A JP2008159686 A JP 2008159686A JP 2006344494 A JP2006344494 A JP 2006344494A JP 2006344494 A JP2006344494 A JP 2006344494A JP 2008159686 A JP2008159686 A JP 2008159686A
- Authority
- JP
- Japan
- Prior art keywords
- base material
- insulating base
- wiring board
- metal foil
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/01—Form of self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【課題】高周波用小型キャパシタとデカップリングキャパシタおよびEMI用フィルタキャパシタとを高精度に形成したキャパシタ内蔵配線板の製造方法を提供する。
【解決手段】第1および第2の金属箔2,3を有する絶縁ベース材1の第1の金属箔2にメタルマスク7となる開口を設け、メタルマスク7を用い開口部6に露出した絶縁ベース材1を周縁部から中央部に向けて連続した斜面となるように、かつメタルマスク7よりも小さな径で、第2の金属箔3が露出する迄除去し、次いでメタルマスク7より小さく、絶縁ベース材1より露出した第2の金属箔3よりも大きな面積で絶縁ベース材1より露出した第2の金属箔3を覆うように、誘電体層10を印刷法で形成し、誘電体層10の上に導体層11を形成し、導体層11を第1の電極とし、第2の金属箔3のうち、誘電体層に接する面を第2の電極とすることを特徴とする。
【選択図】図1
【解決手段】第1および第2の金属箔2,3を有する絶縁ベース材1の第1の金属箔2にメタルマスク7となる開口を設け、メタルマスク7を用い開口部6に露出した絶縁ベース材1を周縁部から中央部に向けて連続した斜面となるように、かつメタルマスク7よりも小さな径で、第2の金属箔3が露出する迄除去し、次いでメタルマスク7より小さく、絶縁ベース材1より露出した第2の金属箔3よりも大きな面積で絶縁ベース材1より露出した第2の金属箔3を覆うように、誘電体層10を印刷法で形成し、誘電体層10の上に導体層11を形成し、導体層11を第1の電極とし、第2の金属箔3のうち、誘電体層に接する面を第2の電極とすることを特徴とする。
【選択図】図1
Description
本発明はプリント配線板の構造及び製造方法に関し、特にキャパシタ構造を内蔵するプリント配線板の製造方法に関する。
近年、プリント配線板は軽量化が要求され、かつ、小型・多ピン化されたBGA(ボール・グリッド・アレイ)やPGA(ピン・グリッド・アレイ)、CSP(チップ・サイズ・パッケージ)等を搭載するため、配線の微細化及び高密度化が要求されている。
しかし、配線の高密度化が進むにつれて、各配線パターンが互いに近接しているために、配線間でクロストークノイズが生じたり、また電源ラインやグラウンドライン等の電位が変動したりする等の問題が起こり得る。
特に、高速のスイッチング動作が要求される半導体素子や電子部品等を搭載する場合は、周波数の上昇に伴いクロストークノイズが発生し易くなり、またスイッチング素子が高速にオン/オフすることでスイッチングノイズが発生し、これによって電源ライン等の電位が変動し易くなる。これは、搭載する半導体素子等の動作信頼性の低下に繋がり、好ましくない。
そこで、電源電圧を安定化させ、且つスイッチングノイズ等を低減させる目的で、従来から、半導体素子を搭載した半導体パッケージにチップキャパシタ等の容量素子を付設して、電源ライン等を「デカップリング」することが行われている。
典型的な手法としては、半導体パッケージの半導体素子等が搭載される側と同じ面又はその反対側の面に、チップキャパシタをはんだ付け等により表面実装する方法がある。加えて、信号伝達の高速化の影響を受け、ノイズ対策であるEMI用フィルタキャパシタも多く使われるようになっている。
また高機能化、高速化が求められる携帯電話などのモバイル機器の実装に許される機器内の空間あるいは配線板上の面積は、益々小さくなっている。たとえば、小型化が進んでいる携帯電話向けの電子部品の一つとしてキャパシタが挙げられる。携帯電話向けの代表的な小型キャパシタには、0402(サイズ:長さ0.4mm×幅0.2mm×高さ0.2mm)、0603(サイズ:長さ0.6mm×幅0.3mm×高さ0.3mm)等がある。
従来技術の問題点としては、上記以下の大きさへの小型化は部品製造および実装が困難なこと、また携帯電話1台につきキャパシタが250個程度搭載されていることから、部品コストおよび実装コストがかかることが挙げられる。
このことから、新しい実装形態として部品を配線板に内蔵することにより、新たな実装エリアや空間を確保し三次元的な実装を可能にする部品内蔵配線板が開発されている。これまでにも、部品内蔵プリント配線板としては、抵抗、キャパシタ、インダクタンスなどの受動素子をガラスエポキシ樹脂やセラミックスなどの基材または配線板に内蔵する技術開発が行われ、一部実用化されている。
また、特許文献1(4頁、段落0031)や特許文献2(5頁、段落0031)に記載のキャパシタ内蔵配線板は、誘電体に電着によるポリイミド等の樹脂を用いている。ポリイミドの比誘電率は約3.3であることから、高周波用小型キャパシタの静電容量0.1−1pF程度を高密度に作り込むことは可能である。
しかし、工程が煩雑であり、またデカップリングキャパシタに必要な0.005−0.1μF程度の容量を得るためには大面積を必要とするので、高密度化には適さない。さらに多層配線板においては、電着リードが必要なことから誘電体を形成できる場所が限定されてしまうという設計上の制約がある。
また、特許文献3(2頁、段落0008)に記載されているキャパシタ内蔵配線板は、誘電体を孔に充填していることから電極間距離が大きくなり、容量を増大させるには大面積を必要とし、高密度化には適さない。
そこで、これらの課題を解決するために、0.1−1pF程度の高周波用小型キャパシタと0.005−0.1μF程度のデカップリングキャパシタおよびEMI用フィルタキャパシタとを同時に高密度に内蔵する配線板を製造する方法が、本願出願人により出願されている(特願2006−133346号(以下、先願という。))。しかし、EMI用フィルタキャパシタは高精度な容量のものを作り込む必要があり、上記先願の内容では必ずしも十分ではない。
図2は、上記先願のキャパシタ内蔵配線板の製造方法を示す断面工程であって、先ず、図2(1)に示すように、ポリイミド等の可撓性絶縁ベース材21の両面に銅箔等の第1の導体層22、第2の導体層23を有する、所謂、両面銅張積層板24を用意し、第1の導体層22の所要位置に、通常のフォトファブリケーション手法によるエッチング手法を用いて、孔や溝を形成する部位に開口を有するメタルマスクを形成するためのレジスト層25を形成する。この工程は、ドライフィルムレジスト等をラミネーター等により張り合わせることが好ましい。尚、ベース材には、25μm厚のポリイミドを用いた。
次に図2(2)に示すように、レジスト層25を用い、通常のフォトファブリケーション手法によるエッチング手法を用いて、孔や溝を形成する部位に開口26を有するメタルマスク27を形成する。
次いで図2(3)に示すように、開口26により露出された可撓性絶縁ベース材21に対しキャパシタを形成するための孔28と、ビアホールを形成するための孔29をレーザー加工手法、プラズマエッチング手法、樹脂エッチング手法等を単独でまたは組み合わせることによりエッチング除去し、他方面の導体層23に達する有底のキャパシタを形成するための孔28と、ビアホールを形成するための孔29を形成する。
ここでは、様々な形状の孔を同時に形成し、尚且つ孔の壁面に45°以下のテーパーを付けるために薬液処理による樹脂エッチング手法にて形成した。この場合、ポリイミドフィルムの種類によって、樹脂エッチング速度が異なることから、可撓性絶縁ベース材21の種類としては、ピロメリット酸二無水物と芳香族ジアミンとの重縮合により得られるポリイミドフィルム(例えば、米国デュポン社製のカプトン、鐘淵化学株式会社のアピカル)あるいはこれに類する構造の熱可塑性ポリイミド等が好適である。
また、孔の壁面を45°以下のテーパー状に加工する理由としては、次工程の誘電体を塗布する際に、ペーストをテーパー状の壁面にまで到達させることで、キャパシタ構造部におけるショートを確実に防止するためである。ベース材には、25μm厚のポリイミドを用いていることから孔の壁面を45°以下のテーパー状にすることで、誘電体を塗布する際の位置ずれ許容量は±10μmであることから、インクジェット工法で十分対応することができる。ここでは、上孔径と下孔径との差を40μmと設計した。
続いて図2(4)に示すように、誘電体30を孔28により露出した第2の導体層上にインクジェット工法を用いて塗布し、熱硬化させる。ここでは、キャパシタ構造部におけるショートを防止するために、第2の導体層3上に隙間なく誘電体を描画することが必要である。そこで図2(4)に示すように、可撓性絶縁ベース材21に形成された孔の壁面まで到達させるよう誘電体を描画した。
またデカップリングキャパシタは、本発明の方式では100mm2程度の面積を必要とすることから、底面はスクリーン印刷を用い、壁面部はインクジェット工法を用いることも有効である。
誘電体に電着ポリイミドを用いる場合には、ポリイミドを析出させない部分をマスクテープ等で保護しなければならない。しかし、高誘電ペーストを用いれば、インクジェット工法やスクリーン印刷により任意の場所にのみ塗布することができるから、工程の簡略化を図ることができると共に、誘電体の比誘電率や膜厚ならびに塗布面積を変える事で任意の静電容量を得ることができる。
またインクジェット用のインクは、スクリーン印刷用ペーストに比べ溶剤分が多いため熱硬化後の膜減りも多い。このことから、同じ誘電率のインクを用いてもスクリーン印刷で形成した誘電体に比べインクジェットで形成した誘電体が薄くなり、高容量のキャパシタを形成することができる。
インクジェット工法での誘電体描画の際に、1度の描画では表面に1.5μm程度の凹凸ができるが、3度の描画では膜厚3.5μm程度で表面の凹凸は0.2μm程度まで小さくなる。ここでは、ピンホールによるショートを確実に防止するために5度の描画で5μmの膜厚を形成した。
この後図2(5)に示すように、第1の導体層22ならびに孔28により露出した第2の導体層23上に塗布した誘電体30、ならびに孔28の壁面および孔29により露出した第2の導体層23の上と孔29の壁面に対して導電化処理を行い、めっき皮膜31を形成する。
そして図2(6)に示すように、第1の導体層22、第2の導体層23ならびにめっき皮膜31に対してフォトファブリケーション手法によるエッチング手法を用いて、回路パターン32,33を形成することで、キャパシタ構造を内蔵する両面可撓性配線板34を得る。
特開2004−235490号公報
特開2004−39908号公報
特開2003−304060号公報
上述のことから、0.1−1pF程度の高周波用小型キャパシタと、0.005−0.1μF程度のデカップリングキャパシタおよびEMI用フィルタキャパシタとを、同時に高密度に内蔵した配線板を製造するための方法が要望されている。
静電容量を増大させるためには、両電極間の間隔を狭くすること、すなわち誘電体を薄くすることが重要である。また、誘電体の比誘電率は、大きい方が少ない面積で静電容量を大きくすることができる。そして、従来の技術では、小容量キャパシタおよび大容量キャパシタを同じ手法で高精度に製作することができない。
本発明は上述の点を考慮してなされたもので、高周波用小型キャパシタとデカップリングキャパシタおよびEMI用フィルタキャパシタとを同じ手法で形成し得る、キャパシタを内蔵したプリント配線板の製造方法を提供することを目的とする。
上記目的達成のため、本願発明は、
各面に第1および第2の金属箔を各別に有する絶縁ベース材を用意する第1の工程と、
前記第1の金属箔にメタルマスクとなる開口を設ける第2の工程と、
前記メタルマスクを用い、前記メタルマスクの開口部に露出した前記絶縁ベース材を、前記メタルマスクの周縁部から中央部に向けて連続した斜面となるように除去する第3の工程と、
斜面が形成された前記絶縁ベース材に対し、前記メタルマスクよりも小さな径で、前記第2の金属箔が露出するまで前記絶縁ベース材を除去する第4の工程と、
前記メタルマスクよりも小さく、前記絶縁ベース材より露出した前記第2の金属箔よりも大きな面積で前記絶縁ベース材より露出した前記第2の金属箔を覆うように、誘電体層を印刷法で形成する第5の工程と、
前記誘電体層の上に導体層を形成し、前記導体層を第1の電極とし、前記第2の金属箔のうち、前記誘電体層に接する面を第2の電極とする第6の工程と
をそなえるキャパシタを内蔵したプリント配線板の製造方法、
を提供する。
各面に第1および第2の金属箔を各別に有する絶縁ベース材を用意する第1の工程と、
前記第1の金属箔にメタルマスクとなる開口を設ける第2の工程と、
前記メタルマスクを用い、前記メタルマスクの開口部に露出した前記絶縁ベース材を、前記メタルマスクの周縁部から中央部に向けて連続した斜面となるように除去する第3の工程と、
斜面が形成された前記絶縁ベース材に対し、前記メタルマスクよりも小さな径で、前記第2の金属箔が露出するまで前記絶縁ベース材を除去する第4の工程と、
前記メタルマスクよりも小さく、前記絶縁ベース材より露出した前記第2の金属箔よりも大きな面積で前記絶縁ベース材より露出した前記第2の金属箔を覆うように、誘電体層を印刷法で形成する第5の工程と、
前記誘電体層の上に導体層を形成し、前記導体層を第1の電極とし、前記第2の金属箔のうち、前記誘電体層に接する面を第2の電極とする第6の工程と
をそなえるキャパシタを内蔵したプリント配線板の製造方法、
を提供する。
これらの特徴により、本発明は次のような効果を奏する。
本発明によれば、絶縁ベース材を除去し孔底の残膜をレーザーで除去することで壁面に段差を形成し、塗布する誘電体層を孔の壁面の段差にまで到達させることで、キャパシタの電極面積を高精度に規定でき、尚且つキャパシタ構造部におけるショートをより確実に防止することができる。またインクジェット工法もしくはスクリーン印刷等の印刷法を用い誘電体層を孔底に形成することから、任意の場所に様々な容量のキャパシタを小面積で形成することができる。
この結果、0.1−1pF程度の高周波用小型キャパシタと0.005−0.1μF程度のデカップリングキャパシタおよびEMI用フィルタキャパシタとを、同じ手法で高精度に内蔵したプリント配線板を安価に安定的に製造することが可能となる。
以下、図示の実施例を参照しながら本発明をさらに説明する。
図1は、本発明の一実施例におけるキャパシタ構造を内蔵するプリント配線板の製造方法を示す断面工程図である。この方法では、先ず、図1(1)に示すように、ポリイミド等の可撓性絶縁ベース材1の両面に、銅箔等の第1の金属箔2、第2の金属箔3を有する、所謂、両面銅張積層板4を用意し、第1の金属箔2の所要位置に通常のフォトファブリケーション手法によるエッチング手法を用いて、孔を形成する部位に開口を有するメタルマスクを形成するためのレジスト層5を形成する。
この工程は、ドライフィルムレジスト等を、ラミネーター等を用いて張り合わせることが好ましい。尚、ベース材には25μm厚のポリイミドを用いた。
次に図1(2)に示すように、レジスト層5を用い、通常のフォトファブリケーション手法によるエッチング手法を用いて、孔を形成する部位に開口6を有するメタルマスク7を形成する。
次いで図1(3)に示すように、開口6により露出された可撓性絶縁ベース材1にキャパシタを形成するための孔8と、ビアホールを形成するための孔9に対し、レーザー加工手法、プラズマエッチング手法、樹脂エッチング手法等を単独でまたは組み合わせて施すことにより薄膜化する。ここでは、薬液処理による樹脂エッチング手法を用いた。
この場合、ポリイミドフィルムの種類によって、樹脂エッチング速度が異なることから、可撓性絶縁ベース材1の種類としては、ピロメリット酸二無水物と芳香族ジアミンとの重縮合により得られるポリイミドフィルム(例えば、米国デュポン社製のカプトン、鐘淵化学株式会社のアピカル)、またはこれに類する構造のポリイミド等が好適である。
絶縁ベース材の除去量は、最薄部に5μm程度の厚みが残る状態が好適である。絶縁ベース材を薄くする理由は、次工程でのレーザー加工等にて絶縁ベース材を除去する際に少ないショット数で除去面積の精度を向上させるためと、孔の壁面に段差を形成する目的で、メタルマスクの周縁部から孔の中央部に向けて斜面を形成するためとである。
キャパシタの容量は、電極面積、電極間距離および電極間の比誘電率によって決定するが、ここで電極面積を高精度に規定することは容量精度向上に大きく寄与する。よって、EMI用のフィルタキャパシタのような1〜5%程度の容量公差が求められる用途に対しては、レーザー加工等により電極面積を規定し、高周波用小型キャパシタやデカップリングキャパシタ等の10〜20%程度の容量公差が求められる用途に対しては、薬液処理による樹脂エッチング手法等のみで、層間絶縁フィルムを除去してもよい。
続いて図1(4)に示すように、薄膜化した絶縁ベース材をレーザー加工等で除去し、他方面の金属箔3に達する有底のキャパシタを形成するための孔8と、ビアホールを形成するための孔9とを形成する。ここでは、メタルマスク径より80μm小さな径で薄膜化した絶縁ベース材をUV−YAGレーザーにて除去し、孔の壁面に段差を形成した。
メタルマスク径より小さな径で薄膜化した絶縁ベース材を除去する理由としては、次工程の誘電体を塗布する際に、誘電体を絶縁ベース材の壁面の段差にまで到達させることで、キャパシタ構造部におけるショートやリークを確実に防止するためである。
メタルマスク径より80μm小さな径で絶縁ベース材を除去すると、片側40μmのクリアランスが確保され、レーザー加工等の位置合わせ精度、およびインクジェット工法の位置合わせ精度を考慮しても十分対応することができる。
そして図1(5)に示すように、孔8により露出した第2の金属箔上に、誘電体層10をインクジェット工法を用いて塗布し、熱硬化させる。ここでは、キャパシタ構造部におけるショートを防止するために、第2の金属箔3の上に隙間なく誘電体層10を形成することが必要である。
そこで図1(5)に示すように、可撓性絶縁ベース材1に形成された孔の壁面の段差にまで到達させるように誘電体層10を形成した。また、デカップリングキャパシタは、本発明の方式では100mm2程度の面積を必要とすることから、底面はスクリーン印刷を用い、壁面部はインクジェット工法を用いることも有効である。
誘電体として電着ポリイミドを用いる場合には、ポリイミドを析出させない部分をマスクテープ等で保護しなければならないが、高誘電ペーストを用いればインクジェット工法やスクリーン印刷により任意の場所にのみ塗布することができる。したがって、工程の簡略化を図ることができると共に、誘電体の比誘電率や膜厚並び塗布面積を変えることで任意の静電容量を得ることができる。
また、インクジェット用のインクは、スクリーン印刷用ペーストに比べ溶剤分が多いため熱硬化後の膜減りも多い。このことから、同じ誘電率のインクを用いても、スクリーン印刷で形成した誘電体に比べインクジェットで形成した誘電体層がより薄くなることから、より高容量のキャパシタを形成することができる。
インクジェット工法での誘電体描画の際に、1度の描画では表面に1.5μm程度の凹凸ができるが、3度の描画では膜厚3.5μm程度で表面の凹凸は0.2μm程度まで小さくなる。ここでは、ピンホールによるショートを確実に防止するために、5度の描画で5μmの膜厚を形成した。
次に図1(6)に示すように、第1の金属箔2および孔8により露出した第2の金属箔3の上面に塗布した誘電体層10、ならびに孔8の壁面および孔9により露出した第2の金属箔3の上面と孔9の壁面とに対して導電化処理を行い、めっき皮膜11を形成する。
次いで図1(7)に示すように、第1の金属箔2、第2の金属箔3およびめっき皮膜11に対し、フォトファブリケーション手法によるエッチング手法を用いて配線パターン12,13を形成することにより、キャパシタ構造を内蔵する両面可撓性プリント配線板14を得る。
上記実施例のキャパシタの設計例として、下式(1)より厚さ5μmで100mm2の誘電体膜を第2の導体層上に残した場合の静電容量は、およそ0.005μFとなる。
C=ε0×εr×s/d (1)
ここで、C:静電容量(F)、ε0:真空の誘電率8.85×1012F/m)、εr:比誘電率(アサヒ化研製の誘電ペースト「CX−16」を用いた場合は約60)、s:面積(m2)、d:厚さ(m)。
C=ε0×εr×s/d (1)
ここで、C:静電容量(F)、ε0:真空の誘電率8.85×1012F/m)、εr:比誘電率(アサヒ化研製の誘電ペースト「CX−16」を用いた場合は約60)、s:面積(m2)、d:厚さ(m)。
このサイズであれば、配線板に搭載するQFP(クワッド・フラット・パッケージ:ICパッケージの4辺からリードピンを引き出した表面実装部品)などのチップ部品の下に内蔵することが可能となるため、高密度化の妨げにならない。
また誘電体の厚さ、面積を変更することにより、配線板上の静電容量の値を任意に制御可能である。例えば、携帯電話等に用いられる高周波用小型キャパシタの静電容量は、0.1−1pF程度であることから、0402(サイズ:長さ0.4mm×幅0.2mm×高さ0.2mm)以下の大きさに製造することが可能である。実際に、誘電ペーストの厚さが5μm、φ50μmの大きさで、0.2pFの静電容量を得ることができる。よって、実装面積を大きく削減することができる。
また、本発明によるキャパシタ構造を内蔵する両面プリント配線板をコア配線板とした多層配線板も製作可能である。無論、ビルドアップ層にも形成可能であることから、コア配線板およびビルドアップ層は、ともに本発明によるキャパシタ構造を内蔵する両面プリント配線板を用いることができる。
1 可撓性絶縁ベース材
2 第1の金属箔
3 第2の金属箔
4 両面銅張積層板
5 レジスト層
6 開口
7 メタルマスク
8,9 孔
10 誘電体層
11 めっき皮膜
12,13 配線パターン
14 本発明によるキャパシタ構造を内蔵した両面可撓性プリント配線板
21 可撓性絶縁ベース材
22 第1の導体層
23 第2の導体層
24 両面銅張積層板
25 レジスト層
26 開口
27 メタルマスク
28,29 孔
30 誘電体
31 めっき皮膜
32,33 回路パターン
34 本発明によるキャパシタ構造を内蔵した両面可撓性回路配線板
2 第1の金属箔
3 第2の金属箔
4 両面銅張積層板
5 レジスト層
6 開口
7 メタルマスク
8,9 孔
10 誘電体層
11 めっき皮膜
12,13 配線パターン
14 本発明によるキャパシタ構造を内蔵した両面可撓性プリント配線板
21 可撓性絶縁ベース材
22 第1の導体層
23 第2の導体層
24 両面銅張積層板
25 レジスト層
26 開口
27 メタルマスク
28,29 孔
30 誘電体
31 めっき皮膜
32,33 回路パターン
34 本発明によるキャパシタ構造を内蔵した両面可撓性回路配線板
Claims (4)
- 各面に第1および第2の金属箔を各別に有する絶縁ベース材を用意する第1の工程と、
前記第1の金属箔にメタルマスクとなる開口を設ける第2の工程と、
前記メタルマスクを用い、前記メタルマスクの開口部に露出した前記絶縁ベース材を、前記メタルマスクの周縁部から中央部に向けて連続した斜面となるように除去する第3の工程と、
斜面が形成された前記絶縁ベース材に対し、前記メタルマスクよりも小さな径で、前記第2の金属箔が露出するまで前記絶縁ベース材を除去する第4の工程と、
前記メタルマスクよりも小さく、前記絶縁ベース材より露出した前記第2の金属箔よりも大きな面積で前記絶縁ベース材より露出した前記第2の金属箔を覆うように、誘電体層を印刷法で形成する第5の工程と、
前記誘電体層の上に導体層を形成し、前記導体層を第1の電極とし、前記第2の金属箔のうち、前記誘電体層に接する面を第2の電極とする第6の工程と
をそなえるキャパシタを内蔵したプリント配線板の製造方法。 - 請求項1記載のプリント配線板の製造方法において、
前記第3の工程における絶縁ベース材の除去は、レーザー加工、プラズマエッチング、薬液を用いた樹脂エッチングのうち少なくとも一つを用いることを特徴とするプリント配線板の製造方法。 - 請求項1記載のプリント配線板の製造方法において、
前記第4の工程における絶縁ベース材の除去は、レーザー加工により行うことを特徴とするプリント配線板の製造方法。 - 請求項1記載のプリント配線板の製造方法において、
前記第4の工程における絶縁ベース材の除去は、薬液処理により行うことを特徴とするプリント配線板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006344494A JP2008159686A (ja) | 2006-12-21 | 2006-12-21 | キャパシタを内蔵するプリント配線板の製造法 |
TW096148269A TW200845843A (en) | 2006-12-21 | 2007-12-17 | Method for manufacturing printed circuit board with built-in capacitor |
US12/000,962 US20080251493A1 (en) | 2006-12-21 | 2007-12-19 | Method for manufacturing printed wiring board with built-in capacitor |
CNA2007103035500A CN101232780A (zh) | 2006-12-21 | 2007-12-21 | 内置电容器的印刷布线板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006344494A JP2008159686A (ja) | 2006-12-21 | 2006-12-21 | キャパシタを内蔵するプリント配線板の製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008159686A true JP2008159686A (ja) | 2008-07-10 |
Family
ID=39660303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006344494A Pending JP2008159686A (ja) | 2006-12-21 | 2006-12-21 | キャパシタを内蔵するプリント配線板の製造法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080251493A1 (ja) |
JP (1) | JP2008159686A (ja) |
CN (1) | CN101232780A (ja) |
TW (1) | TW200845843A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015228405A (ja) * | 2014-05-30 | 2015-12-17 | サン電子工業株式会社 | チップ形コンデンサ及びその製造方法 |
CN107613642B (zh) * | 2017-08-31 | 2019-06-07 | 江苏普诺威电子股份有限公司 | 含阶梯槽埋容线路板的制作方法 |
CN113531420B (zh) * | 2021-06-28 | 2023-05-02 | 中山市松普电器照明有限公司 | 一种带整流桥的柔性led灯带 |
CN114531838B (zh) * | 2022-03-21 | 2023-07-21 | 湖南冠陶电子科技有限公司 | 一种多层板式滤波电容器的加工系统 |
CN117336964A (zh) * | 2022-06-23 | 2024-01-02 | 宏启胜精密电子(秦皇岛)有限公司 | 内嵌电容的电路板及其制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4894115A (en) * | 1989-02-14 | 1990-01-16 | General Electric Company | Laser beam scanning method for forming via holes in polymer materials |
US5091339A (en) * | 1990-07-23 | 1992-02-25 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming vias and channels in multilayer electrical interconnects |
US5746884A (en) * | 1996-08-13 | 1998-05-05 | Advanced Micro Devices, Inc. | Fluted via formation for superior metal step coverage |
US6103992A (en) * | 1996-11-08 | 2000-08-15 | W. L. Gore & Associates, Inc. | Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias |
US6518160B1 (en) * | 1998-02-05 | 2003-02-11 | Tessera, Inc. | Method of manufacturing connection components using a plasma patterned mask |
WO2001074529A2 (en) * | 2000-03-30 | 2001-10-11 | Electro Scientific Industries, Inc. | Laser system and method for single pass micromachining of multilayer workpieces |
GB2378314B (en) * | 2001-03-24 | 2003-08-20 | Esm Ltd | Process for forming uniform multiple contact holes |
-
2006
- 2006-12-21 JP JP2006344494A patent/JP2008159686A/ja active Pending
-
2007
- 2007-12-17 TW TW096148269A patent/TW200845843A/zh unknown
- 2007-12-19 US US12/000,962 patent/US20080251493A1/en not_active Abandoned
- 2007-12-21 CN CNA2007103035500A patent/CN101232780A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN101232780A (zh) | 2008-07-30 |
TW200845843A (en) | 2008-11-16 |
US20080251493A1 (en) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688769B1 (ko) | 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법 | |
TWI397089B (zh) | 電容器、包含該電容器之電路板及積體電路承載基板 | |
KR100688768B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조 방법 | |
US7889509B2 (en) | Ceramic capacitor | |
JP5404312B2 (ja) | 電子装置 | |
US20050199681A1 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
JP2014131017A (ja) | 多層基板 | |
KR100816623B1 (ko) | 전력 코어 장치 및 그 제조 방법 | |
JP2005286112A (ja) | プリント配線板及びその製造方法 | |
US20080142253A1 (en) | Microelectronic device including bridging interconnect to top conductive layer of passive embedded structure and method of making same | |
JP2009188401A (ja) | キャパシタ内蔵プリント配線板 | |
US20160055976A1 (en) | Package substrates including embedded capacitors | |
JP2008159686A (ja) | キャパシタを内蔵するプリント配線板の製造法 | |
JP2006310421A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
US20040108134A1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
JP2011029623A (ja) | 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法 | |
WO2004056160A1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
US7573721B2 (en) | Embedded passive device structure and manufacturing method thereof | |
JP4772586B2 (ja) | 回路基板の製造方法 | |
TWI615075B (zh) | 一種柔性線路板及其製作方法 | |
KR100653247B1 (ko) | 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 | |
JP2018160569A (ja) | 半導体素子搭載基板 | |
KR101020735B1 (ko) | 임베디드 캐패시터를 포함하는 인쇄회로 기판 제조 방법 | |
KR100601484B1 (ko) | 하이브리드 플립칩 패키지 기판 및 그 제조방법 | |
KR200352697Y1 (ko) | 비아 인 패드 인쇄회로기판 |