TWI393508B - 線路板及其製程 - Google Patents

線路板及其製程 Download PDF

Info

Publication number
TWI393508B
TWI393508B TW098143395A TW98143395A TWI393508B TW I393508 B TWI393508 B TW I393508B TW 098143395 A TW098143395 A TW 098143395A TW 98143395 A TW98143395 A TW 98143395A TW I393508 B TWI393508 B TW I393508B
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
circuit
conductive layer
dielectric layer
Prior art date
Application number
TW098143395A
Other languages
English (en)
Other versions
TW201124021A (en
Inventor
Tzyy Jang Tseng
Shu Sheng Chiang
Tsung Yuan Chen
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098143395A priority Critical patent/TWI393508B/zh
Priority to US12/789,895 priority patent/US8294034B2/en
Publication of TW201124021A publication Critical patent/TW201124021A/zh
Application granted granted Critical
Publication of TWI393508B publication Critical patent/TWI393508B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

線路板及其製程
本發明是有關於一種線路板(circuit board)及其製程，且特別是有關於一種具有較佳可靠度的線路板及其製程。
現今之線路板技術已從一般常見之非內埋式線路板發展為內埋式線路板(embedded circuit board)。詳細而言，一般常見之非內埋式線路板的特徵在於其線路是突出於介電層的表面上，而內埋式線路板的特徵在於其線路是內埋於介電層中。線路板的線路結構通常都是透過微影與蝕刻製程或雷射燒蝕方式所分別形成。
以習知利用雷射燒蝕方式所形成之內埋式線路板之增層線路結構的製程為例，其包括以下步驟。首先，提供一介電層於一具有一線路層的線路基板上。接著，於介電層的表面照射一雷射光束，以形成一凹刻圖案以及一連接至線路層的盲孔。之後，進行電鍍製程以形成填滿盲孔以及凹刻圖案的導電層。至此，內埋式線路板之增層線路結構已大致完成。
然而，進行電鍍製程時，由於盲孔的深度與凹刻圖案的深度不同，因此容易因電鍍條件控制不佳，而使得所形成之導電層有厚度分佈不均勻的現象。如此一來，當後續進行移除位於凹刻圖案與盲孔以外的導電層時，將不易控制所移除之導電層的厚度，以致於容易在移除的過程中不當薄化內埋式的導電層或者是不當殘留多餘的導電材料於介電層上。此外，後續再於此介電層上進行增層線路層製作時，電鍍製程易有品質不良與良率不高等問題產生，如此一來，易降低增層線路結構的製程良率，進而降低線路板的可靠度。
本發明提供一種線路板及其製程，可提升線路板的可靠度。
本發明提出一種線路板，其包括一線路基板、一第一介電層、一抗活化層、一第一導電層以及一第二導電層。線路基板具有一第一表面與一第一線路層。第一介電層配置於線路基板上且覆蓋第一表面與第一線路層。第一介電層具有一第二表面、至少一從第二表面延伸至第一線路層的盲孔以及一凹刻圖案。抗活化層配置於第一介電層的第二表面上。第一導電層配置於盲孔內。第二導電層配置於凹刻圖案與盲孔內，且覆蓋第一導電層。第二導電層藉由第一導電層電性連接至第一線路層。
在本發明之一實施例中，上述之盲孔的高度為H，而第一導電層的厚度為h，且。
在本發明之一實施例中，上述之凹刻圖案與盲孔相連接。
在本發明之一實施例中，上述之線路板更包括一活化層，配置於第一介電層的凹刻圖案與第二導電層之間以及配置於第一導電層與第二導電層之間。
在本發明之一實施例中，上述之抗活化層的材質包括一不含羥基(OH)官能基團或羧基(COOH)官能基團的高分子材料。
在本發明之一實施例中，上述之高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
在本發明之一實施例中，上述之抗活化層的厚度介於1奈米(nm)至15微米(μm)之間。
在本發明之一實施例中，上述之第一線路層內埋於線路基板中，且第一線路層的一表面與第一表面實質上切齊。
在本發明之一實施例中，上述之第一線路層配置於線路基板的第一表面上。
在本發明之一實施例中，上述之線路板更包括一第二介電層，配置於第一介電層上，且覆蓋抗活化層與第二導電層。
在本發明之一實施例中，上述之第一介電層的材質與第二介電層的材質相同。
在本發明之一實施例中，上述之第一介電層的材質與第二介電層的材質不同。
本發明還提出一種線路板的製程。首先，提供一線路基板。線路基板具有一第一表面與一第一線路層。接著，形成一第一介電層於線路基板上。第一介電層具有一第二表面，且第一介電層覆蓋第一表面與第一線路層。形成一抗活化層於第一介電層的第二表面上。對抗活化層照射一雷射光束，以形成至少一從抗活化層延伸至第一線路層的盲孔以及一凹刻圖案。然後，形成一第一導電層於盲孔內。最後，形成一第二導電層於凹刻圖案與盲孔內，其中第二導電層覆蓋第一導電層，且第二導電層藉由第一導電層電性連接至第一線路層。
在本發明之一實施例中，上述之形成抗活化層的方法包括貼附具有一具有影像轉移特性之樹脂薄膜。
在本發明之一實施例中，上述之抗活化層的厚度介於1奈米(nm)至15微米(μm)之間。
在本發明之一實施例中，上述之抗活化層的材質包括一不含羥基(OH)官能基團或羧基(COOH)官能基團的高分子材料。
在本發明之一實施例中，上述之高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
在本發明之一實施例中，上述之形成抗活化層的方法包括噴塗一奈米級抗活化材料。
在本發明之一實施例中，上述之抗活化層的厚度介於1奈米(nm)至15微米(μm)之間。
在本發明之一實施例中，上述之雷射光束為紅外線或紫外線雷射光源。
在本發明之一實施例中，上述之形成第一導電層於盲孔內的方法包括化學沉積法。
在本發明之一實施例中，上述之盲孔的高度為H，而第一導電層的厚度為h，且。
在本發明之一實施例中，上述之形成第二導電層之前，更包括形成一活化層於介電層的凹刻圖案內以及第一導電層上。
在本發明之一實施例中，上述之形成第二導電層於凹刻圖案與盲孔內的方法包括化學沉積法。
在本發明之一實施例中，上述之第一線路層內埋於線路基板中，且第一線路層的一表面與第一表面實質上切齊。
在本發明之一實施例中，上述之第一線路層配置於線路基板的第一表面上。
在本發明之一實施例中，上述之凹刻圖案與盲孔相連接。
在本發明之一實施例中，上述之形成第二導電層於凹刻圖案與盲孔內之後，更包括形成一第二介電層於第一介電層上，其中第二介電層覆蓋抗活化層與第二導電層。
在本發明之一實施例中，上述之第一介電層的材質與第二介電層的材質相同。
在本發明之一實施例中，上述之第一介電層的材質與第二介電層的材質不同。
基於上述，由於本發明之線路板的製程是先於盲孔內形成第一導電層，以降低盲孔與凹刻圖案之間高度差，而後，再形成第二導電層於盲孔內的第一導電層上與凹刻圖案內。如此一來，可使形成於盲孔與凹刻圖案內的導電層能具有較佳的厚度均勻度以及表面平整度。此外，本發明之抗活化層除了可用來限制第二導電層的沉積位置，以避免第二導電層過度沉積的問題之外，亦可作為第一介電層與第二介電層的界面層。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明之一實施例之一種線路板的剖面示意圖。請參考圖1，在本實施例中，線路板100包括一線路基板110、一第一介電層120、一抗活化層130、一第一導電層140以及一第二導電層150。值得一提的是，線路板100的結構可以僅具有單一線路層，或是具有多層線路層。也就是說，線路板100可以是單層線路板(single layer circuit board)、雙層線路板(double layer circuit board)或多層線路板(multi-layer circuit board)。在本實施例中，圖1僅以線路板100為一增層線路板進行說明。
詳細而言，線路基板110具有一第一表面112與一第一線路層114，其中第一線路層114配置於線路基板110的第一表面112上。也就是說，第一線路層114可算是一種一般線路層(非內埋式線路層)。在此必須說明的是，於圖1所示的實施例中，第一線路層114雖然是配置於線路基板110的第一表面112上。但，於其他未繪示的實施例中，第一線路層114亦可內埋於線路基板110中，且第一線路層114的一表面與第一表面112實質上切齊。意即，第一線路層114基本上可算是一種內埋式線路層。換言之，圖1所示的線路基板110的結構僅為舉例說明，並非限定本發明。
第一介電層120配置於線路基板110上且覆蓋第一表面112與第一線路層114。在本實施例中，第一介電層120具有一第二表面122、至少一從第二表面122延伸至第一線路層114的盲孔(圖1中僅示意地繪示二盲孔124a、124b)以及一凹刻圖案126。其中，盲孔124a與凹刻圖案126相連接。
抗活化層130配置於第一介電層120的第二表面122上。特別是，在本實施例中，抗活化層130的目的在於限制第二導電層150的沉積位置，也就是說，第二導電層150只會沉積在無抗活化層130的盲孔124a、124b內與凹刻圖案126內。抗活化層130的材質可以是包括一不含羥基(OH)官能基團或羧基(COOH)官能基團的高分子材料，其中高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。此外，抗活化層130的厚度，較佳地，介於1奈米(nm)至15微米(μm)之間。
第一導電層140配置於盲孔124a、124b內，其中盲孔124b(或盲孔124a)的高度為H，而第一導電層140的厚度為h，較佳地，。第二導電層150配置於凹刻圖案126與盲孔124a、124b內，且覆蓋第一導電層140。也就是說，第二導電層150配置於凹刻圖案126內與已配置有第一導電層140的盲孔124a、124b中。此外，在本實施例中，第二導電層150可藉由第一導電層140電性連接至線路基板110的第一線路層114。
值得一提的是，由於本實施例之線路板100具有抗活化層130，因此當第二導電層150配置於凹刻圖案126內與第一導電層140上時，可限制第二導電層150的沉積位置，以避免第二導電層140過度沉積的問題。換言之，第二導電層140並不會覆蓋抗活化層130。
此外，本實施例之線路板100更包括一活化層170，其中活化層170配置於第一介電層120的凹刻圖案126與第二導電層150之間以及配置於第一導電層140與第二導電層150之間。在本實施例中，活化層170的目的用以產生化學沉積反應的起始作用，以利於凹刻圖案126內形成第二導電層150，以及於第一導電層250上接續形成第二導電層150。其中，活化層170的材質成分例如是鈀。
由於本實施例之第一介電層120的盲孔124a、124b內配置有第一導電層140，因此可降低盲孔124a、124b與凹刻圖案126之間高度差。若(h/H)越大時，意即第一導電層140的厚度較厚，可使得盲孔124a、124b內需配置之第二導電層150的厚度趨近於凹刻圖案126欲配置第二導電層150的厚度。如此一來，當將第二導電層150配置於盲孔124a、124b與凹刻圖案126時，可具有較佳的厚度均勻度與表面平整度。此外，本實施例之線路板100亦具有抗活化層130，其中抗活化層130可用來限制第二導電層150的沉積位置，以避免第二導電層150過度沉積的問題。簡言之，相較於習知技術而言，本實施例之線路板100的設計可有效避免習知電鍍填孔效果不足或過度以及導電層均勻性不佳等問題，具有較佳的可靠度。
以上僅介紹本發明之線路板100的結構，並未介紹本發明之線路板100的製程。對此，以下將以圖1中的線路板100的結構作為舉例說明，並配合圖2A至圖2E對本發明的線路板100的製程進行詳細的說明。
圖2A至圖2E為本發明之一實施例之一種線路板的製程的剖面示意圖。請先參考圖2A，依照本實施例的線路板100的製程，首先，提供一線路基板110。線路基板110具有一第一表面112以及一第一線路層114，其中第一線路層114配置於線路基板110的第一表面112上。換言之，第一線路層114基本上可算是一種一般線路層(即非內埋式線路層)。在此必須說明的是，在其他未繪示的實施例中，第一線路層114亦可內埋於線路基板110中，且第一線路層114的一表面與第一表面112實質上切齊。意即，第一線路層114基本上可算是一種內埋式線路層。因此，圖2A所示之線路基板110結構僅為舉例說明，並非限定本發明。
接著，請再參考圖2A，形成一第一介電層120於線路基板110上，其中第一介電層120具有一第二表面122，且第一介電層120覆蓋第一表面112與第一線路層114。
接著，請再參考圖2A，形成一抗活化層130於第一介電層120的第二表面122上，其中形成抗活化層130的目的在於限制後續所形成之導電層的位置。也就是說，後續所形成之導電層只會沉積在無抗活化層130的地方。在本實施例中，形成抗活化層130的方法例如是貼附具有一具有影像轉移特性之樹脂薄膜或噴塗一奈米級抗活化材料。也就是說，可先形成抗活化層130後再貼附於第一介電層120的第二表面122上，或者透過噴塗的方式於第一介電層120上形成抗活化層130。此外，抗活化層130的厚度，較佳地，介於1奈米(nm)至15微米(μm)之間。抗活化層130的材質可以是包括一不含羥基(OH)官能基團或羧基(COOH)官能基團的高分子材料。其中，高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
接著，請參考圖2B，對抗活化層130照射一雷射光束L，以形成至少一從抗活化層130延伸至第一線路層114的盲孔(圖2B僅示意地繪示兩個盲孔124a、124b)以及一凹刻圖案126。其中，凹刻圖案124a與盲孔126相連接。在本實施例中，雷射光束L例如為紅外線或紫外線雷射光源。
接著，請參考圖2C，形成一第一導電層140於盲孔124a、124b內。其中，形成第一導電層140於盲孔124a、124b內的方法例如是化學沉積法。特別是，在本實施例中，盲孔124b(或盲孔124b)的高度為H，而第一導電層140的厚度為h，較佳地，。
接著，請參考圖2D，形成一活化層170於第一介電層120的凹刻圖案126內以及第一導電層140上，用以產生化學沉積反應的起始作用，以利後續於凹刻圖案126內形成第二導電層150，以及於第一導電層250上接續形成第二導電層150。在本實施例中，活化層170的材質成份例如是鈀。
然後，請參考圖2E，形成一第二導電層150於凹刻圖案126與盲孔124a、124b內，其中第二導電層150覆蓋第一導電層140，且第二導電層150藉由第一導電層140電性連接至第一線路層114。在本實施例中，第二導電層150與第一介電層120的第二表面122實質上切齊，也就是說，第二導電層150並未覆蓋抗活化層130。此外，形成第二導電層140於凹刻圖案126與盲孔124a、124b內的方法例如是化學沉積法。至此，已完成線路板100的製作。
值得一提的是，由於第一介電層120的第二表面122上具有抗活化層130，因此於其他實施例之線路板的製程中，亦可形成一第二介電層160於第一介電層120上，其中第二介電層160覆蓋抗活化層130與第二導電層150，請參考圖2F。也就是說，線路板100a的抗活化層130是介於第一介電層120與第二介電層160之間，以做為第一介電層120與第二介電層160的之間的界面層。此外，在本實施例中，第二介電層160的材質與第一介電層120的材質可實質上相同或不同，可依據使用需求而自行選擇，在此並不加以限制。
由於本實施例之線路板100的製程是先於盲孔124a、124b內形成第一導電層140，以降低盲孔124a、124b與凹刻圖案126之間高度差，而後，再形成第二導電層150於盲孔124a、124b內的第一導電層140上與凹刻圖案126內。如此一來，可使形成於盲孔124a、124b與凹刻圖案126內的導電層能具有較佳的厚度均勻度以及表面平整度。此外，本實施例所形成之抗活化層130除了可用來限制第二導電層150的沉積位置，以避免第二導電層150過度沉積的問題之外，亦可作為第一介電層120與第二介電層160的界面層。
綜上所述，由於本發明之是先於盲孔內形成第一導電層，來降低盲孔與凹刻圖案之間高度差，而後，再於盲孔內的第一導電層上與凹刻圖案內形成第二導電層。如此一來，可使形成於盲孔與凹刻圖案內的導電層能具有較佳的厚度均勻度以及表面平整度。此外，本發明之抗活化層除了可用來限制第二導電層的沉積位置，以避免第二導電層過度沉積的問題之外，亦可作為第一介電層與第二介電層的界面層。相較於習知技術而言，本發明之線路板及其製程可效避免習知電鍍填孔效果不足或過度以及導電層均勻性不佳等問題，具有較佳的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a．．．線路板
110．．．線路基板
112．．．第一表面
114．．．第一線路層
120‧‧‧第一介電層
122‧‧‧第二表面
124a、124b‧‧‧盲孔
126‧‧‧凹刻圖案
130‧‧‧抗活化層
140‧‧‧第一導電層
150‧‧‧第二導電層
160‧‧‧第二介電層
170‧‧‧活化層
L‧‧‧雷射光束
H、h‧‧‧厚度
圖1為本發明之一實施例之一種線路板的剖面示意圖。
圖2A至圖2E為本發明之一實施例之一種線路板的製程的剖面示意圖。
圖2F為本發明之另一實施例之一種線路板的剖面示意圖。
100．．．線路板
110．．．線路基板
112．．．第一表面
114．．．第一線路層
120．．．第一介電層
122．．．第二表面
124a、124b．．．盲孔
126．．．凹刻圖案
130．．．抗活化層
140．．．第一導電層
150．．．第二導電層
170．．．活化層
H、h．．．厚度

Claims (28)

  1. 一種線路板，包括：一線路基板，具有一第一表面與一第一線路層；一第一介電層，配置於該線路基板上且覆蓋該第一表面與該第一線路層，該第一介電層具有一第二表面、至少一從該第二表面延伸至該第一線路層的盲孔以及一凹刻圖案；一抗活化層，配置於該第一介電層的該第二表面上；一第一導電層，配置於該盲孔內；一第二導電層，配置於該凹刻圖案與該盲孔內，且覆蓋該第一導電層，其中該第二導電層藉由該第一導電層電性連接至該第一線路層；以及一活化層，配置於該第一介電層的該凹刻圖案與該第二導電層之間以及配置於該第一導電層與該第二導電層之間。
  2. 如申請專利範圍第1項所述之線路板，其中該盲孔的高度為H，而該第一導電層的厚度為h，且0.2(h/H)0.9。
  3. 如申請專利範圍第1項所述之線路板，其中該凹刻圖案與該盲孔相連接。
  4. 如申請專利範圍第1項所述之線路板，其中該抗活化層的材質包括一不含羥基(OH)官能基團或羧基(COOH)官能基團的高分子材料。
  5. 如申請專利範圍第4項所述之線路板，其中該高分 子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
  6. 如申請專利範圍第1項所述之線路板，其中該抗活化層的厚度介於1奈米至15微米之間。
  7. 如申請專利範圍第1項所述之線路板，其中該第一線路層內埋於該線路基板中，且該第一線路層的一表面與該第一表面實質上切齊。
  8. 如申請專利範圍第1項所述之線路板，其中該第一線路層配置於該線路基板的該第一表面上。
  9. 如申請專利範圍第1項所述之線路板，更包括一第二介電層，配置於該第一介電層上，且覆蓋該抗活化層與該第二導電層。
  10. 如申請專利範圍第9項所述之線路板，其中該第一介電層的材質與該第二介電層的材質相同。
  11. 如申請專利範圍第9項所述之線路板，其中該第一介電層的材質與該第二介電層的材質不同。
  12. 一種線路板的製程，包括：提供一線路基板，該線路基板具有一第一表面與一第一線路層；形成一第一介電層於該線路基板上，該第一介電層具有一第二表面，且該第一介電層覆蓋該第一表面與該第一線路層； 形成一抗活化層於該第一介電層的該第二表面上；對該抗活化層照射一雷射光束，以形成至少一從該抗活化層延伸至該第一線路層的盲孔以及一凹刻圖案；形成一第一導電層於該盲孔內；形成一活化層於該凹刻圖案內以及該第一導電層上；以及形成一第二導電層於該凹刻圖案與該盲孔內，其中該第二導電層覆蓋該第一導電層，且該第二導電層藉由該第一導電層電性連接至該第一線路層，該活化層位於該凹刻圖案與該第二導電層之間以及位於該第一導電層與該第二導電層之間。
  13. 如申請專利範圍第12項所述之線路板的製程，其中形成該抗活化層的方法包括貼附具有一具有影像轉移特性之樹脂薄膜。
  14. 如申請專利範圍第12項所述之線路板的製程，其中該抗活化層的厚度介於1奈米至15微米之間。
  15. 如申請專利範圍第12項所述之線路板的製程，其中該抗活化層的材質包括一不含羥基(OH)官能基團或羧基(COOH)官能基團的高分子材料。
  16. 如申請專利範圍第15項所述之線路板的製程，其中該高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
  17. 如申請專利範圍第12項所述之線路板的製程，其中形成該抗活化層的方法包括噴塗一奈米級抗活化材料。
  18. 如申請專利範圍第17項所述之線路板的製程，其中該抗活化層的厚度介於1奈米至15微米之間。
  19. 如申請專利範圍第12項所述之線路板的製程，其中該雷射光束為紅外線或紫外線雷射光源。
  20. 如申請專利範圍第12項所述之線路板的製程，其中形成該第一導電層於該盲孔內的方法包括化學沉積法。
  21. 如申請專利範圍第12項所述之線路板的製程，其中該盲孔的高度為H，而該第一導電層的厚度為h，且0.2(h/H)0.9。
  22. 如申請專利範圍第12項所述之線路板的製程，其中形成該第二導電層於該凹刻圖案與該盲孔內的方法包括化學沉積法。
  23. 如申請專利範圍第12項所述之線路板的製程，其中該第一線路層內埋於該線路基板中，且該第一線路層的一表面與該第一表面實質上切齊。
  24. 如申請專利範圍第12項所述之線路板的製程，其中該第一線路層配置於該線路基板的該第一表面上。
  25. 如申請專利範圍第12項所述之線路板的製程，其中該凹刻圖案與該盲孔相連接。
  26. 如申請專利範圍第12項所述之線路板的製程，其中形成該第二導電層於該凹刻圖案與該盲孔內之後，更包括形成一第二介電層於該第一介電層上，其中該第二介電 層覆蓋該抗活化層與該第二導電層。
  27. 如申請專利範圍第26項所述之線路板的製程，其中該第一介電層的材質與該第二介電層的材質相同。
  28. 如申請專利範圍第26項所述之線路板的製程，其中該第一介電層的材質與該第二介電層的材質不同。
TW098143395A 2009-12-17 2009-12-17 線路板及其製程 TWI393508B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098143395A TWI393508B (zh) 2009-12-17 2009-12-17 線路板及其製程
US12/789,895 US8294034B2 (en) 2009-12-17 2010-05-28 Circuit board and process for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098143395A TWI393508B (zh) 2009-12-17 2009-12-17 線路板及其製程

Publications (2)

Publication Number Publication Date
TW201124021A TW201124021A (en) 2011-07-01
TWI393508B true TWI393508B (zh) 2013-04-11

Family

ID=44149496

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098143395A TWI393508B (zh) 2009-12-17 2009-12-17 線路板及其製程

Country Status (2)

Country Link
US (1) US8294034B2 (zh)
TW (1) TWI393508B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
TWI399150B (zh) * 2009-12-31 2013-06-11 Unimicron Technology Corp 線路板及其製程
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200952131A (en) * 2008-06-05 2009-12-16 Unimicron Technology Corp Process of structure with embedded circuit

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2008A (en) * 1841-03-18 Gas-lamp eok conducting gas pkom ah elevated buhner to one below it
US4566186A (en) * 1984-06-29 1986-01-28 Tektronix, Inc. Multilayer interconnect circuitry using photoimageable dielectric
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5108785A (en) * 1989-09-15 1992-04-28 Microlithics Corporation Via formation method for multilayer interconnect board
US5196376A (en) * 1991-03-01 1993-03-23 Polycon Corporation Laser lithography for integrated circuit and integrated circuit interconnect manufacture
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US6211485B1 (en) * 1996-06-05 2001-04-03 Larry W. Burgess Blind via laser drilling system
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JPH11274727A (ja) * 1998-01-19 1999-10-08 Cmk Corp 多層プリント配線板の製造方法
DE69926939T2 (de) * 1998-04-01 2006-07-13 Mitsui Mining & Smelting Co., Ltd. Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte
US20020083586A1 (en) * 1998-04-10 2002-07-04 Takahiro Iijima Process for producing multilayer circuit board
AU2001250208A1 (en) * 2000-04-11 2001-10-23 Gsi Lumonics Inc. A method and system for laser drilling
US6967124B1 (en) * 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6930257B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
TWI302811B (en) * 2006-01-16 2008-11-01 Advanced Semiconductor Eng Method for fabricating conductive blind via of circuit substrate
TW200805611A (en) 2006-07-07 2008-01-16 Kinsus Interconnect Tech Corp Manufacturing method of substrate without using exposure developing process and its inserted circuit structure
JP2008166736A (ja) * 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機
TWI380756B (en) * 2007-01-25 2012-12-21 Unimicron Technology Corp Circuit structure and process thereof
TWI337058B (en) * 2007-02-16 2011-02-01 Unimicron Technology Corp Circuit board process
KR100811768B1 (ko) * 2007-04-23 2008-03-07 삼성전기주식회사 인쇄회로기판의 제조방법
TWI430722B (zh) * 2008-09-05 2014-03-11 Unimicron Technology Corp 線路板之線路結構及其製程

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200952131A (en) * 2008-06-05 2009-12-16 Unimicron Technology Corp Process of structure with embedded circuit

Also Published As

Publication number Publication date
US20110147056A1 (en) 2011-06-23
TW201124021A (en) 2011-07-01
US8294034B2 (en) 2012-10-23

Similar Documents

Publication Publication Date Title
TWI399150B (zh) 線路板及其製程
US9332650B2 (en) Method of producing multilayer circuit board
US8365401B2 (en) Circuit board and manufacturing method thereof
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
JP2008166736A (ja) プリント基板の製造方法およびプリント基板加工機
JP2008258373A (ja) 配線基板および配線基板の製造方法
TWI393508B (zh) 線路板及其製程
TW200934325A (en) Method for forming circuit
JP2017079320A (ja) 回路基板及びその製造方法
WO2006129734A1 (ja) 配線基板形成用モールドおよびその製造方法、配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP2010073809A (ja) プリント配線板の製造方法
TWI399143B (zh) 線路板及其製程
TW201008425A (en) Method for fabricating blind via structure of substrate
US9585258B2 (en) Method and device of manufacturing printed circuit board having a solid component
US9549465B2 (en) Printed circuit board and method of manufacturing the same
JP2010161298A (ja) 導電ペーストの充填方法及び多層基板の製造方法
TWI405516B (zh) 線路板及其製作方法
US20140360761A1 (en) Printed circuit board and method of manufacturing the same
TWI430722B (zh) 線路板之線路結構及其製程
JP2010192864A (ja) 多層配線基板の製造方法
US20190373739A1 (en) Printed wiring board and method for manufacturing the same
TWI417012B (zh) 線路結構的製作方法
TWI626871B (zh) Circuit board manufacturing method
JP2023171155A (ja) 実装基板、実装基板の製造方法、及び、実装基板中間体
TWI405521B (zh) 線路結構的製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees