WO2006129734A1 - 配線基板形成用モールドおよびその製造方法、配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 - Google Patents

配線基板形成用モールドおよびその製造方法、配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 Download PDF

Info

Publication number
WO2006129734A1
WO2006129734A1 PCT/JP2006/310933 JP2006310933W WO2006129734A1 WO 2006129734 A1 WO2006129734 A1 WO 2006129734A1 JP 2006310933 W JP2006310933 W JP 2006310933W WO 2006129734 A1 WO2006129734 A1 WO 2006129734A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
mold
wiring board
layer
forming
Prior art date
Application number
PCT/JP2006/310933
Other languages
English (en)
French (fr)
Inventor
Hitoshi Kajino
Takeo Taguchi
Kanji Sato
Masahito Ishii
Tatsuo Kataoka
Original Assignee
Mitsui Mining & Smelting Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005161618A external-priority patent/JP2006339366A/ja
Priority claimed from JP2005161617A external-priority patent/JP2006339365A/ja
Priority claimed from JP2005351001A external-priority patent/JP2007158017A/ja
Application filed by Mitsui Mining & Smelting Co., Ltd. filed Critical Mitsui Mining & Smelting Co., Ltd.
Priority to US11/915,990 priority Critical patent/US20090314525A1/en
Publication of WO2006129734A1 publication Critical patent/WO2006129734A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005Punching of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Definitions

  • the present invention relates to a mold for forming wiring patterns having different depths in the thickness direction of an insulating resin substrate, and a method for manufacturing the mold. More specifically, the present invention provides a mold for forming wiring patterns having different depths in the thickness direction of the resin on the surface of the support base when the thermosetting or photocurable resin is cured. The present invention relates to a method and a mold for producing a formed metal layer by selective etching.
  • the present invention relates to a wiring board in which wiring patterns having different depths are formed in the thickness direction of an insulating resin board, a method for manufacturing such a wiring board, and a method for forming a via hole
  • the present invention relates to a method for manufacturing a multilayer laminated wiring board. More specifically, the present invention is formed by intruding a mold having a stamp pattern using an etching method into a curable resin to form a recess, and filling the recess with a conductive metal.
  • the wiring board to be manufactured and the manufacturing method thereof and moreover, relates to the manufacturing method of the multi-layer laminated wiring board having the wiring pattern thus formed and the method of forming the via hole penetrating the insulator layer.
  • the present invention also relates to a novel method for manufacturing a wiring board and a wiring board manufactured by this method. More specifically, the present invention relates to a method of manufacturing a wiring board in which very fine wiring patterns are embedded in an insulating base material, and a wiring board manufactured by this method.
  • a film carrier is used as one of methods for mounting electronic components.
  • a conductive metal such as copper is placed on the surface of the polyimide film, and a photosensitive resin is applied to the surface of the layer that also has a conductive metal force.
  • a desired pattern is formed by exposure and development. It is formed by etching the metal layer using the patterned pattern as a masking resist.
  • the ultra-fine wiring pattern formed in this way has a narrow line width and a thin line thickness, so the electrical resistance value when energized increases and thus the heating amount of the film carrier itself due to the Joule heat due to the wiring pattern force increases. There is a problem of growing. In order to suppress the heat generation of the film carrier, it is necessary to increase the cross-sectional area of the wiring pattern to be formed. To form an ultrafine wiring pattern, the conductive metal layer for forming the wiring pattern is used. In the conventional film carrier manufacturing method in which a wiring pattern is formed by etching a metal layer formed using a conductive metal foil or the like on the surface of an insulating film, it is necessary to reduce the thickness. There is a limit to the fine line.
  • a method of filling the via hole with a conductive paste to ensure conductivity in the thickness direction, a method of forming a silver bump and breaking through the insulator layer with the silver bump to ensure conductivity in the thickness direction, A method of ensuring electrical conductivity in the thickness direction by via posts is adopted (Journal of Japan Institute of Electronics Packaging, Vol.2, No.6, p450-453 (1999); Non-Patent Document 1, Electronitas Packaging Institute) Vo 1.2, No.l.p6-8 (1999) Non-Patent Document 2).
  • the process of forming the wiring pattern and the process of ensuring conductivity in the thickness direction of the wiring board are completely separate processes, and the build-up wiring board It was necessary to go through a very complicated process to form the.
  • a connection failure is often caused by the interlayer connection formed as described above, and a method for ensuring the interlayer connection by a more reliable and simple method is required.
  • the wiring pattern becomes finer and the wiring pattern becomes denser, the area for forming the via hole is also restricted.
  • the formation area of via holes that ensure conductivity in the thickness direction is also becoming smaller, and in the conventional method of ensuring conductivity in the thickness direction by forming a plating layer on the inner peripheral wall surface of the via hole, In addition, it is becoming possible to cope with the fine lines and the high density of recent wiring patterns that occupy a large area by the surrounding lands.
  • via holes are overlaid at the same position in the thickness direction of the laminated wiring boards (forming stack-up vias).
  • the degree of freedom in designing the semiconductor package is often limited by shifting the position of the via hole formed in each layer in the thickness direction (sequential buildup).
  • an imprint method a resist pattern manufacturing method called an imprint method has recently been proposed (see, for example, S. Y. Chou et al., Appl. Phys. Lett., Vol67, p3314 (1995) Non-Patent Document 3).
  • the silicon substrate is first etched with an electron beam lithography method to create a mold having a concavo-convex shape on the surface, and then a resin film such as PMMA is applied on the substrate. Then, the resin film is heated together with the substrate to a temperature above the softening point, and then a mold is pressure-bonded to the softened resin film to transfer the irregularities formed in the mold to the resin film.
  • the imprint method is a method of forming a resist pattern using a resin film having irregularities formed on the surface of a silicon substrate.
  • the imprint method as described above heats the resin to a temperature equal to or higher than the soft point of the resin used when the irregularities formed on the silicon substrate are transferred to the resin film, and after the irregularities are transferred.
  • the resin there is a problem that it is necessary to cool the resin to a temperature below the soft softening point, and the processing time becomes long.
  • the mold used in the imprint method as described above is formed, for example, by etching a silicon substrate by an electron beam lithography method or the like, the resin layer to which the unevenness has been transferred is removed from the mold. A part of the resin film remains in the mold when releasing. There is also a problem that there is.
  • Patent Document 1 Japanese Patent Laid-Open No. 2004-304097 discloses that the imprint method is used! Photo-curing instead of a thermosetting resin such as PMMA. It is disclosed that a mold substrate having light transmittance is used as a mold using a conductive resin. By curing such a resin by a photo-curing reaction using such a photo-curable resin, the production process is simplified in order to cure the resin by photo-curing without performing the steps of heating and cooling the mold. be able to.
  • the mold is formed in the mold because the mold is formed in the concavo-convex shape by etching the surface of the silicon substrate by the electron beam lithography method or the like.
  • the cured resin easily remains in the mold.
  • Patent Document 2 Japanese Patent Laid-Open No. 2000-194142 discloses the use of a photocurable resin instead of a thermosetting resin, but the same problem as described above is disclosed. is there.
  • Patent Document 3 Japanese Patent Laid-Open No. 2003-77807 describes that a mold body having a pressure-bonding surface on which a convex portion or a concave portion for pattern formation is formed is hydrophobized by plasma treatment containing fluorine atoms. A mold having a treated surface treatment layer is disclosed.
  • CSP chip size packages
  • Subtractive method subtractive method
  • the pad area including the shoulder part becomes uneven and melts immediately, and the height of the cardboard does not match.
  • solder balls are placed on the pads of holes formed in an insulating film such as polyimide film and soldered, cavities are formed in the corners of the node bottom and solder balls are immediately formed. The reliability of electrical connections using can sometimes be a problem.
  • JP 2003-218500 A Patent Document 4
  • a conductive metal foil laminated on a support is processed into a wiring pattern, and the wiring pattern thus formed is thermoplastic.
  • Patent Document 1 Japanese Patent Laid-Open No. 2004-304097
  • Patent Document 2 JP 2000-194142 A
  • Patent Document 3 Japanese Patent Laid-Open No. 2003-77807
  • Patent Document 4 JP 2003-218500 A
  • Non-Patent Document 1 Journal of Japan Institute of Electronics Packaging, vol.2, No.6, p450-453 (1999) “Methods and features of build-up wiring boards”
  • Non-Patent Document 2 Journal of Japan Institute of Electronics Packaging vol.2, No.l p6-8 (1999) “Trends and Future of Build-up Technology”
  • Non-Patent Document 3 S. Y. Chou et al., Appl. Phys. Lett., Vol.167, p3314 (1995)
  • the object of the present invention is to provide a mold used for forming a wiring pattern by a so-called imprint method and a manufacturing method thereof.
  • An object of the present invention is to provide a method for manufacturing a wiring board using a novel imprint mold and a novel wiring board formed in this manner.
  • an object of the present invention is to provide a method for forming a via hole that forms electrical continuity on the front and back surfaces of a wiring board using the mold as described above.
  • Another object of the present invention is to provide a method of manufacturing a multilayer wiring board in which the wiring boards formed as described above are laminated in multiple layers.
  • Still another object of the present invention is to provide a novel method for manufacturing a wiring board in which an ultrafine wiring pattern is embedded in an insulator.
  • an object of the present invention is to provide a novel wiring board formed by the above method for manufacturing a wiring board.
  • the mold for forming a wiring board according to the present invention includes a support base and a pressing die pattern formed so as to protrude from one surface of the supporting base, and the support in the same cross section of the pressing die pattern.
  • the cross-sectional width on the base side is wider than the cross-sectional width on the tip side.
  • the support base is a light transmissive base. Togashi.
  • the mold for forming a wiring board of the present invention is a mold for forming a wiring board for forming a pattern in a photocurable or thermosetting resin layer.
  • the wiring board forming mold is formed with a supporting base and a pressing pattern, and at least two types of pressing patterns having different heights are formed, and the highest of the pressing patterns is formed.
  • the difference between the height of the pressing pattern and the thickness of the resin layer intruding the pressing pattern is 0.1 to 3 / ⁇ ⁇ . That is, the height of the stamp pattern is the highest than the thickness of the resin layer, and is 0.1 to 3 m lower.
  • a photosensitive resin layer is formed on the surface of a metal layer formed on one surface of a support base, and the photosensitive resin layer is formed.
  • a pattern having the photosensitive resin cured body strength is formed by exposing the film, and a selective etching step of selectively etching the metal layer using the pattern as an etching resist is performed at least once.
  • a pattern made of the metal is formed on the surface of the support base.
  • the mold for forming a wiring board of the present invention forms a stamp pattern by etching a metal layer with an etching solution. Therefore, the cross-sectional shape of the stamp pattern is on the support base side. Since the base is formed in a trapezoidal shape wider than the top, it is easy to remove the mold, and a wiring board with few defects can be manufactured.
  • the wiring board of the present invention is a wiring board having an insulating layer having a concave portion on the surface and a conductive metal filled in the concave portion, and the wiring pattern is formed by the conductive metal filled in the concave portion.
  • the cross-sectional width of the concave wiring pattern is formed so as to decrease toward the surface force depth of the insulator layer.
  • the wiring board of the present invention is provided on the curable resin layer of the laminate having an uncured or semi-cured curable resin layer on the support surface.
  • It consists of a support base and a pressing pattern formed to protrude on one surface of the supporting base, and the support base side cross-sectional width in the same cross section of the press pattern is formed wider than the cross-sectional width on the tip side
  • the molded wiring board forming mold is transferred, the stamp pattern is transferred, and the curable resin layer is cured, Removing the laminate from the mold,
  • the deposited metal layer can be produced by forming a concave wiring pattern by polishing the curable resin-cured body layer surface of the laminate so as to be exposed.
  • the method for forming a via hole of the present invention includes:
  • It consists of a support base and a pressing pattern formed to protrude on one surface of the supporting base, and the support base side cross-sectional width in the same cross section of the press pattern is formed wider than the cross-sectional width on the tip side
  • the molded wiring board forming mold is transferred, the stamp pattern is transferred, and the curable resin layer is cured,
  • the deposited metal layer is polished so that the surface of the curable resin-cured body layer of the laminate is exposed, thereby forming a via hole penetrating the curable resin layer of the laminate.
  • the method for producing a multilayer laminated wiring board of the present invention includes:
  • It consists of a support base and a pressing pattern formed to protrude on one surface of the supporting base, and the support base side cross-sectional width in the same cross section of the press pattern is formed wider than the cross-sectional width on the tip side
  • the molded wiring board forming mold is transferred, the stamp pattern is transferred, and the curable resin layer is cured,
  • the deposited metal layer is polished so that the surface of the curable resin-cured body layer of the laminate is exposed to form a concave wiring pattern and the curable resin layer of the laminate is formed. Form a via hole that penetrates,
  • An uncured or semi-cured curable resin layer is formed on the surface of the curable resin cured body on which the concave wiring pattern and the via hole are formed.
  • It consists of a support base and a pressing pattern formed to protrude on one surface of the supporting base, and the support base side cross-sectional width in the same cross section of the press pattern is formed wider than the cross-sectional width on the tip side
  • the molded wiring board forming mold is transferred, the stamp pattern is transferred, and the curable resin layer is cured,
  • the deposited metal layer is polished so that the surface of the curable resin cured body layer of the laminate is exposed, thereby forming a concave wiring pattern and forming a via hole penetrating the curable resin layer of the laminate. It is characterized in that the forming step is performed at least once.
  • a recess is formed in an uncured or semi-cured curable resin layer using a mold having a stamp pattern formed by etching the metal layer, and the conductive metal is formed in the recess. Since the concave wiring pattern is formed inside the curable resin cured body by filling the surface of the curable resin cured body, the surface force of the curable resin cured body, which is an insulator layer, is also directed to the deep part. Thus, the cross-sectional width in the same cross-section is reduced. Further, the wiring board of the present invention can have a plurality of types of concave wiring patterns with different depths, and the concave wiring pattern formed deepest among the concave wiring patterns with different depths is insulated.
  • the concave wiring pattern reaching the back surface side of the insulator layer is a via hole that ensures electrical conductivity on the front and back surfaces of the wiring board.
  • the mold used in the present invention is formed by etching the metal pattern on the mold pattern, and the cross-sectional shape of the mold pattern is wider at the bottom on the support base side than the top. It is formed into a trapezoidal shape, so it can be easily removed and has few defects! ⁇ Wiring board Can be manufactured.
  • a stamp pattern is formed on the surface of the stamp base on the surface of the organic insulating substrate and the metal thin film formed on the surface of the organic insulating substrate.
  • a concave portion having a shape corresponding to the press die pattern formed on the precision press die is formed from the metal thin film side toward the deep part of the organic insulating substrate.
  • a metal plating layer thicker than the depth of the formed recess is formed on the metal thin film, and the recess formed by the precision stamping die is filled with the plating metal, and then the surface of the metal plating layer is covered.
  • the metal plating layer is polished until the organic insulating substrate is exposed to form a wiring pattern.
  • the wiring board of the present invention is characterized in that a wiring pattern is formed by filling a surface of a recess formed in an organic insulating base material with a metallic metal via a metal thin film.
  • a photosensitive resin layer is formed on the surface of the metal layer formed on the surface of the support base, and the photosensitive resin layer is exposed and developed to form a desired pattern.
  • the metal layer is etched using the pattern thus formed as an etching resist to form a desired stamp pattern. Looking at the cross section of the stamp pattern thus formed, the width of the cross section of the bottom portion on the support base side is wider than the width of the top portion of the press mold pattern.
  • the mold is pushed into an uncured or semi-cured curable resin, and the uncured or semi-cured resin that has entered between the patterns formed in the mold of the present invention is light-emitted. And can be cured by applying Z or heat.
  • the cured resin body cured in this way has a cross-sectional width of the tip (top) of the mold on the support base side of the mold opposite to the stamp pattern formed on the mold. Therefore, when the mold of the present invention is die-cut from the cured resin-cured body, the mold can be easily punched, and the resin-cured body is formed on the mold surface. Adhere There is nothing to do.
  • the mold of the present invention can form stamp patterns having different heights by etching the metal layer formed on the surface of the support base in multiple stages.
  • a curable resin layer By forming a curable resin layer to a thickness approximately equal to the height of the high mold pattern, the concave portion formed by the highest mold pattern is formed into a resin-hardened resin (film It can be used as a through hole for forming a via hole in an insulating layer where a sheet or board force is also formed.
  • the line width of the concave wiring pattern formed using the mold of the present invention is usually 10 / zm or less, and has a nanometer-sized line width by further increasing the exposure and development accuracy. Force that can form a wiring pattern Even if the line width is reduced in this way, the mold of the present invention can be formed by forming a concave wiring pattern deeply in the thickness direction of the cured resin body (insulator layer). The cross-sectional area of the concave wiring pattern formed using can be ensured to a certain level or more. Therefore, the electrical resistance value of the formed concave wiring pattern is remarkably increased by using the mold of the present invention. Therefore, it is possible to prevent overheating of the wiring board due to the jelly heat generated when the power is supplied.
  • a concave wiring pattern is formed in the depth direction in the surface force on the insulator layer formed by curing the curable resin layer. Then, a photosensitive resin layer is formed on the surface of the metal layer formed on the surface of the support base, the photosensitive resin layer is exposed and developed to form a desired pattern, and the pattern thus formed is masked. It can be formed by transferring a stamp pattern to a curable resin layer using a mold in which a desired stamp pattern is formed by etching a metal layer as a material.
  • the mold used in the present invention forms a photosensitive resin layer on the surface of the metal layer formed on the surface of the support base, and exposes and develops this photosensitive resin layer.
  • a desired pattern is formed, and the metal layer is etched using the pattern thus formed as a masking material to form a desired stamp pattern.
  • the cross-section of the die pattern thus formed it has a trapezoidal shape in which the width of the bottom cross-section on the support base side is wider than the width of the top of the die pattern. .
  • the stamp mold formed on this mold The curable resin layer is cured by allowing the turn to penetrate into the curable resin layer and then removing the cured curable resin material from the mold.
  • a recess for forming the recess wiring pattern can be formed.
  • the shape of the pressing pattern that forms the recess in the insulator layer has a substantially trapezoidal shape as described above, demolding can be easily performed, and a curable resin cured body (insulator layer) If there is a gap in the ⁇
  • the line width of the concave wiring pattern in the wiring board of the present invention is usually 10 / zm or less, and the concave wiring pattern having a nanometer-sized line width by increasing the exposure / development accuracy. It is also possible to form However, even if the line width is reduced in this way, the cross-sectional area of the concave wiring pattern formed on the wiring board is secured to a certain level or more by forming the wiring pattern deeply in the thickness direction of the cured resin body. Therefore, the electrical resistance value of the recessed wiring pattern formed on the wiring board of the present invention is not significantly increased, and it is possible to prevent overheating of the wiring board due to Joule heat generated when the recessed wiring pattern is energized. Can do.
  • the mold mold pattern can be formed to have a pattern with different heights by, for example, repeating half-etching. By using such a mold pattern, Concave portions having different depths can be formed collectively.
  • a via hole may be formed using a through-hole penetrating a curable resin cured body (insulator layer) formed by the highest mold pattern formed in such a mold. it can. According to the present invention, the formation of such a via hole can be performed simultaneously with the formation of the wiring pattern.
  • a multilayer laminated wiring board in which a plurality of wiring boards are laminated is obtained. Can be manufactured.
  • the via hole formation position for ensuring electrical continuity between the laminated wiring boards can be freely selected.
  • it is possible to ensure electrical connection between the laminated wiring boards, and the area occupied by the via holes forming the electrical connection between the boards thus laminated is small.
  • a convex reverse wiring pattern is formed from the side of the metal coating formed on the surface of the organic insulating base material on which an ultrathin metal coating with good spreadability is formed.
  • the precision stamping die is pulled up, and the metal is formed by electric plating in the groove formed as described above.
  • the wiring pattern is formed by polishing the plating layer until the surface of the formed electrical plating layer and the resin layer of the organic insulating substrate are exposed. Therefore, the wiring pattern is formed in a state of being buried in the organic insulating base material.
  • the wiring pattern is formed on substantially the same surface as the surface of the organic insulating substrate. In this way, the wiring pattern substantially protrudes from the surface of the organic insulating base material, so that even if the pitch width of the wiring pattern is narrow, even if the wiring pattern has a narrow width, a nonder bridge occurs between the wiring patterns. There is nothing.
  • the wiring pattern is formed by polishing the plating layer, the surface state can be made uniform.
  • this wiring pattern is formed on substantially the same plane as the organic insulating base material, even if a solder ball is placed on this wiring pattern, there is no corner on the pad bottom. No voids are formed in the part. Therefore, the reliability of connection when solder balls are used can be made extremely high.
  • FIG. 1 is a cross-sectional view schematically showing an example of a wiring board forming mold according to the present invention and an example of forming a wiring board using the mold.
  • FIG. 2 is a cross-sectional view schematically showing an example of a process for producing a wiring board forming mold of the present invention.
  • FIG. 3 is a cross-sectional view schematically showing an example of a step of forming a wiring pattern using the wiring board forming mold of the present invention.
  • FIG. 4 is a cross-sectional view schematically showing an example of a production process of a double-sided printed wiring board using the wiring board forming mold of the present invention.
  • FIG. 5 is a cross-sectional view schematically showing an example of a manufacturing process of a build-up wiring board using the wiring board forming mold of the present invention.
  • FIG. 6 is a cross-sectional view showing an example of a substrate in each step when forming a via hole using a mold.
  • FIG. 7 is a view showing another example of manufacturing the mold for forming a wiring board according to the present invention.
  • FIG. 8 is a view showing another example of manufacturing a mold for forming a wiring board according to the present invention.
  • FIG. 9 is a diagram schematically showing a cross section of the substrate in each step when manufacturing the wiring substrate of the present invention.
  • FIG. 10 is a diagram schematically showing a cross section of the substrate in each step when manufacturing the wiring substrate of the present invention.
  • FIG. 11 is a diagram schematically showing a cross section of a precision press die used in the present invention. Explanation of symbols
  • FIG. 1 schematically shows a mold for forming a wiring board of the present invention and an example of forming a wiring board using this mold.
  • the wiring board forming mold of the present invention is indicated by reference numeral 10.
  • the wiring board forming mold 10 of the present invention has a support base 12 and pressing mold patterns 14a and 14b formed on one surface of the support base 12.
  • the support base 12 for forming the wiring board forming mold 10 of the present invention holds the pressing patterns 14a and 14b, and can be formed of metal, glass, resin, or the like.
  • the support base 12 is preferably a light-transmitting base 12 when the insulating layer of the wiring board is formed of a cured photosensitive resin.
  • the light-transmitting base 12 should be such that light for curing the photosensitive resin 34 is transmitted through the base.
  • Various light beams such as electron beam, ultraviolet light, visible light, and infrared light can be used to cure the photocurable resin, but relatively short wavelength visible light or ultraviolet light is used. It is preferable to do.
  • the support base 12 constituting the wiring board forming mold 10 of the present invention is made of a metal, a synthetic resin, a glass, when the insulating layer forming the wiring board is a cured body of a thermosetting resin.
  • a thermosetting resin for example, certain! / Can be formed of a plate-like body combining these.
  • the support base 12 for forming the wiring board forming mold 10 of the present invention has a photosensitive resin 34 when the insulator layer forming the wiring board is a cured body of the photosensitive resin 34.
  • a plate-like body made of quartz, quartz glass, glass, transparent synthetic resin, or a combination of these is used.
  • the light-transmitting base 12 where it is desirable to use ultraviolet rays for short wavelength visible light is used as these. It is preferable to use quartz, quartz glass, Pyrex (registered trademark), etc., which have the property of transmitting the light.
  • a light transmissive resin when used as the light transmissive base 12, acrylic resin, polyethylene terephthalate, polyethylene naphthalate, polycarbonate, polymethyl methacrylate having good light transmittance as described above. Etc. can be used.
  • the light-transmitting resin used here is preferably a resin that is stable with respect to the etching solution because the stamp pattern is formed by etching.
  • most of the photocurable resin 34 is cured by photopolymerization. It must be remarkably long. Normally, after the photocurable resin 34 is cured to such an extent that the shape formed by the mold for forming the wiring board can be maintained, it is cured by heating to complete the curing reaction.
  • Such a support base 12 is not particularly required to have flexibility, and it is desirable that the support base 12 has a certain thickness because a certain amount of pressure is applied during the embossing.
  • the thickness of the support base 12 is usually in the range of 0.3 to 50 mm, preferably 0.5 to 20 mm.
  • a wiring board forming mold 10 of the present invention is formed with a plurality of pressing patterns 14a, 14b, 14c,... Having different heights as shown in FIGS. As shown in FIG. 1 or FIG.
  • the cross-sectional width Wa2 or Wb2 of the mold pattern is different from the cross-sectional width Wal or Wbl of the bottom portions 14a_b and 14b_b on the support base 12 side of the stamp pattern 14a, 14b, 14c '. Comparing the cross-sectional width Wal of 14a-b with the cross-sectional width Wa2 of the top portion 14a-t, the cross-sectional width Wa2 of the top portion 14a_t is clearly formed narrower than the cross-sectional width Wal of the bottom portion 14a_b.
  • the mold 10 for forming the wiring board of the present invention can be satisfactorily removed, and in the present invention, in particular, the ratio of the cross-sectional width (WlZW2) between the top and the bottom, specifically, WalZWa2 or Die removal can be easily performed by setting WblZWb2 within the range of 1.01 to 2.0, preferably 1.1 to 1.5.
  • WlZW2 the ratio of the cross-sectional width between the top and the bottom
  • the wiring board forming mold 10 of the present invention is formed with a plurality of push pattern patterns having different heights.
  • a stamp pattern 14a having a height Tal substantially the same as the layer thickness Rd of the curable resin 34 and a stamp pattern 14b having a height Tbl of about 1Z2 of this height Tal are formed.
  • Fig. 2 (In Fig. 2 (0, in addition to the press die pattern 14a and the press die pattern 14b, a press die pattern 14c having approximately half the height of the press die pattern 14b is formed.
  • the height Tal of the highest stamp pattern 14a may be the same thickness (or height) as the thickness Td of the curable resin layer.
  • the tip of the stamp pattern 14a and the support 32 come into direct contact with the support 32 on which the curable resin layer 34 is formed, the tip of the metal stamp pattern 14a is likely to be worn. Therefore, it is desirable to increase the thickness of the curable resin layer 34 by the thickness Bt as shown in Fig. 1.
  • the thickness of Bt It is about 0.01-3 / ⁇ ⁇ .
  • the wiring board forming mold 10 of the present invention can be formed by forming a hard metal layer 11 on the surface of the support base 12 and selectively etching the hard metal layer 11.
  • a metal layer 11 is formed on the surface of a light transmissive metal 12 such as a glass base, and a photosensitive resin layer 13 is formed on the surface of the metal layer 11. Then, a mask 16 having a desired pattern formed on the surface of the photosensitive resin layer 13 is disposed (FIG. 2 (a)), and the photosensitive resin is irradiated with the mask 16 side force light. The state where the layer 13 is exposed and developed to form a pattern 13a is shown (FIG. 2 (b)).
  • the metal forming the metal layer 11 used here include nickel, a nickel alloy, cobalt, a cobalt alloy, copper, a copper alloy, and alloys thereof.
  • the metal since this mold is repeatedly used, it is desirable that the metal be hard so that it is not easily worn by use. Also, precise etching should be performed by applying an appropriate etching solution and etching method. Therefore, a metal having good etching characteristics is preferable. In the present invention, copper and nickel having good etching characteristics are particularly preferable. In some cases, a hard metal such as chrome is placed on the metal.
  • the maximum cross-sectional width of the top is, for example, 650000 nm or less, preferably 35000 nm or less, more preferably lOOOOnm or less, and the minimum cross-sectional width of the top is, for example, lOnm or more. It is possible to form a relatively fine line stamp pattern (top cross-sectional width) of preferably lOOnm or more, more preferably 1000 or more.
  • the mold 10 for forming a wiring board of the present invention can be manufactured, for example, as shown in FIG.
  • FIG. 2 is a diagram schematically showing a cross section of the mold in each step based on an example in which the wiring board forming mold of the present invention is manufactured through three etching steps.
  • the metal layer 11 is formed on one surface of the support base 12 as shown in FIG. 2 (a).
  • the metal layer 11 can be formed, for example, on the surface of the support base 12 by using the above-described metal by an electroless plating method, an electrical plating method, a laminating method, a sputtering method, or the like.
  • the plating method is preferred because it tends to provide a metal layer with high hardness.
  • the thickness of this metal layer 11 is a force that can be selected as appropriate according to the depth of the wiring pattern to be formed. Usually, it is 65 ⁇ m or less, preferably 50 ⁇ m or less, more preferably 40 m. It is as follows.
  • the lower limit of the thickness is not particularly limited. In consideration of production stability, it is usually 2 ⁇ m or more, preferably 5 ⁇ m or more, and particularly preferably 10 m or more.
  • a photosensitive resin layer 13 is formed on the surface of the metal layer 11 thus formed, and a mask 16 formed in a desired shape is disposed on the surface of the photosensitive resin layer 13, The photosensitive resin layer 13 is exposed by irradiating light from the upper surface force of the mask 16.
  • a type in which a portion irradiated with light is cured when light is irradiated as described above, and a photosensitive resin is applied.
  • a hardened body is formed, and when this hardened body is irradiated with light, there is a type in which the irradiated portion softens so that it can be eluted.
  • any type of photosensitivity is used. Coffin can also be used. Figure 2 shows the latter example.
  • a pattern exposed and developed by the mask 16 is denoted by reference numeral 13a. That is, as shown in FIG. 2 (a), the photosensitive resin layer 13 is formed on the surface of the metal layer 11. Then, a mask 16 is arranged on the surface of the photosensitive resin layer 13, the photosensitive resin layer 13 is exposed, and further developed, so that a portion corresponding to the mask 16 as shown in FIG. The cured product 13a of the photosensitive resin remains on the surface of the metal layer 11.
  • the metal layer 11 is etched using the cured photosensitive resin 13 a remaining on the surface of the metal layer 11 as an etching resist.
  • the etching agent used for etching the metal layer 11 varies depending on the metal forming the metal layer 11, but an etching agent used by a person skilled in the art in a normal etching process can be used.
  • an etchant containing a sulfuric acid-based or hydrochloric acid-based mixed solution containing an inhibitor, metal salt, and oxidizing agent that prevents side etching as an etchant for copper, copper alloy, nickel, or nickel alloy can be used more efficiently.
  • the metal layer can be etched in a short time and has a characteristic that side etching hardly occurs during the etching, and is particularly preferable as an etching solution for forming the wiring board forming mold of the present invention.
  • FIG. 2 (c) shows a state in which the metal layer 11 is not fetched using the cured photosensitive resin formed as described above as the etching resist 13a.
  • V is not protected by the etching resist 13a, and the portion of the metal layer 11 is etched.
  • the portion protected by the etching resist 13a remains unetched and is etched.
  • a metal pattern 14a such as a metal pillar having substantially the same top shape as the resist 13a is erected substantially perpendicularly to the remaining metal layer 11 in a trapezoidal form.
  • the etching resist 13a which is a cured resin of the photosensitive resin used as the etching resist in the first etching, may be, for example, an alkali. It is preferable to be removed by washing or the like. This is because by removing the etching resist, it is possible to clean the mold with high accuracy.
  • the alkaline cleaning liquid used here for example, 0.5 to 1% NaOH aqueous solution is used.
  • a photosensitive film is formed on the top of the stamp pattern 14a formed in the first etching step and on the surface of the metal layer 11 where the stamp pattern 14a is not formed.
  • the photosensitive resin layer 13 is newly formed by applying fat.
  • a mask 16 having a desired pattern is placed on the upper surface of the newly formed photosensitive resin layer 13 in this manner, and the photosensitive resin layer 13 is exposed and developed, thereby FIG. 2 (d).
  • a pattern made of a cured body of photosensitive resin is formed as shown in (e), and the metal layer 11 is etched using this pattern as an etching resist 13b.
  • the press die 14b can be formed with a height lower than that of the press die pattern 14a.
  • the etching resist 13b used here is preferably removed by alkali cleaning or the like for the reasons described above.
  • the metal layer 11 can be left as shown in FIG. 2 (1), and FIG. 2 (g) As shown in FIG. 1, a photosensitive resin layer 13 is formed on the surface of the metal layer 11 thus remaining, and this photosensitive resin layer 13 is exposed and developed using a mask 16 to develop a photosensitive resin layer.
  • a pattern (etching resist) 13c with the cured body and etching in the same manner as described above, the stamp pattern 14c can be formed.
  • the three-stage etching was performed to form the die patterns 14a, 14b, 14c having different heights. These die patterns 14a , 14b, 14c are not formed, and the metal layer 11 is removed by etching, and the support base 12 is exposed on the surface of the portions where the stamp patterns 14a, 14b, 14c are not formed.
  • the pressing patterns 14a, 14b, and 14c formed on the surface of the support base 12 in this way have the widths of the top portions 14a-t, 14b-t, and 14c-t as shown in FIG.
  • the bottoms 14a-b, 14b-b, and 14c-b on the side are formed narrower than the width.
  • the contact time with the etching solution on the top 14a-t, 14b-t, 14c-t side of this die pattern is 2 side bottom 14a-b, 14b-b, 14c-b force 14a-b, 14b-b, 14c-b
  • the width of the pattern is gradually reduced toward the tip, and the pattern width of the cross section of the stamp pattern 14 is the width of the cross section at the top 14a-t, 14b-t, 14c-t of the stamp pattern. Therefore, the cross section of the stamp pattern 14 has a substantially trapezoidal shape.
  • the mold pattern 14 can be easily removed from the mold pattern 14 when the mold 10 for removing the wiring board forming mold 10 is removed.
  • the die processing can be performed without frequently washing the wiring board forming mold 10 of the present invention in which the cured resin is not attached to the slope of the die pattern 14 during die cutting.
  • the first etching process is a harvesting process so that the metal layer 11 remains, and the remaining metal layer 11 needs to be further etched.
  • the metal layer 11 may be removed by one etching.
  • the wiring substrate forming mold of the present invention in which the etching process is performed once can be used as a mold for forming an insulating film or a via hole penetrating the front and back surfaces of the insulating substrate.
  • the wiring board forming mold of the present invention can also be formed by selective plating as shown in FIG. 7, for example. That is, as described above, in the case of a support base such as a glass plate, first, a metal seed having good adhesion is formed on glass, and a resist is applied on the surface leaving a portion for forming a pressing pattern. The seed surface of the support base is exposed at the portion where the resist is not applied, and the support base on which the surface on which the stamp pattern is to be formed is exposed is subjected to the first plating process. A plating layer can be formed on the exposed surface of the support base.
  • a plurality of plating layers having the same height can be formed by forming a plurality of exposed bases on the support base and carrying out a plating process in this way.
  • the plurality of plating layers formed in this way serve as a pressing pattern of the wiring board forming mold of the present invention.
  • different push heights are used.
  • a resist is applied to the surface of the stamp pattern to maintain the height as it is, and the surface is processed.
  • the plating layer forming the stamp pattern is preferably made of a hard metal, for example, a Ni plating layer.
  • the press pattern formed in this way has a longer contact time with the plating solution at the base on the support base side, so the width of the base on the support base side is larger than the width of the tip of the press pattern. Is also widely formed. Therefore, the cross-sectional shape of the stamp pattern formed as described above has a trapezoidal cross section similar to the stamp pattern formed by etching as described above.
  • the resist layer is removed using, for example, an alkali cleaning liquid, an organic solvent, or the like.
  • the wiring board forming mold of the present invention can also be formed by laser processing. That is, as shown in FIG. 8, the substrate is subjected to laser etching while continuously changing the strength of the laser to a material that can be a mold such as glass, so that the above-mentioned surface is formed on the surface of the support base.
  • the same stamping pattern can be formed.
  • FIGS. 3A to 3D are cross-sectional views in an example of the manufacturing process of the wiring board of the present invention using the wiring board forming mold of the present invention.
  • reference numeral 10 denotes a mold for forming a wiring board according to the present invention manufactured in FIG. 2, and the support base 12 is positioned on the upper side, contrary to that in FIG. In addition, the bottom surface force of the support base 12 is also arranged so that the pressing pattern hangs down.
  • Figure 3 (a) The number 30 is a laminate in which an uncured or semi-cured curable resin layer 33 is disposed on the surface of the support 32.
  • the uncured curable resin layer 33 is cured to form an insulator layer, and therefore, the curable resin used here is cured to form an insulator layer. Is.
  • Examples of such a curable resin include precursors such as heat or photocurable polyimide, heat or photocurable epoxy resin, heat or photocurable urethane resin, A semi-cured state (B-stage product) can be mentioned.
  • the wiring board manufactured by the present invention is not limited to the heating process, etching process, water washing process, metal diffusion process, plating process, bonding process, and the like when forming the wiring pattern. Therefore, it is preferable to have excellent characteristics such as heat resistance, water resistance, alkali resistance, acid resistance, heat shrinkage, dimensional stability such as heat expansion resistance, etc. It is preferred to use Z and photo-curing polyimide, heat and Z or photo-curing epoxy resin.
  • Such an uncured mold is a semi-cured curable resin that is cured in a short time by applying heat and Z or light, and the wiring is removed even if the mold is removed. It is preferable that the shape formed on the substrate forming mold has a form retentivity that can be retained.
  • the support 32 constituting the laminate 30 is at least required to have a self-form-retaining property for holding the uncured curable resin layer 33.
  • the support 32 is formed of a conductive metal so that a convex wiring pattern can be formed on the back surface of the cured curable resin layer (insulator layer) 34 after the curable resin layer is cured.
  • a conductive metal when a conductive metal is used as the support 32, copper, copper alloy, aluminum, aluminum alloy, silver, silver alloy or the like can be used as the conductive metal.
  • the thickness of the support 32 is usually 1 to 40 111, preferably 2 to 20 ⁇ m.
  • V deviation can also be used.
  • a wiring board is manufactured using the wiring board forming mold 10 described above.
  • the pressing pattern 14 of the wiring board forming mold 10 of the present invention is uncured or semi-cured on the surface of the support 32 of the laminate 30. Infiltrate into the functional rosin layer 33.
  • FIG. 3 (b) shows a state in which the stamp pattern 14 has entered the photosensitive resin layer 33.
  • the curable resin layer 33 is cured. Without pressing the pressing pattern 14 together with the support base 12, the pressing pattern 14 penetrates into the curable resin layer by pushing away the uncured curable resin.
  • the curable resin 33 is cured by heating and irradiation with z or light.
  • the light transmitting base 12 side force photosensitive resin layer 33 formed in the mold 10 for forming the wiring board of the present invention is used. Irradiate light to cure. That is, since there is no metal on the surface of the support base 12 (light transmissive base) 12 on which the stamp pattern 14 of the mold 10 for wiring board formation is not formed, light is transmitted through this portion. Then, the photosensitive resin 33 of the laminate 30 is photocured. On the other hand, the stamp pattern 14 is made of metal, and light is not transmitted through this portion. Therefore, the photosensitive resin tends to be considered not to be cured. At least a part of the photosensitive resin that is not directly irradiated with light by the mold pattern 14 is photocured.
  • the area ratio of the translucent part of the mold to the pattern is in the range of 80:20 to 20:80.
  • the light irradiation energy for curing the photosensitive resin in this manner is usually in the range of 50 to 2000 mJ / cm 2 , preferably 100 to 1000 mJ / cm 2 , for example, ultraviolet light having a wavelength of 250 to 450
  • the irradiation time is 5 to 120 seconds, preferably 15 to 50 seconds.
  • the photosensitive resin is cured by irradiating the photosensitive resin through the light-transmitting base 12 of the wiring board forming mold 10 as described above.
  • the form transferred to the photosensitive resin layer 33 will not break down even if the wiring board forming mold 10 is removed.
  • the heating means is disposed in the press machine, and the thermosetting resin is put in the state where the stamp pattern 14 has entered. Harden .
  • the temperature in this case varies depending on the thermosetting resin used. For example, when a thermosetting epoxy resin precursor is used, a semi-cured epoxy resin is usually used.
  • a cured body of curable resin can be formed.
  • the curable resin may be irradiated with light and heated in order to perform a curing reaction more efficiently than a force that cures by light or heat.
  • heat and light are used in combination with the curing reaction, heat is applied over the heating time as described above, heated to a temperature condition at which the curing reaction is likely to proceed rapidly, and then irradiated with light for a short time as described above. By doing so, the curing reaction can be completed efficiently.
  • the cured body 34 of the curable resin layer 33 formed on the laminate 30 by light irradiation or heating as described above, it is shown in FIG. 3 (c).
  • the cured body 34 of the curable resin layer 33 is formed into the stamp pattern 14 &, 141>, 14 (voids 24 & 241 corresponding to; (; Is formed.
  • the cured body of the curable resin layer 33 formed by curing the curable resin layer 33 in this way becomes an insulator layer 34 on this wiring board.
  • the thickness Rd of the curable resin layer 33 as described above is the height of the highest mold pattern 14a among the mold patterns 14 formed on the mold 10 for wiring board formation.
  • the thickness of the photosensitive resin layer 33 is slightly thicker than the thickness Td, and the residual thickness of the hardened resin layer with a difference (Bt) between the thickness Rd of the photosensitive resin layer 33 and the height Tal of the highest stamp pattern 14a.
  • Layer 25 remains on the surface of support 32.
  • a resin residue may remain on the inner peripheral wall surfaces of the gaps 24a, 24b, 24c formed by removing the wiring board forming mold 10.
  • the residual layer 25 at the bottom of the deepest gap 24a formed in such an insulator layer (cured body layer of the curable resin layer) 34 is removed to remove the deepest gap 24a. It is desirable that the bottom portion communicate with the support 32 and further a treatment for removing the residue remaining in the gaps 24a, 24b, and 24c.
  • the residual layer 25 remaining at the bottom of the gap 24a can be removed by a desmear process.
  • the residual layer 25 remaining at the bottom of the deepest void 24a can be removed, and the upper surface of the support 32 is exposed at the bottom of the deepest void 24a. Also, it is possible to remove smears (residues) that may remain inside the voids 24a, 24b, and 24c.
  • FIG. 3D shows a cross-sectional view of the substrate that has been desmeared as described above. As shown in FIG. 3 (d), the upper surface of the support 32 stacked on the insulator layer 34 is exposed at the bottom of the deepest gap 24a.
  • a conductive metal is deposited on the surface of the insulating layer 34 having voids thus formed. Such deposition of the conductive metal does not stop on the surface of the insulator layer 34, but also deposits inside the voids 24a, 24b, 24c, and the voids 24a, 24b, 24c are filled with the deposited metal. Further, the deposited metal layer 41 is formed so as to cover the entire surface of the insulator layer 34.
  • Such a deposited metal layer 41 forms a concave wiring pattern or a conductor in a via hole that electrically connects the wiring pattern in the thickness direction, and is formed of a conductive metal.
  • conductive metals include copper, copper alloys, tin, tin alloys, silver, silver alloys, gold, gold alloys, nickel, nickel alloys, and alloys containing these conductive metals. Can do. In the present invention, it is preferable to use copper or a copper alloy as the conductive metal to be deposited.
  • the metal as described above can be deposited by either a dry method or a wet method, but in the present invention, it is particularly preferred to deposit by the electroless plating method and the Z or electro plating method.
  • the electroless plating solution and the electroplating solution a plating solution suitable for hole filling that is conventionally used is used.
  • conductive metal is deposited and filled in the gaps 24a, 24b, 24c, and the surface of the insulator layer 34 is usually 0.01 to 15 ⁇ m, preferably A conductive metal layer 41 having a thickness of 0.5 to 3 ⁇ m is formed.
  • the deepest conductive metal layer 45a formed in the insulator layer 34 reaches the support 32 when the end of the conductive metal layer 45a filled in the gap 24a contacts the support 32.
  • the base end of the insulating layer 34 where the support 32 is formed is on the opposite side to the surface where the support 32 is placed, so that the conductivity filled in the deepest gap 24a is present.
  • the metal layer 45a serves as an electrically conductive portion that electrically connects the front and back surfaces of the insulator layer 34.
  • the deposited metal layer 41 deposited on the surface of the insulator layer 34 is polished as shown in FIG. Expose the surface.
  • This polishing includes chemical polishing and mechanical polishing. In the present invention, any polishing method is adopted. It is also possible to combine both. If necessary, a barrier layer may be formed by electroless nickel plating after Fig. 3 (d). Polishing and smoothing
  • the conductive metal 45a filled in the gap 24a, the conductive metal 45b filled in the gap 24b, The conductive metal 45c filled in the gap 24c is in an insulating state on the surface of the insulator layer 34, and becomes independent concave wiring patterns 46a, 46b, 46c embedded in the insulator layer 34, respectively.
  • the concave wiring pattern 46b and the concave wiring pattern 46c shown in FIG. 3 (f) have the same cross-sectional area, but the area of the concave wiring pattern 46b occupying the surface of the insulator layer 34 is the concave wiring pattern.
  • the area occupied by the surface of the insulator layer 34 of 46c is 1Z2. Therefore, if a concave wiring pattern having the same cross-sectional area is to be formed, by forming the concave wiring pattern deeply in the depth direction of the insulator layer 34 as shown by reference numeral 46b in FIG. A wiring board having a high wiring density can be formed. Even if the concave wiring pattern is thinned, forming the concave wiring pattern deeply in the thickness direction increases the cross-sectional area of the concave wiring pattern, and generates heat from the concave wiring pattern during energization. Less
  • the concave wiring pattern 46a is formed so as to penetrate the front and back surfaces of the insulator layer 34.
  • the concave wiring pattern 46a electrically connects the front and back surfaces of the insulator layer 34.
  • the support 32 on the back surface side is formed of a conductive metal such as copper foil
  • the front and back surfaces of the insulator layer 34 are formed by via holes by forming a convex wiring pattern according to a conventional method.
  • a double-sided wiring board in which electrical connections are formed can be formed. That is, as shown in FIG. 4 (a), after forming the concave wiring patterns 46a, 46b, 46c on the insulating layer 34, the photosensitive resin layer 13 is formed on the surface of the support 32 having a conductive metal force such as copper. Form. Further, as shown in FIG.
  • a cured layer of the photosensitive resin layer 13 is formed by placing a mask 16 having a desired shape formed on the surface of the photosensitive metal layer 13 and exposing and developing it. 13a is formed.
  • the support 32 is etched using the cured body layer 13a as a masking material. To form convex wiring patterns 32a, 32b, 32c, and 32d.
  • the convex wiring pattern 32a is connected to the concave wiring pattern 46a at the bottom, and the convex wiring pattern 32d is connected to the concave wiring pattern 46a at the bottom.
  • a convex wiring pattern or a concave wiring pattern is formed independently on the front and back surfaces through the insulating layer 34, and these wiring patterns are formed on the insulating layer 34. They are electrically connected by wiring pattern 46a (via hole) formed through.
  • a multilayer laminated substrate (build-up wiring substrate) can be manufactured.
  • a curable resin hardened body (insulator layer) 34 is formed on the surface of the support 32 and concave wiring patterns 46a, 46b, 46c are formed in the insulator layer 34.
  • the mold 10 for forming the wiring board is pushed down to The formed stamp patterns 14a, 14b, 14c are made to enter the curable resin layer.
  • the curable resin layer is cured by irradiating light from the light transmitting base 12 side of the wiring board forming mold 10 or by heating the curable resin. In the case of this curing, light irradiation may be performed while heating the curable resin as described above.
  • the wiring substrate forming mold 10 is removed, thereby removing the insulator layer 34a made of a curable resin-cured material as shown in Fig. 5 (b).
  • voids 24d, 24e, 24f, 24g having a shape corresponding to the shape of the pressing pattern formed in the wiring board forming mold 10 are formed.
  • the gap 24d and 24e is the deepest gap between the force gap 24d and the wiring pattern 46a formed below the gap 24d.
  • the gap 24d and the gap 24e are connected to the wiring pattern 46a and the wiring pattern 46a below the gap 24e. And reach the wiring pattern 46c! /, Na! /.
  • a conductive metal is deposited in the gaps 24d, 24e, 24f, 24g and on the surface of the insulator layer 34a in the same manner as shown in FIG. 3 (e).
  • the conductive metal deposited on the surface of the insulator layer 34a is polished so that the surface of the insulator layer 34a is exposed, so that the respective concave wiring patterns 55d are formed as shown in FIG. , 55e, 55f, and 55g can be made independent in the width direction.
  • the concave wiring pattern 55d is electrically connected to the concave wiring pattern 46a of the wiring board formed thereunder, and the concave wiring pattern 55e is a concave wiring pattern formed thereunder.
  • the concave wiring pattern 55d and the concave wiring pattern 55e are electrically connected to 46c and form via holes that electrically connect the wiring patterns on the front surface side and the back surface side of this layer.
  • the concave wiring patterns 55d, 55e, 55f, and 55g are formed on the insulating layer 34a, and at the same time, the concave wiring patterns formed on the insulating layer 34a.
  • the wiring pattern formed in the insulator layer 34 below the wiring pattern can be connected in the thickness direction, and the position of the via hole connecting the concave wiring pattern in the thickness direction can be determined in this way. It can be set freely.
  • the via hole is filled with the same metal as the conductive metal that forms the wiring pattern, and the conduction reliability in the thickness direction becomes very high, and a substance other than the conductive metal is contained in the via hole. There is no need to fill.
  • the insulating layer 34 is formed on the support 32, and the force that uses the support 32 as it is when the wiring boards are stacked is conductive as the support 32.
  • the support 32 can be etched to form a convex wiring pattern.
  • the concave wiring pattern and the via hole can be formed at the same time when the multilayer laminated wiring board is laminated.
  • the via hole formed in this way contains things other than the conductive metal that forms the concave wiring pattern. Because it ’s a cunning habit, the electrical resistance in this Via Honoré wo n’t increase!
  • the above example is a force that is an example in which a via hole and a concave wiring pattern are formed at the same time. According to the present invention, only a via hole can be formed in an insulator layer.
  • a mold 10 having a pressing die pattern 14 for forming a via hole is formed. That is, as shown in FIG. 6 (a), the surface of the support base 12 is formed. A metal layer 11 is formed on the surface, a photosensitive resin layer 13 is formed on the surface of the metal layer 11, a mask 16 is disposed on the surface of the photosensitive resin layer 13, and the photosensitive resin layer 13 is exposed. ⁇ By development, a pattern 13a having a photosensitive resin cured body strength is formed (see FIG. 6 (b)).
  • the stamp pattern 14 is formed by etching the metal layer 11 using the pattern 13a as a masking material.
  • the stamp pattern 14 formed by etching in this way is protected by a pattern 13a whose upper surface is a masking material, and the cross-sectional width of the upper surface of the metal layer 11 protected by this pattern 13 is the width of the pattern 13a.
  • the metallic stamp pattern 14 force
  • the metal layer 11 is formed by etching using the pattern 13 a as a masking material, so that the formed stamp pattern 14 approaches the support base 12. As the cross-sectional width gradually increases. FIG.
  • FIG. 6 (d) shows the mold 10 from which the pattern 13a, which is a masking material, has been removed by, for example, alkali cleaning, and the stamp pattern 14 formed on the mold 10 is shown in FIG.
  • Cross-sectional width on the side 14bt force The cross-sectional shape formed wider than the top 14tp of the stamp pattern 14 has a trapezoidal shape.
  • the mold 10 formed as described above enters the uncured or semi-cured curable resin layer 33 formed on the surface of the support 32, and A state in which the form of the stamp pattern 14 formed on the mold 10 is transferred to the uncured or semi-cured curable resin layer 33 is shown.
  • the curable resin layer 33 is cured by heating or light irradiation to form a curable resin cured product 34.
  • the curable resin cured body 34 thus formed becomes the insulating layer 34 of this wiring board.
  • the mold 10 is removed, so that the insulator layer 34 corresponds to the stamp pattern 14 as shown in Fig. 6 (1).
  • the void 24 in the form It is formed.
  • the voids 24 thus formed prevent the occurrence of defects at the tip of the metal stamp pattern 14 by slightly increasing the thickness of the curable resin layer rather than the height of the stamp pattern 14. Therefore, the residual layer 25 is generally left at the bottom of the gap 24, and it is necessary to remove such a residual layer 25 in order to form a via hole.
  • desmear treatment is performed in order to remove the residual layer 25 and further remove a residue (smear) remaining on the inner wall of the void 24.
  • the gap 25 penetrates through the insulator layer 34 and reaches the support body below the insulator layer 34 as shown in FIG. 6 (g). .
  • the conductive metal 45 is deposited on the surface of the insulator layer including the through hole, thereby filling the through hole with the conductive metal.
  • the deposited layer 41 of the conductive metal 45 is also formed on the surface of the insulator layer 34 where no through hole is formed.
  • the via hole 46 formed in this way is formed by filling the gap 24 with a conductive metal and is very high as a via hole for ensuring electrical connection on the front and back surfaces of the insulator layer 34. Shows reliability.
  • the via hole thus formed can be formed at an arbitrary position of the insulator layer 34, and the formation area of the via hole on the surface of the wiring board can be reduced. Furthermore, according to this method, it is not necessary to limit the cross-sectional shape of the via hole to a form used in a conventional via hole, such as a circle or a substantially circle. For example, a belt-like via hole can be formed.
  • a conductive metal layer is formed on the surface of the insulator layer 34, and a photosensitive resin layer is further formed on the conductive metal layer.
  • a photosensitive resin layer is directly formed on the surface of the insulator layer 34, and this photosensitive resin is formed. The layer can be exposed and developed to form a desired pattern, and a conductive pattern can be newly deposited using the formed pattern as a masking material to form a wiring pattern.
  • a photosensitive resin layer is formed on the surface of the conductive metal deposition layer, The photosensitive resin layer is exposed and developed to form a desired pattern of a cured cured photosensitive resin, and the conductive metal deposit is selectively etched using this pattern as a masking material to form a wiring pattern. Can also be formed.
  • a conductive metal is used as the support 32 on the back side of the insulator layer 34
  • the surface of the support 32 made of the conductive metal is formed in the same manner as shown in FIG.
  • a photosensitive resin layer is formed, and the photosensitive resin layer is exposed and developed to form a desired pattern.
  • a support made of a conductive metal 3 2 A wiring pattern can also be formed on the back surface side of the insulating layer 34 by selectively etching.
  • the double-sided board having wiring patterns formed on both sides thus obtained can be used as a wiring board as it is, and also used as a wiring board when forming the above-mentioned multilayer laminated wiring board.
  • a multilayer wiring board is laminated on the surface of the double-sided wiring board.
  • the mold for forming a wiring board used in the present invention comprises a support base and a pressing pattern formed by selectively etching a metal layer laminated on the surface of the support base. Due to the characteristics of metal etching, the cross-sectional width of the top of the formed stamp pattern is necessarily smaller than the cross-sectional width of the stamp pattern on the support base side. Therefore, according to the present invention, the wiring board forming mold as described above is penetrated into the uncured curable resin layer to cure the curable resin and to insulate the curable resin. After the conversion to the body layer, when the mold for separating the wiring board and the insulator layer are removed from the mold, the mold for forming the wiring board and the insulator layer can be easily separated.
  • the cross-sectional shape is formed in a trapezoidal shape so that the cross-sectional width is narrowed toward the top and the cross-sectional width is narrowed. Demolding becomes very easy due to slight curing shrinkage.
  • a concave wiring pattern and a via hole penetrating the insulator layer can be formed simultaneously in the insulator layer.
  • the formed metal of the concave wiring pattern and the metal of the via hole formed in this way are the same, the electrical characteristics do not fluctuate between the formed concave wiring pattern and the via hole.
  • the height of the formed stamp pattern can be changed by changing the etching state when forming the mold. Therefore, the cross-sectional area of the wiring pattern that affects the electrical resistance of the wiring pattern can be adjusted by the depth of the wiring pattern formed in the insulator layer.
  • the width of the wiring pattern should be narrower than 35 / zm in order to increase the electrical resistance.
  • the present invention specifically describes a method for manufacturing a novel wiring board different from the above and a wiring board obtained by this method.
  • FIG. 9 and FIG. 10 are diagrams schematically showing a cross section of the substrate in each step when manufacturing the wiring substrate of the present invention.
  • the organic insulating base material used in the present invention is indicated by reference numeral 110.
  • the organic insulating substrate 110 can be formed of an organic material having electrical insulation.
  • a liquid crystal polymer, epoxy resin, polyimide, cured or uncured laminating paste can be used.
  • laminating glue for example, X glue manufactured by Yodogawa Paper Mill can be mentioned.
  • This organic insulating substrate 110 is usually flexible.
  • epoxy resin, polyimide resin, and laminated glue after curing are often hard.
  • hard resin for example, epoxy resin curing precursor, polyamic acid, Uncured
  • a laminating paste or the like it can be used in a soft state when using a precision stamping die and cured when heated or exposed in a later step.
  • a support can be used to apply the resin before curing.
  • the support is indicated by reference numeral 111.
  • the support 111 supports the organic insulating substrate 110 in the course of forming the organic insulating substrate 110, and does not need to be particularly insulating.
  • a support 111 for example, a metal foil such as an electrolytic copper foil or an aluminum foil, a synthetic resin film, or the like can be used.
  • This support 111 retains the form of the organic insulating base 110 whose form has not been determined, for example, the curing has not been completed. After the form of the organic insulating base 110 has been determined, the support 111 is peeled and removed. It is also possible to form a part of the organic insulating substrate 110 while leaving the support 111.
  • the organic insulating base 110 used in the present invention is not limited as long as the layer in which the concave portion is formed by the pressing die has the insulating property and the flexibility as described above. It can be a single layer structure or a multilayer structure.
  • the thickness of the organic insulating substrate 110 as described above is such that the depression can be formed by a pressing die, the depth of the depression to be formed is usually about 5 to 30 m. Therefore, when the single-layer organic insulating substrate 110 is used as long as the thickness of the portion where the concave portion of the organic insulating substrate 110 is formed is equal to or greater than the depth of the concave portion, the organic insulating substrate 110 is used.
  • the thickness of the surface layer is usually about 12.5 to 75 / ⁇ ⁇ , and when the organic insulating substrate 110 having a multilayer structure is used, the thickness of the surface layer where the concave portion is formed is usually 12 . About 5-50 m.
  • the metal thin film 112 is formed on one surface of the organic insulating substrate 110.
  • the metal thin film 112 formed here has a thickness of usually 0.1 to 1 ⁇ m, preferably 0.2 to 0.8.
  • the metal thin film 112 it is preferable to use one having an elongation e of 0.07 or more from the viewpoint of preventing breakage when pressed by a pressing die. Is more preferable.
  • the upper limit value of the elongation rate e is not particularly limited, empirically, the upper limit value is about 0.5. Metal thin film having such elongation e By using, defects such as cracks are generated.
  • the elongation rate e of the metal thin film is a value obtained by dividing the stretched length until breaking when a metal thin film of a predetermined length is stretched at room temperature by the length of the original metal thin film, for example, 10 mm.
  • the metal thin film having the above-described characteristics can be formed, for example, by the method described below.
  • the first method is a method of forming a metal thin film having good spreadability by electroless copper plating of the organic insulating substrate 110.
  • electroless copper plating is preferably performed after the activation treatment so that copper is easily deposited on the surface of the organic insulating substrate 110.
  • the activation treatment a method in which a catalyst is adsorbed so that copper is easily deposited on the surface of the organic insulating substrate 110 by electroless copper plating is particularly preferable.
  • the surface of the resin forming the organic insulating substrate is first swollen, and then the surface is treated with an oxidizing agent such as potassium permanganate to oxidize and remove the surface layer. .
  • This surface is neutralized and then treated with a conditioner such as MK-140 manufactured by Muromachi Technos.
  • the activity capable of adsorbing the catalyst can be imparted to the surface of the organic insulating substrate.
  • a catalyst adsorption activity for example, micro-etching is performed using a micro-etching solution containing an etching agent such as potassium persulfate, and the surface is oxidized.
  • an etching agent such as potassium persulfate
  • a metal deposition catalyst such as a Pd-Sn catalyst is adsorbed on the organic insulating base material whose surface has been adjusted as described above.
  • Such adsorption of the Pd—Sn catalyst may be performed by immersing the organic insulating substrate in a solution containing the catalyst.
  • the organic insulating substrate may be immersed in the solution containing the Pd-Sn catalyst at once, but a pre-dubbing solution containing the Pd-Sn catalyst is prepared, and the organic insulating substrate is temporarily removed. After immersing in the predating solution, the Pd-Sn catalyst-containing solution is unlikely to deteriorate by immersing it again in the Pd-Sn catalyst-containing solution.
  • the Pd-Sn catalyst is adsorbed on the surface of the organic insulating substrate by being immersed in the Pd-Sn catalyst-containing solution.
  • the surface of the organic insulating substrate on which Pd is adsorbed in this way exhibits high activity against the electroless copper plating, and can efficiently precipitate copper from the electroless copper plating solution.
  • the electroless copper plating layer consisting of the copper foil thus deposited exhibits excellent spreadability.
  • the annealed copper foil is usually 0.1 to 1 after laminating, for example, a copper foil having a thickness of about 5 to: LO m on the organic insulating substrate 10. This is a method of half-etching to a thickness of ⁇ m, preferably 0.08 to 0.5 / zm. Annealing the copper foil as used here further improves the excellent ductility of the copper foil. in this way
  • the substrate is heated and heat-treated.
  • the heat treatment temperature should be set so that the elongation e of the copper foil is 0.35 or more (35% or more).
  • the annealing temperature is usually 180 to 250. The temperature is set within the range of ° C.
  • the copper foil thus laminated and annealed is half-etched to a predetermined thickness.
  • a normal etching solution can be used, and the residual copper foil thickness can be adjusted by adjusting the etching time.
  • rolled copper foil is more preferable than electrolytic copper foil, and rolled copper foil is preferably used here.
  • the third method is a method of forming a metal thin film having excellent malleability by sputtering copper to a thickness of 0.1 to Lm on the organic insulating substrate.
  • a sputtering copper layer having a predetermined thickness is formed by sputtering copper on the surface of the organic insulating substrate using a sputtering apparatus.
  • the sputtered copper layer thus formed exhibits excellent spreadability.
  • the fourth method is a metal thin film obtained by forming a Zn plating layer on the surface of the sputtered copper layer formed as described above, followed by annealing.
  • a zinc plating layer By forming a zinc plating layer on the surface of the sputtering copper layer in this way and heating the resulting laminate of the copper layer and the zinc plating layer to a temperature usually in the range of 160 to 280 ° C, The copper and zinc forming this layer diffuse to each other to form an alloy layer.
  • the thickness of the alloy layer is usually 0.1 to 1111, preferably 0.2 to 0.8 m as described above.
  • the thickness of the sputtered copper layer is usually from 0.07 to 0.7 m, preferably from 0.14 to 0.56 / zm.
  • the thickness is usually 0.03 to 0.3 ⁇ m, preferably 0.06-0.24 ⁇ m.
  • the ratio of the thickness of the sputtering copper layer to the thickness of the zinc plating layer (Cu: Zn) is usually in the range of 8: 2 to 6: 4, preferably 7.5: 2.5 to 6.5: 3. Set within the range of 5.
  • a metal thin film having such a thickness ratio that is, a ratio of copper to zinc in the alloy layer, has a very excellent spreadability, and defects such as cracks are very unlikely to occur.
  • the fifth method is a method of forming a Zn-A1-based superplastic alloy layer on the surface of the organic insulating substrate.
  • the Zn-Al superplastic alloy used here has a very excellent ductility, and such a Zn-Al superplastic alloy can be obtained by, for example, using a normal sputtering apparatus to form a sputtering alloy layer. Can be formed.
  • the thickness of the Zn—Al-based superplastic alloy layer is usually 0.1 to 1111, preferably 0.2 to 0.8 m.
  • FIG. 9 (b) shows a spread formed on the surface of the organic insulating substrate 110 as described above. A cross section of the substrate on which the good metal thin film 112 is formed is shown.
  • the support 111 shown in FIG. 9 (a) is not shown in FIG. 9 (b).
  • the support 111 is an arbitrary layer, and even when the support 111 is disposed, it can be peeled and removed at any time point when the organic insulating base material 111 exhibits self-shape retention. In the figure shown below, the description is omitted as in FIG. 9 (b).
  • the metal thin film 112 having excellent spreadability formed on the surface of the organic insulating substrate 110 as described above is formed. Then, the precision pressing die 130 is brought into contact with the pressure to form a recess in the malleable metal thin film 112.
  • the precision stamping die 130 used in the present invention generally includes a stamping die base 131 that forms this precision stamping die, and a pressing die formed on the surface of the stamping die base 131. It has a mold pattern 133. Further, the precision pressing die 130 may have a heating means (not shown).
  • the pressing die base 131 holds the pressing die pattern 133 formed on the precision pressing die 130, and is usually a hard member such as metal, a resin board, a resin film, or a resin sheet. It is formed from a flexible member having such flexibility.
  • the precision mold 130 used in the present invention has a mold pattern formed on the surface of the mold base 131 as described above.
  • This mold pattern is formed by selectively depositing metal on the surface of the mold base 131, or by forming a pattern on the surface of the mold base 131 and using this pattern as a masking material. It can be formed by a method of forming a stamp pattern by selectively etching.
  • a photosensitive resin layer is formed on the surface of the mold base 131, and the photosensitive resin layer is exposed and developed to form a desired pattern, and this pattern is used as a masking material.
  • the plating process it is possible to deposit a metal and form a stamp pattern.
  • the photosensitive resin layer is exposed and developed, the photosensitive resin is exposed and developed so that the portion of the wiring pattern to be formed is opened.
  • the pattern formed in this way is used as a masking material to form a stamping pattern with the masked material, and then a mask pattern is formed.
  • a stamp pattern can be formed. This push pattern is formed of the metal deposited by the plating process as described above.
  • Examples of the metal that forms the stamp pattern 133 include metals that can be deposited by a plating process such as nickel, copper, chromium, tin, zinc, silver, and gold.
  • the stamp pattern 133 can be formed by performing the selective plating process as described above at least once. However, when forming the stamp patterns having different heights, the selective plating process described above is performed. By performing the process twice or more, it is possible to form a stamp pattern having different heights depending on the number of times of the plating process.
  • a photosensitive resin layer is formed on the surface of a metal such as copper, iron, nickel, and the like.
  • a masking material made of a photosensitive resin is formed, and the mask pattern is formed by etching the metal using the masking material.
  • the stamp pattern is formed by etching the metal, the shape of the masking material made of the photosensitive resin cured body is substantially the same as the stamp pattern to be formed.
  • the etching agent used in this method can be appropriately selected according to the type of metal to be etched.
  • a metal stamp pattern can be formed. Further, in the case of forming the stamp patterns having different heights, the etching process as described above is performed twice or more.
  • the stamping pattern is also manufactured by forming a predetermined pattern by etching a metal according to the method described above, and then forming a plating layer on the surface of the pattern. can do.
  • the stamp pattern 133 formed as described above can be formed at such a height that no crack is formed in the metal thin film having excellent spreadability by the stamp.
  • the height of the stamp pattern 133 is usually 1 to 40 ⁇ m, preferably 5 to 30 ⁇ m. Even if the mold is formed with the height pattern as described above, defects such as cracks are unlikely to occur in the metal thin film having excellent spreadability, and the alignment formed when polishing in the subsequent polishing step is performed. The line pattern is difficult to break.
  • the cross-sectional shape of the stamp pattern formed as described above can be various shapes such as a rectangular shape, a trapezoidal shape, and a triangular shape.
  • the precision pressing die 130 as described above is pressed against the metal thin film 112 and pressed, and the metal thin film 112 having a good spreadability is provided.
  • a concave portion 120 having a shape corresponding to the stamp pattern 133 is formed in the metal thin film 112 having excellent spreadability, in the deep part of the material 110.
  • a precision stamping die 130 is arranged on a metal thin film 112 with good spreadability, and the mold pattern 133 is spread with the spreadable thin metal film 112. However, it is pushed into the organic insulating substrate 110 underneath to form a recess 120 corresponding to the shape of the stamp pattern 133. By pushing the pressing pattern 133 in this way, the metal thin film 112 penetrates into the organic insulating substrate 110 while extending. However, since the metal thin film 112 has excellent spreadability as described above, The inner wall surface of the recess 120 that is difficult to cause defects such as the above is covered with a stretched metal thin film.
  • the metal thin film 112 has a line width d, depth h, It is preferable that the metal thin film has a relationship represented by the following formula (1), where e is the elongation to break.
  • the elongation ratio e of the metal thin film 112 having good spreadability, the line width d ( ⁇ m) and the depth h (m) of the formed circuit surface are expressed by the above formula (1). By satisfying the relationship, the wiring pattern can be formed satisfactorily.
  • the pressure applied to the precision die 130 is a force depending on the type of the organic insulating substrate 110.
  • the pressure is in the range of 0.1 to 20 kgZmm 2 , preferably 0.2 to 10 kgZmm 2 .
  • Set to. Such pressurization may be performed under heating.
  • the heating temperature in this case is usually set to a temperature in the range of 100 to 300 ° C, preferably 150 to 200 ° C.
  • the pressing time of the precision pressing die 130 under such conditions is usually 0.2 to 60 minutes, preferably 0.3 to 30 minutes.
  • the precision stamping die 130 After pressing the precision stamping die 130 as described above, the precision stamping die 130 is pulled up and removed.
  • a metal plating layer 122 having a thickness larger than the depth of the recess 120 is formed on the metal thin film 112 by a plating process.
  • the metal plating layer 122 is preferably formed by electric plating. Due to the presence of the metal thin film 112 on the surface of the organic insulating substrate 110, electrical plating in this process can be performed smoothly.
  • the depth of the recess 120 formed in the above process is a depth corresponding to the height of the stamp pattern 133, which is usually 1 to 40 ⁇ m, preferably 5 to 30 ⁇ m.
  • the plating layer is usually formed to a thickness of 101 to 200%, preferably 110 to 150%, with respect to the depth h of the recess 120.
  • the recess 120 can be filled with the deposited metal, and the surface of the metal thin film 12 in the portion where the recess 120 is not formed is also electrically connected. Covered by a thick layer.
  • the electroplating layer 122 is preferably a copper electroplating layer.
  • the copper concentration of the plating solution used in this electric plating is usually in the range of 5 to 30 gZ liter, preferably 8 to 25 gZ liter, and the current density when using such a plating solution is usually 0. 5 to 8 AZd, preferably 1 to 6 AZdm 2 , and the temperature of the plating solution is usually set to a temperature in the range of 19 to 28 ° C, preferably 21 to 26 ° C.
  • the electrical plating time is usually 1 to: LO minutes, preferably 2 to 8 minutes.
  • the surface strength of the metal plating layer 122 is also organic insulating as shown in Figs. 9 (1) and 10 (g).
  • the metal plating layer 122 is polished until the substrate 110 is exposed to form the wiring pattern 126 in which the recess 120 is filled with the plating metal 124 in the organic insulating substrate 110.
  • the metal plating layer 122 is also removed by polishing the metal plating layer 122 using the polishing tool 135, and the metal thin film 1 on the surface of the organic insulating substrate 110 is removed. 12 is also polished away. Therefore, by polishing in this way, as shown in FIG. 10 (h), the metal thin film 112 is removed from the surface of the organic insulating base 110, and the organic insulating base 110 is exposed.
  • the metal metal 124 filled in the recess 120 and the malleable metal thin film 112 under the recess 120 are not polished and are not polished.
  • the wiring pattern 126 is buried in 110. First, rough polish until the surface of the organic insulating substrate 110 is exposed with a # 200 to # 320 brush, and then adjust the surface with a # 600 to # 80 puff.
  • polishing brush and polishing puff examples include polishing brushes and polishing puffs having a roughness of # 1500 or more, preferably # 2500 or more.
  • the composition containing alumina particles whose average particle diameter is 1 ⁇ m or less, preferably 0.3 m or less, should be used. Can do. It is preferable to perform polishing sequentially using the polishing tool 135 having different roughness as described above. By sequentially using such a polishing tool 135, it is possible to efficiently polish and not to polish excessively! Therefore, the formed wiring pattern is not damaged.
  • the rough polishing is preferably performed until the surface of the organic insulating substrate 110 is almost exposed.
  • puff finish polishing is performed to finish the copper pattern surface smoothly.
  • the metal plating layer 122 and the metal thin film 112 remaining on the surface of the organic insulating substrate 110 are removed and embedded in the organic insulating substrate 110 to form a large number.
  • a wiring pattern 126 can be formed. Between the wiring patterns thus formed, only the organic insulating substrate 110 exists, and the formed wiring patterns 126 are in an independent state of electrical power from the adjacent wiring patterns 126.
  • the upper end portion 127 of the wiring pattern 126 formed by polishing as described above is flush with the surface of the organic insulating substrate 110.
  • the wiring pattern 126 made of the metal metal and the metal thin film with good spreadability formed in this way has an upper end portion 127 formed on the same plane as the surface of the organic insulating base material and exposed. However, the other part of the wiring pattern is embedded in the organic insulating substrate.
  • the upper end 127 of the wiring pattern 126 formed on the same plane as the surface of the organic insulating base is used as a connection part. However, in the wiring board having such a configuration, No solder flow will occur.
  • the wiring board obtained by polishing in this way can be used as it is. Further, the wiring substrate 126 is exposed on the surface of the organic insulating substrate 110 with a metal different from the metal forming the wiring pattern 126. It is preferable that the upper end 127 of the wiring pattern 126 to be processed is treated.
  • the different metal constituting the layer formed by the plating treatment it is preferable to use a metal that improves the wettability of the solder used in the subsequent step.
  • the wiring pattern 126 when the wiring pattern 126 is manufactured by depositing copper by electric plating, tin plating, gold plating, nickel plating, gold-nickel plating, solder plating, Lead-free soldering can be applied.
  • FIG. 10 (i) shows the wiring board of the present invention that has been subjected to the plating treatment as described above, and the plating layer is denoted by reference numeral 128.
  • FIG. 10 (i) shows the wiring board of the present invention that has been subjected to the plating treatment as described above, and the plating layer is denoted by reference numeral 128.
  • the thickness of the tinting layer is usually in the range of 0.1 to 0.7 m, preferably 0.2 to 0.0.
  • Such a tinning layer is formed by electroless tinning or electric tinning. And are preferred.
  • a tin plating solution that is usually used can be used as the electroless tin plating solution.
  • the tin concentration is usually 15 to 35 g / liter, preferably 19 to 29g / liter.
  • the metal plating layer 128 formed as described above is, for example, a gold plating layer or a Suzuki plating layer, and this plating layer is formed by an electrical plating, as shown in FIG. 10G)
  • Surface force of the organic insulating substrate 110 is formed to protrude.
  • the thickness of the formed coating layer is preferably 0.5 m or less.
  • the metal plating layer is preferably formed by a substitutional electroless plating.
  • the surface of the recess 120 formed in the organic insulating substrate 110 is filled with the metallic metal 124 via the metal thin film 112 to form the wiring pattern 126. Has been.
  • the pitch width of the wiring pattern 126 can be formed narrow.
  • the wiring pattern can be manufactured if the pitch width of the wiring pattern is 20 ⁇ m or more. Suitable for manufacturing wiring boards with a width of 30 to 300 m.
  • the width of the wiring pattern in the wiring board of the present invention is usually 5 to 150 m, preferably 15 to LOO m.
  • a wiring board in which a wiring pattern is embedded in an organic insulating base material can be formed. That is, the recess 120 formed in the organic insulating substrate 110 is filled with a metallic metal through the metal thin film 112 having good spreadability, and the upper end portion 127 of the wiring pattern 126 is organic insulating. Formed on the same surface as the surface of the substrate 110 It is made. Such a wiring pattern 126 is embedded in the organic insulating base material 110 through the metal thin film 112 having a good spreadability, and the wiring pattern 126 is formed in the organic insulating base material 110. The adhesion between the organic insulating substrate 110 and the wiring pattern 126 is high.
  • the solder ball pad area becomes uniform. Will not be inconsistent with the height of the solder balls.
  • solder ball pad there is no corner portion in the solder ball pad. Therefore, when soldering, a solder ball that does not form a cavity is used. The reliability of the electrical connection was improved.
  • a mask having a predetermined pattern formed on the surface of this photosensitive resin layer was placed and exposed and developed to form an etching resist having a line width of 20 m, which also has a cured body strength of the photosensitive resin. Then, the copper layer was etched by about 1Z2 (about 10 m) in the thickness direction (first etching step).
  • the dry coating thickness is 3 m on the copper layer surface.
  • a photosensitive resin was applied to the film.
  • the copper layer was etched 1Z2 (about 10 m) in the thickness direction until the glass substrate was exposed (second etching step).
  • the etching resist was removed by alkali cleaning to obtain a wiring board forming mold of the present invention.
  • the mold for forming a wiring board thus obtained has a 10 ⁇ m-high mold pattern and a 20- ⁇ m mold pattern on the surface of a glass substrate that is a light-transmitting base. ing .
  • the cross-sectional width of the top of these mold patterns was 5 ⁇ m, but the cross-sectional width of the mold pattern on the glass substrate side was 8 m, and the cross-sectional shape of the formed mold pattern was the bottom force 3 ⁇ 4 ⁇ m.
  • the upper side was a trapezoidal shape with 5 ⁇ m.
  • the upper mold and lower mold of the press machine are brought close to each other so that the stamp pattern formed on the mold for forming the wiring board of the press machine enters the resin layer of the copper foil with grease.
  • the unevenness of the mold pattern of the substrate forming mold was allowed to enter the resin layer of the copper foil with resin.
  • the highest stamping pattern of the stamping pattern formed on the wiring board forming mold pushes away the grease of the copper foil with grease, and pushes down the wiring board forming mold until it almost reaches the upper surface of the copper foil.
  • the epoxy resin on the surface of the copper foil with grease was cured by holding at a temperature of 180 ° C for 45 minutes.
  • the upper die of the press machine was lifted to remove the mold.
  • the mold pattern formed on the wiring board forming mold is transferred to the resin layer of the demolded copper foil with resin, and the transferred pattern has no defects. . Also, the mold did not cause any defects.
  • the copper foil with grease having the pattern transferred in this manner is subjected to desmear treatment to remove the residue of grease at the bottom of the deepest formed gap to expose the copper foil at the bottom of the gap. At the same time, the resin residue in the voids was removed. [0221] Next, copper was deposited on the surface of the resin layer of the copper foil with resin in which voids were formed, and the voids were filled with copper. Since copper was deposited on the surface of the resin layer by depositing copper in this way, the copper deposited on the surface of the resin layer was polished until the surface of the precipitated copper side force resin layer was exposed.
  • a photosensitive resin was applied to the electrolytic copper foil side surface of the copper foil with resin, thus forming the photosensitive film thus formed.
  • a pattern made of a cured photosensitive resin is formed by exposing and developing the photosensitive resin layer, and the electrolytic copper foil of the copper foil with resin is etched with an etching solution using this pattern as a masking material.
  • a wiring pattern was formed.
  • an epoxy resin cured body is used as an insulator layer, and a concave wiring pattern having a line width of 10 m formed by biting in a concave direction in one surface force depth direction of the insulator layer, and this A double-sided printed wiring board having a convex wiring pattern formed on the other surface of the insulating layer could be formed.
  • the wiring patterns formed on both surfaces of this wiring board are electrically connected by copper filled in the voids (via holes) formed by the 20 m high mold pattern of the wiring board forming mold. It was.
  • the epoxy resin layer thus formed is swollen, oxidized and removed with an oxidizing agent, neutralized, and then treated with a conditioner to remove dirt and treated with a catalyst adsorption activity, and then treated with potassium persulfate. Etching was used to remove acids and persulfuric acid residues were removed with sulfuric acid. The processing time in these steps was several minutes each.
  • the Pd—Sn catalyst was adsorbed on the surface of this epoxy resin.
  • the catalyst layer thus formed was washed with water to remove Sn, and further treated with a sulfuric acid chemical to promote the catalyst activity.
  • the catalyst activated epoxy resin was treated with an electroless copper plating solution.
  • a copper film having a thickness of 0.4 m was formed.
  • washing with water gives a 35 mm x 40 mm double layer substrate (with electrolytic copper foil support) having an electroless plating layer with a thickness of 0.4 m on the surface of the epoxy resin layer. Formed.
  • two separately created in the same way The elongation ratio e of the electroless plating layer of the layer substrate was 0.1.
  • the wiring height is 10 ⁇ m
  • the trapezoid is 180 ⁇ m pitch (line width 100 ⁇ m, spacing 80 ⁇ m).
  • the convex portions formed on the gold-plated precision stamping die were formed as indentations (concave portions) of the two-layer base material.
  • the depth h of the indentation (recess) was 10 m.
  • the formation of the depressions (recesses) in this way did not generate cracks in the electroless copper plating layer.
  • the epoxy resin was cured by pressurizing under heating as described above.
  • the copper electroplating layer formed in this way was roughly polished from the surface with # 280 polishing paper, then leveled with # 600 polishing paper, and then finished with # 1500 puff Then, the electrolytic copper plating layer formed on the surface of the resin substrate was removed, and the electroless copper plating layer under the electrolytic copper plating layer was removed to expose the epoxy resin substrate.
  • electroless tin plating is performed at 70 ° CX for 2.5 minutes, and wiring pattern is obtained. Copper having an average surface thickness of 0.5 ⁇ m was replaced with an electroless tin plating layer.
  • the wiring pattern made of electrolytic copper is formed so as to bite into the resin substrate, and the electroless tin plating layer formed thereon is formed. Also It is formed on the same surface as the surface of the resin base material.
  • copper plating and tin plating were attached to the side of the electrolytic copper foil support that was first used as the support, and a two-metal substrate was obtained that was not electrically connected to the wiring pattern.
  • a tough pitch copper rolled copper foil with a thickness of 10 ⁇ m was laminated with a liquid crystal polymer of 50 ⁇ m (all aromatic polyester resin oriented), annealed at 180 ° C for 1 hour, and stretched.
  • a rolled copper foil layer of a 35 mm ⁇ 40 mm two-layer laminate improved to a power of 35% or more (0.35 or more) was half-etched to a thickness of 1 m.
  • the elongation percentage e of the used rolled copper foil was 0.12.
  • a wiring circuit with a projection height of 5 ⁇ m and a pitch of 50 ⁇ m (line width of 30 ⁇ m, spacing of 20 ⁇ m) formed (rectangular) is 15 mm x 15 mm and 0.2 mm thick O
  • a 1 ⁇ m copper layer prepared as described above was placed on the surface of the copper layer of the resin substrate, and a pulse heat thermocompression bonding apparatus (manufactured by Nippon Apiotas) was used.
  • a pulse heat thermocompression bonding apparatus manufactured by Nippon Apiotas
  • the pressure of 200GZmm 2 was heat-pressed 350 ° CX 5 seconds, depth 5 m in the two-layer substrate, a wiring trench having a width 30 m I was able to.
  • the electrolytic copper plating layer thus formed was roughly polished from the surface with # 280 polishing paper, then surfaced with # 600 polishing paper, and then finished with # 1500 puff Then, the electrolytic copper plating layer and the 1 ⁇ m-thick copper foil layer formed on the surface of the resin substrate were polished and removed to expose the surface of the liquid crystal polymer as the resin substrate.
  • the copper electroplating metal is filled in the recesses symmetrical to the pattern formed in the silicon precision stamping die used. A pattern was formed. The pitch width of the wiring pattern thus formed was 50 m.
  • electroless tin plating solution (LT-34, manufactured by ROHMAND NOOSE) on the wiring pattern formed as described above, electroless tin plating is performed at 70 ° CX for 2.5 minutes, Copper with an average thickness of 0.5 ⁇ m on the surface of the wiring pattern was replaced with an electroless tin plating layer.
  • the wiring pattern made of electrolytic copper is formed so as to bite into the resin substrate made of liquid crystal polymer, and the electroless tin plating layer formed thereon is formed. In addition, it is formed on the same surface as the surface of the resin base material, which also has liquid crystal polymer power.
  • a precision press die was brought into contact with the surface of the sputtered metal layer of the organic insulating substrate with the sputtered metal layer prepared as described above, and a Nors heat thermocompression bonding apparatus (TCW-1 25, manufactured by Avionicus, Japan) was used. A pressure of 7550 gZmm 2 was applied with a 3 mm wide heat tool and thermocompression bonded at 300 ° C for 19.8 seconds.
  • the liquid temperature was adjusted to 22 ° C. using a copper sulfate plating solution for through-hole plating with a copper concentration of 15 gZ liters on the organic insulating substrate with a sputtered metal layer having a concave pattern formed as described above. Then, an electro copper plating layer having a thickness of 8 ⁇ m was formed on the entire surface of the organic insulating substrate by performing copper electro plating with a current density of 3AZdm 2 under strong stirring for 12 minutes. [0249] Next, the surface of the polyimide film, which is an organic insulating base material, was rough-polished on the surface of the electrolytic copper plating layer formed as described above with # 280 polishing paper using a rotary polishing machine.
  • the abrasive paper was replaced with # 600 abrasive paper and polished to smooth out the polishing scratches.
  • polishing liquid Miller Co., Ltd.
  • # 1500 polishing paper manufactured by Marumoto Struth Co., Ltd.
  • No. polishing paper manufactured by Marumoto Struus Co., Ltd. was used, and final polishing was performed while dropping a polishing liquid in which abrasive grains having an average particle size of 0.3 ⁇ m were dispersed.
  • a wiring board having a wiring pattern formed of copper at the same height as the polyimide film (organic insulating base material) having a smooth surface and gloss was obtained.
  • the formed wiring pattern is symmetric with the convex pattern formed in the precision stamping die.
  • the above wiring board is placed in a gold plating bath (EEJA, Temperex # 8400) and electroplated for 2 minutes at a plating solution temperature of 65 ° C and a current density of 0.5AZdm 2.
  • a wiring board having a wiring pattern in which a gold plating layer having a thickness of 0.0 protrudes from the surface of the organic insulating base material on the wiring pattern can be obtained. It was.
  • Gold plating is not on the same surface, but there is no practical problem in soldering.
  • a pressing pattern having a trapezoidal cross section is formed on the surface of the base, and this pressing pattern is uncured or semi-cured in a curable resin.
  • a void can be formed by invading and inverting the stamp pattern, and since the cross-sectional shape of the stamp pattern is trapezoidal, demolding can be performed easily.
  • a concave wiring pattern can be formed by depositing a conductive metal in the gap formed by the wiring board forming mold in this way.
  • the cross-sectional area of the concave wiring pattern can be secured to a certain level or more. An increase in the resistance value of the pattern can be suppressed.
  • the cross section of the mold used for manufacturing the wiring board of the present invention has a trapezoidal shape with the shape of the stamp pattern tapered, so that the stamp pattern is transferred using this mold pattern. After that, when removing the mold, it is easy to remove the mold, and the transferred pattern is less likely to be defective.
  • a concave wiring pattern having a very thin line width can be formed on the wiring board as described above.
  • This wiring can be formed even in the deep part of the insulator layer, and by forming the wiring deep in the depth direction in this way, the electrical resistance value of this wiring does not increase. It can be
  • the wiring board manufactured by the method of the present invention has a conductor embedded in an organic insulating base material, even when a resin with low copper plating adhesion strength is used as the board, High adhesion develops between the fat substrate and the conductor. For this reason, the range of selection of resins that can be used as a substrate for manufacturing a wiring board is widened, and it has good insulation performance, chemical resistance, heat resistance, and excellent electrical characteristics, but it is in close contact with the wiring pattern. Used as a base material due to low properties Therefore, it is possible to manufacture a new wiring board using resin, and it is easy to impart desired characteristics to the wiring board obtained by selecting a resin base material. Become.
  • the wiring board of the present invention has a structure in which the formed wiring pattern is embedded in the resin, no solder bridge occurs between the bottoms even if the pitch is fine.
  • the wiring board of the present invention can establish a highly reliable electrical connection with high fatigue resistance reliability of the solder connection portion even when mounted using solder balls as external terminals.

Abstract

 本発明は、支持基台とその一方の表面に突出して形成された押し型パターンとからなり、押し型パターンの同一断面における支持基台側の断面幅が先端側の断面幅よりも広くした配線基板形成用モールドを硬化性樹脂層に侵入させて、押し型パターンで硬化性樹脂層に押し型パターンを転写して硬化させた後、モールドから脱型した積層体を形成し、導電性金属を析出させ、析出金属層を積層体の硬化性樹脂硬化体層表面が露出するように研磨して凹状配線パターンを形成する配線基板の製造方法であり、このように成形された配線基板である。さらに本発明は、有機絶縁性基材の表面に形成された金属薄膜の表面に、押し型基台の表面に押し型パターンが形成された精密押し型を当接して加圧することにより、有機絶縁性基材に精密押し型に形成された押し型パターンに対応した凹部を形成した後、この凹部の深さより厚い金属メッキ層を形成して凹部にメッキ金属を充填し、次いでこの金属メッキ層を有機絶縁性基材が露出するまで研磨して配線パターンを形成する配線基板の製造方法および配線基板である。

Description

明 細 書
配線基板形成用モールドおよびその製造方法、配線基板およびその製 造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
技術分野
[0001] 本発明は、絶縁性の榭脂基板の厚さ方向に深さの異なる配線パターンを形成する ためのモールドおよびこのモールドを製造する方法に関する。さらに詳しくは本発明 は、熱硬化性あるいは光硬化性の榭脂を硬化させる際に、該榭脂の厚さ方向に深さ の異なる配線パターンを形成するためのモールドを、支持基台表面に形成された金 属層を選択的エッチングにより形成することにより製造する方法およびモールドに関 する。
[0002] また、本発明は、絶縁性の榭脂基板の厚さ方向に深さの異なる配線パターンが形 成された配線基板およびこのような配線基板を製造する方法、さらにビアホールの形 成方法、並びに、多層積層配線基板の製造方法に関する。さらに詳しくは本発明は 、エッチング法を利用して押し型パターンが形成されたモールドを、硬化性榭脂に侵 入させて、凹部を形成し、この凹部に導電性金属を充填することにより形成される配 線基板およびその製造方法、さら〖こは、このようにして形成された配線パターンを有 する多段積層配線基板の製造方法、絶縁体層を貫通するビアホールの形成方法に 関する。
[0003] また、本発明は、新規な配線基板の製造方法およびこの方法により製造された配 線基板に関する。さらに詳しくは本発明は、絶縁性基材中に非常に微細な配線バタ ーンが埋め込まれた配線基板を製造する方法およびこの方法により製造される配線 基板に関する。
背景技術
[0004] 電子部品を実装するための方式の一つとしてフィルムキャリアが使用されている。
従来力も使用されているフィルムキャリアは、ポリイミドフィルムの表面に銅などの導電 性金属を配置して、この導電性金属力もなる層の表面に感光性榭脂を塗布し、この 感光性榭脂を露光現像することにより所望のパターンを形成し、このようにして形成さ れたパターンをマスキングレジストとして金属層をエッチングすることにより形成されて いる。
[0005] 近時、このようなフィルムキャリアは非常に細線ィ匕されており、このような細線ィ匕され た配線パターンを形成するためには導電性金属からなる金属層を薄くする必要があ る。こうして形成された超微細配線パターンは、線幅が狭い上に、線厚も薄いために 通電したときの電気抵抗値が大きくなりやすぐ従って配線パターン力ものジュール 熱によるフィルムキャリア自体の発熱量が大きくなるという問題がある。フィルムキヤリ ァの発熱を抑えるためには形成される配線パターンの断面積を大きくすればょ ヽが、 超微細配線パターンを形成するためには、配線パターンを形成するための導電性金 属層の厚さを薄くする必要があり、従って、絶縁フィルムの表面に導電性金属箔など を用いて形成された金属層をエッチングして配線パターンを形成する従来のフィルム キャリアの製造方法では、発熱の面で細線ィ匕に限界がある。
[0006] こうしたフィルムキャリアの細線化とは別に、先端電子部品である半導体パッケージ にお ヽては、複数の導体層と絶縁層とを重ねて厚さ方向に電気的な導通性を確保し たビルドアップ配線板が広く使用されて 、る。このようなビルドアップ配線板にお!、て 、積層された層間に電気的導通を確保する方法として、積層された絶縁層にビアホ ールを形成し、このビアホール内にメツキ層を形成して厚さ方向の導通性を確保する 方法、ビアホール内に導電性ペーストを充填して厚さ方向の導通性を確保する方法 、銀バンプを形成して絶縁体層をこの銀バンプで突き破って厚さ方向の導通性を確 保する方法、ビアポストにより厚さ方向の導通性を確保する方法などが採用されてい る(エレクトロニクス実装学会誌, Vol.2、 No.6. p450-453 (1999);非特許文献 1、エレク トロ二タス実装学会誌 Vo1.2、No.l.p6-8(1999)非特許文献 2参照)。
[0007] しカゝしながら、上記のような方法では、配線パターンを形成する工程と、配線基板の 厚さ方向に導通性を確保する工程とは全く別の工程であり、ビルドアップ配線板を形 成するのに非常に複雑な工程を経る必要があった。また、このようにして形成された 層間接続で接続不良が発生することも多ぐより確実でかつ簡便な方法で層間接続 を確保する方法が求められている。さら〖こ、配線パターンが細線ィ匕し、配線パターン が高密度化するに伴いビアホールを形成するための領域も制限されるようになってき ており、厚さ方向に導通性を確保するビアホールの形成面積も小さくなつてきており、 従来のビアホールの内周壁面にメツキ層を形成して厚さ方向に導通性を確保する方 法ではビアホールおよびその周りのランドによって占有する面積が大きぐ昨今の配 線パターンの細線ィ匕および高密度化に対処できに《なりつつある。また、従来のビ ァホールあるいはバンプにより厚さ方向の導通性を確保する方法では、積層された 配線基板の厚さ方向の同じ位置にビアホールなどを重ねて形成すること (スタックアツ プビアを形成すること)が難しいために、各層で形成するビアホールの厚さ方向にお ける位置をずらして形成 (シーケンシャルビルドアップ)することが多ぐ半導体パッケ ージの設計の自由度が制限を受けることがある。
[0008] ところで、最近インプリント法と呼ばれるレジストパターンの製造方法が提案されて いる(例えば S. Y. Chouら, Appl. Phys. Lett.,voll67,p3314(1995)非特許文献 3参照) 。このインプリント法によるパターンの形成方法は、まず、シリコン基板を電子ビームリ ソグラフィ法などでエッチングすることにより表面に凹凸形状を有するモールドを作成 し、次いで、基板上に PMMAなどの榭脂膜を塗布し、この榭脂膜を基板と共に軟ィ匕 点以上の温度に加熱してから、この軟ィ匕した榭脂膜にモールドを圧着させて、モー ルドに形成された凹凸を榭脂膜に転写し、榭脂膜を軟化点以下の温度に冷却して榭 脂膜に転写された凹凸形状を固定する。次いで、モールドを榭脂膜表面力 撤去し て、凹凸を有する榭脂膜の内、凹部の底面に存在する残膜をリアクティブイオンエツ チング (RIE)などの異方性プラズマエッチング法により除去する。インプリント法は、シ リコン基板の表面に形成された凹凸を有する榭脂膜を利用してレジストパターンを形 成する方法である。
[0009] 上記のようなインプリント法は、シリコン基板に形成された凹凸を榭脂膜に転写する 際に用いる榭脂の軟ィ匕点以上の温度に榭脂を加熱し、凹凸を転写後には、榭脂を 軟ィ匕点以下の温度に冷却することが必要であり、処理時間が長くなるという問題があ る。
[0010] また、上記のようなインプリント法で用いられるモールドは、例えばシリコン基板を電 子ビームリソグラフィ法などでエッチングすることにより形成されるので、凹凸が転写さ れた榭脂層をモールドから離型する際に榭脂膜の一部がモールド内に残存すること があるという問題もある。
[0011] こうした問題点を解消するものとして、特許文献 1 (特開 2004-304097号公報)には、 インプリント法にお!、て、 PMMAのような熱硬化性の樹脂の代わりに光硬化性榭脂を 用いて、モールドとして光透過性を有するモールド基板を用いることが開示されて ヽ る。このような光硬化性榭脂を用いて光硬化反応により榭脂を硬化させることにより、 モールドの加熱 '冷却の工程を行うことなぐ光硬化によって榭脂を硬化させるために その製造工程を簡略することができる。
[0012] し力しながら、上記の方法では、モールドが、シリコン基板表面に、電子ビームリソグ ラフィ法などでエッチングすることにより凹凸形状を形成されるものであるために、モ 一ルドに形成された凹凸が転写された光硬化性榭脂からモールドを脱型する際に、 硬化した榭脂がモールド内に残存し易 、と 、う問題がある。
[0013] また、特許文献 2 (特開 2000-194142号公報)にも、熱硬化性榭脂の代わりに光硬 化性榭脂を用いることが開示されているが、上記と同様の問題がある。
[0014] さらに、特許文献 3 (特開 2003-77807号公報)には、パターン形成用の凸部または 凹部が形成されている圧着面を有するモールド本体にフッ素原子を含むプラズマ処 理により疎水化処理された表面処理層を有するモールドが開示されている。このよう にフッ素原子を含むプラズマ処理により表面処理をすることにより、脱型に関してはあ る程度の改善が期待できるが、モールドに形成される凹凸形状が基板に対して略直 角であり、凹凸の表面状態を改善したとしても、このようにして形成された凹凸内に侵 入して形成された榭脂硬化体からモールドを脱型する際に、形成された凹凸に欠損 が生じ易!、と 、う問題点は依然として存在する。
[0015] また、上述のように、近時、電子製品の小型化がさらに進んでおり、このようなフアイ ンピッチの配線パターンを形成するためには、例えばサブトラクティブ法 (Subtractive 法)などが適して 、るとされて!/、る。
[0016] しかしながら、このようなファインピッチの配線パターンを形成するのに適していると されているサブトラクティブ法 (Subtractive法)で超ファインピッチの配線パターンを製 造したとしても、配線パターンは絶縁基板の表面に凸状に突出して形成されるために 、ハンダ付けをする場合に配線パターンのボトム (絶縁基板側の配線パターンの底部 )をノヽンダが流れることにより、隣接する配線パターンとの間の短絡の原因となること がある。
[0017] 特に昨今の超ファインパターン化された配線パターンではこうしたノヽンダの流れ出 しによる短絡の危険性が高くなると考えられる。
[0018] こうしたノヽンダ接続によるブリッジの形成を防止する方法として配線パターン間をソ ルダーレジストで埋め尽くす方法がある力 この方法では配線パターンが超ファイン ピッチになると、非常に高い印刷位置合わせ精度が必要になるとともに、いくら位置 精度よく塗布を行えたとしても塗布したソルダーレジストの流れ出しによって、塗布予 定部分と実際に塗布された部分とを完全に一致させることはほとんど不可能である。
[0019] また、上記のようなソルダーレジストの代わりに、フォトレジストを用いることも考えら れるが、フォトマスクの位置合わせ精度にやはり限界があり、超ファインピッチの配線 ノ ターンを製造する際の方法としては不充分である。
[0020] また、上述のような位置合わせの問題とは別に、配線パターンにはアウター端子と してハンダボールを用いたチップサイズパッケージ(CSP)を使用することが多くなつて いるが、従来のサブトラクティブ法 (Subtractive法)などで製造された CSPは、ショルダ 一部を含めたパッドの面積が不均一になりやすぐ溶融したノ、ンダボールの高さが揃 わないとの問題がある。また、このような CSPでは、ポリイミドフィルムのような絶縁フィ ルムに形成された孔部のパッド上にハンダボールを配置してハンダ付けする場合、 ノ ッドボトムのコーナー部に空洞が生じやすぐハンダボールを用いた電気的接続の 信頼性が問題になることがある。
[0021] なお、特開 2003-218500号公報 (特許文献 4)には、支持体の上に積層された導電 性金属箔を配線パターン状に加工し、こうして形成された配線パターンを熱可塑性 榭脂中に埋め込み、次いで支持体を剥離して、熱可塑性榭脂フィルム中に配線バタ ーンを埋め込む埋め込み導体パターンフィルムの製造方法が開示されている。
[0022] し力しながら、この方法では、熱可塑性榭脂中に埋め込まれる導体パターンは、銅 箔などの導電性金属を、フォトリソグラフィ法を利用してエッチングすることにより形成 されており、超ファインピッチの配線パターンを有する配線基板の製造には適してい ない。 特許文献 1:特開 2004-304097号公報
特許文献 2:特開 2000-194142号公報
特許文献 3:特開 2003-77807号公報
特許文献 4 :特開 2003-218500号公報
非特許文献 1 :エレクトロニクス実装学会誌 , vol.2, No.6. p450-453 (1999)「ビルドアツ プ配線板の工法と特徴」
非特許文献 2 :エレクトロニクス実装学会誌 vol.2, No.l p6-8 (1999)「ビルドアップ技術 の動向と将来」
非特許文献 3 : S. Y. Chouら, Appl. Phys. Lett., vol.167, p3314(1995)
発明の開示
発明が解決しょうとする課題
[0023] 本発明は、所謂インプリント法による配線パターンの形成に利用するモールドおよ びその製造方法を提供することを目的として!/ヽる。
[0024] 本発明は、新規なインプリント用モールドを用いた配線基板の製造方法およびこの ようにして形成される新規な配線基板を提供することを目的として!/ヽる。
[0025] さらに本発明は、上記のようなモールドを用いて配線基板の表裏面に電気的導通 を形成するビアホールの形成方法を提供することを目的としている。
[0026] また、本発明は、上記のようにして形成される配線基板を多層に積層した多層配線 基板を製造する方法を提供することを目的として!ヽる。
[0027] さらにまた、本発明は、絶縁体中に超ファイン配線パターンが埋め込まれた配線基 板の新規な製造方法を提供することを目的として 、る。
[0028] さらに、本発明は、上記配線基板の製造方法により形成された新規な配線基板を 提供することを目的としている。
課題を解決するための手段
[0029] 本発明の配線基板形成用モールドは、支持基台と、該支持基台の一方の表面に 突出して形成された押し型パターンとからなり、該押し型パターンの同一断面におけ る支持基台側の断面幅が先端側の断面幅よりも広いことを特徴としている。
[0030] 本発明の配線基板形成用モールドにおいて、支持基台は、光透過性基台とするこ とがでさる。
[0031] さらに、本発明の配線基板形成用モールドは、光硬化性または熱硬化性榭脂層に ノターンを形成するための配線基板形成用モールドにお 、て、該配線基板形成用 モールドは、支持基台と押し型パターンとからなり、該配線基板形成用モールドには 、少なくとも 2種類の高さの異なる押し型パターンが形成されており、該押し型パター ンの内の最も高さの高い押し型パターンの高さと、該押し型パターンを侵入させる榭 脂層の厚さとの差が 0. 1〜3 /ζ πιであることを特徴としている。即ち、榭脂層の厚さよ りも最も高 、高さの押し型パターンの高さが 0. 1〜3 m低く形成されて 、る。
[0032] また、本発明の配線基板形成用モールドの製造方法は、支持基台の一方の表面 に形成された金属層の表面に、感光性榭脂層を形成し、該感光性榭脂層を露光現 像することにより該感光性榭脂硬化体力もなるパターンを形成し、該パターンをエツ チングレジストとして該金属層を選択的にエッチングする選択的エッチング工程を少 なくとも一回行うことにより、支持基台の表面に該金属からなるパターンを形成するこ とを特徴としている。
[0033] このように本発明の配線基板形成用モールドは、金属層をエッチング液でエツチン グすることにより押し型パターンを形成して 、るので、押し型パターンの断面形状が 支持基台側の底辺が頂部よりも広い台形状に形成されているので脱型が容易であり 、欠陥の少ない配線基板を製造することができる。
[0034] 本発明の配線基板は、表面に凹部を有する絶縁体層と該凹部に充填された導電 性金属と有する配線基板であって、該凹部に充填された導電性金属によって配線パ ターンが形成されていると共に、該凹状配線パターンの断面幅が、該絶縁体層の表 面力 深部に向かって減少するように形成されていることを特徴としている。
[0035] 本発明の配線基板は、支持体表面に未硬化または半硬化の硬化性榭脂層を有す る積層体の該硬化性榭脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとか らなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅 よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転 写し、該硬化性榭脂層を硬化させた後、 該モールドから積層体を脱型し、
該脱型した積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性榭脂硬化体層表面が露出するように研 磨することにより、凹状配線パターンを形成することより製造することができる。
[0036] また、本発明のビアホールの形成方法は、
支持体表面に、未硬化または半硬化の硬化性榭脂層を有する積層体の硬化性榭 脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとか らなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅 よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転 写し、該硬化性榭脂層を硬化させた後、
該モールドから積層体を脱型し、
該脱型した積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性榭脂硬化体層表面が露出するように研 磨することにより、該積層体の硬化性榭脂層を貫通するビアホールを形成することを 特徴としている。
[0037] さらに、本発明の多層積層配線基板の製造方法は、
導電性金属からなる支持体表面に未硬化または半硬化の硬化性榭脂層を有する 積層体の該硬化性榭脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとか らなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅 よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転 写し、該硬化性榭脂層を硬化させた後、
該モールドから積層体を脱型し、
好適には、凹部の底面のスミアを除去した後、
該脱型した積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性榭脂硬化体層表面が露出するように研 磨することにより、凹状配線パターンを形成すると共に該積層体の硬化性榭脂層を 貫通するビアホールを形成し、
該凹状配線パターンおよびビアホールが形成された硬化性榭脂硬化体表面に未 硬化または半硬化の硬化性榭脂層を形成し、該硬化性榭脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとか らなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅 よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転 写し、該硬化性榭脂層を硬化させた後、
該硬化性榭脂硬化体をモールドから脱型し、
好適には、凹部の底面のスミアを除去した後、
該脱型した硬化性榭脂層積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性榭脂硬化体層表面が露出するように研 磨することにより、凹状配線パターンを形成すると共に該積層体の硬化性榭脂層を 貫通するビアホールを形成する工程を少なくとも 1回行うことを特徴としている。
[0038] 本発明では、金属層をエッチングすることにより形成された押し型パターンを有する モールドを用いて、未硬化または半硬化の硬化性榭脂層に凹部を形成し、この凹部 に導電性金属を充填して硬化性榭脂硬化体の内部に凹状配線パターンを形成して いるので、こうして形成された凹状配線パターンは、絶縁体層である硬化性榭脂硬化 体の表面力も深部に向力つて、同一断面における断面幅が減少するように形成され ている。また、本発明の配線基板には、深さの異なる複数種類の凹状配線パターン を有することができ、さらにこのような深さの異なる凹状配線パターンの内で最も深く 形成された凹状配線パターンが絶縁体層である硬化性榭脂硬化体の裏面側にまで 貫通して!/、てもよ 、。このように絶縁体層の裏面側にまで達する凹状配線パターンは 、この配線基板の表裏面に電気的な導通性を確保するビアホールである。
[0039] 本発明の配線基板の製造方法によれば、絶縁体層に凹状配線パターンを形成す ると同時に、この絶縁体層にビアホールを形成することができる。
[0040] し力も、本発明で使用されるモールドは、押し型パターンを金属層をエッチングする ことにより形成されており、押し型パターンの断面形状が支持基台側の底辺が頂部よ りも広 ヽ台形状に形成されて!ヽるので脱型が容易であり、欠陥の少な!ヽ配線基板を 製造することができる。
[0041] 本発明の配線基板の製造方法は、有機絶縁性基材および該有機絶縁性基材の表 面に形成された金属薄膜の表面に、押し型基台の表面に押し型パターンが形成され た精密押し型を当接して加圧することにより、該金属薄膜側から有機絶縁性基材の 深部に向力つて、該精密押し型に形成された押し型パターンに対応した形態の凹部 を形成した後、該金属薄膜の上に該形成された凹部の深さより厚い金属メツキ層を 形成して該精密押し型によって形成された凹部にメツキ金属を充填し、次いで該金 属メツキ層の表面カゝら有機絶縁性基材が露出するまで金属メツキ層を研磨して配線 ノターンを形成することを特徴として ヽる。
[0042] また、本発明の配線基板は、有機絶縁性基材に形成された凹部の表面に金属薄 膜を介してメツキ金属が充填されて配線パターンが形成されていることを特徴として いる。
[0043] 上記配線パターンの表面に、該凹部に充填された金属とは異なる金属のメツキ層を 形成することが好ましい。
発明の効果
[0044] 本発明のモールドは、支持基台の表面に形成された金属層の表面に感光性榭脂 層を形成し、この感光性榭脂層を露光現像して所望のパターンを形成し、こうして形 成されたパターンをエッチングレジストとして金属層をエッチングして所望の押し型パ ターンを形成している。このようにして形成された押し型パターンの断面を見ると、押 し型パターンの頂部の幅よりも支持基台側である底部の断面の幅が広く形成されて いる。
[0045] 従って、このモールドを未硬化または半硬化の硬化性榭脂中に押し込んで、本発 明のモールドに形成されたパターン間に侵入した未硬化ある 、は半硬化状態の榭 脂を光および Zまたは熱をかけることにより硬化させることができる。しかもこのように して硬化した榭脂硬化体は、モールドに形成された押し型パターンとは逆にモールド の支持基台側の先端部 (頂部)の断面幅が支持基台側の基端側の断面幅よりも狭く 形成されるので、硬化した後の榭脂硬化体から本発明のモールドを型抜きする際に 、容易にモールドを型抜きすることができ、モールドの表面に榭脂硬化体などが付着 することがない。
[0046] また、本発明のモールドは、支持基台表面に形成された金属層を多段階でエッチ ングすることにより、高さの異なる押し型パターンを形成することができ、こうして形成 された最も高さの高い押し型パターンの高さと略同等の厚さに硬化性榭脂層を形成 することにより、この最も高さの高い押し型パターンにより形成される凹部を、榭脂硬 化体 (フィルム、シートあるいはボード)力も形成される絶縁体層に、ビアホールを形 成するための貫通孔として利用することができる。
[0047] さらに、本発明のモールドを使用して形成される凹状配線パターンの線幅は、通常 の場合 10 /z m以下、さらに露光 ·現像精度を上げることにより、ナノメーターサイズの 線幅を有する配線パターンを形成することも可能である力 このように線幅を細くして も、榭脂硬化体 (絶縁体層)の厚さ方向に深く凹状配線パターンを形成することにより 、本発明のモールドを用いて形成される凹状配線パターンの断面積を一定以上に確 保することができ、従って、本発明のモールドを用いることにより、形成された凹状配 線パターンの電気抵抗値が著しく高くなることがなぐ従って、通電した際に生ずるジ ユール熱による配線基板の過熱を防止することができる。
[0048] 本発明の配線基板には、硬化性榭脂層が硬化することにより形成された絶縁体層 に表面力も深さ方向に凹状の配線パターンが形成されており、この凹状配線パター ンは、支持基台の表面に形成された金属層の表面に感光性榭脂層を形成し、この感 光性榭脂層を露光現像して所望のパターンを形成し、こうして形成されたパターンを マスキング材として金属層をエッチングすることにより所望の押し型パターンが形成さ れたモールドを用いて、硬化性樹脂層に押し型パターンを転写することにより形成す ることがでさる。
[0049] 即ち、本発明で使用されるモールドは、支持基台の表面に形成された金属層の表 面に感光性榭脂層を形成し、この感光性榭脂層を露光現像することにより所望のパ ターンを形成し、こうして形成されたパターンをマスキング材として金属層をエツチン グして所望の押し型パターンを形成して 、る。このようにして形成された押し型パター ンの断面を見ると、押し型パターンの頂部の幅よりも支持基台側である底部の断面の 幅が広く形成されて ヽる台形状の形状を有する。このモールドに形成された押し型パ ターンを硬化性榭脂層に侵入させて硬化性榭脂層を硬化させ、次いで、このモール ドから硬化性榭脂硬化体を脱型することにより、硬化性榭脂硬化体 (絶縁体層)に凹 部配線パターンを形成するための凹部を形成することができる。このように絶縁体層 に凹部を形成する押し型パターンの形状が上記のように略台形状を有することから、 脱型を容易に行うことができ、硬化性榭脂硬化体 (絶縁体層)に欠落などが生じに《
、特に個々の線幅が狭ぐ線深さの深い凹部を形成しても脱型が容易であり欠陥が 生じにくい。従って、本発明によれば、配線密度を挙げるために配線幅を狭くして、 面積抵抗値を低くするために配線深さを深くした配線を容易に形成することができる
[0050] さらに、こうした本発明の配線基板における凹状配線パターンの線幅は、通常の場 合 10 /z m以下、さらに露光 ·現像精度を上げることにより、ナノメーターサイズの線幅 を有する凹状配線パターンを形成することも可能である。し力も、このように線幅を細 くしても、榭脂硬化体の厚さ方向に深く配線パターンを形成することにより、配線基板 に形成された凹状配線パターンの断面積を一定以上に確保することができ、従って 、本発明の配線基板に形成された凹部配線パターンの電気抵抗値が著しく高くなる ことがなぐこの凹部配線パターンに通電した際に生ずるジュール熱による配線基板 の過熱を防止することができる。
[0051] また、モールドの押し型パターンを、例えばハーフエッチングを繰り返して形成する ことにより、高さの異なるパターンを有する形成することができ、このような押し型バタ ーンを使用することにより、深さの異なる凹部を一括して形成することができる。
[0052] このようなモールドに形成された最も高さの高い押し型パターンにより形成される硬 化性榭脂硬化体 (絶縁体層)を貫通する貫通孔を用いて、ビアホールを形成すること ができる。そして、本発明によればこのようなビアホールの形成を配線パターンの形 成と同時に行うことができる。
[0053] さらに、上記のモールドを用いて硬化性榭脂層に所望のパターンを転写して凹部 配線パターンを形成する操作を繰り返すことにより、複数の配線基板が積層された多 層積層配線基板を製造することができる。このような多層積層配線基板にぉ ヽては、 積層される配線基板間の電気的導通を確保するビアホールの形成位置が自由に選 定でき、しかも、積層された配線基板間で確実に電気的接続を確保することができ、 このようにして積層された基板間で電気的接続を形成するビアホールの占有面積も 小さい。
[0054] 本発明の配線基板の製造方法では極薄の展延性の良好な金属被膜が表面に形 成された有機絶縁性基材の表明に形成された金属被膜側から凸型の逆配線パター ンを有する精密押し型 (金型プレス)を用いて基材上に配線回路の溝を形成した後 に精密押し型を引き上げて、上記のようにして形成された溝内に電気メツキにより金 属を析出させて凹部に金属を析出させて埋め尽くした後、形成された電気メツキ層の 表面カゝら有機絶縁性基材の榭脂層が露出するまでメツキ層を研磨することにより配線 パターンを形成して 、るので、この配線パターンは有機絶縁性基材中に埋もれた状 態で形成される。このように配線パターンは、有機絶縁性基材の表面と実質的に同 一面上に形成される。このように配線パターンが有機絶縁性基材の表面カゝら実質的 に突出して 、な 、ので、配線パターンのピッチ幅が狭 、場合であっても配線パター ン間でノヽンダブリッジが発生することがない。また、この配線パターンはメツキ層を研 磨して形成されているので、表面の状態を均一にすることができる。しカゝも、この配線 パターンは有機絶縁性基材と実質的に同一面に形成されているので、この配線パタ ーンにハンダボールを配置してもパットボトムにコーナー部が存在しないのでこの部 分に空隙が形成されることがない。したがって、ハンダボールを用いた場合の接続の 信頼性を非常に高くすることができる。
図面の簡単な説明
[0055] [図 1]図 1は、本発明の配線基板形成用モールドおよびこのモールドを用いて配線基 板を形成する際の例を模式的に示す断面図である。
[図 2]図 2は、本発明の配線基板形成用モールドを製造する工程の例を模式的に示 す断面図である。
[図 3]図 3は、本発明の配線基板形成用モールドを用いて配線パターンを形成する 工程の例を模式的に示す断面図である。
[図 4]図 4は、本発明の配線基板形成用モールドを用いた両面プリント配線基板の製 造工程の例を模式的に示す断面図である。 [図 5]図 5は、本発明の配線基板形成用モールドを用いたビルドアップ配線基板の製 造工程の例を模式的に示す断面図である。
[図 6]図 6は、モールドを用いてビアホールを形成する際の各工程における基板の例 を示す断面図である。
[図 7]図 7は、本発明の配線基板形成用モールドの他の製造例を示す図である。
[図 8]図 8は、本発明の配線基板形成用モールドの他の製造例を示す図である。
[図 9]図 9は、本発明の配線基板を製造する際の各工程における基板の断面を模式 的に示す図である。
[図 10]図 10は、本発明の配線基板を製造する際の各工程における基板の断面を模 式的に示す図である。
[図 11]図 11は、本発明で使用する精密押し型の断面を模式的に示す図である。 符号の説明
10···配線基板形成用モールド
11···硬質金属層
12···支持基台
13···感光性榭脂層
13a、 13b、 13c、 13d…ノ《ターン(マスキング材)
14a、 14b、 14c' ··押し型パターン
14a- 1、 14b- 1、 14c- 1'.'押し型パターンの頂部
14a- b、 14b- b、 14c- b'''押し型パターンの底部
16·· 'マスク
24a, 24b, 24c, 24d, 24e, 24f, 24g…空隙
25·· •残留層
30·· '積層体
32·· •支持体
32aゝ 32b、 32c、 32(1···凹状配線パターン
33·· '未硬化の硬化性榭脂層
34·· ,硬化体層 (絶縁体層)(感光性榭脂) 34a…絶縁体層
41···析出金属 (層)
45···導電性金属
45a, 45b、 454c" '導電性金属
46a, 46b, 46c' ··凹状配線パターン
55d, 55e, 55f, 55g' · ·凸状配線パターン
Tal · · '押し型パターン 14aの高さ
Rd',,硬化性榭脂層の厚さ
Bt…差厚
110···有機絶縁性基材
111…支持体
112···金属薄膜
120···凹部
122···金属メツキ層
124···メツキ金属
126···配線パターン
127···上端部
128···メツキ層
129·· '無電解スズメツキ層
130···精密押し型
131···押し型基台
133···押し型パターン
135···研磨具
発明を実施するための最良の形態
次に本発明の配線基板形成用モールドおよびその製造方法、これを用いた配線基 板およびその製造方法、並びに、ビアホールの形成方法について具体的に説明す る。さらに、本発明の新規な配線基板の製造方法およびこの方法により得られる配線 基板について具体的に説明する。 [0058] 図 1に本発明の配線基板形成用モールドおよびこのモールドを用いて配線基板を 形成する際の例を模式的に示す。
[0059] 図 1において、本発明の配線基板形成用モールドは付番 10で示されている。本発 明の配線基板形成用モールド 10は、支持基台 12とこの支持基台 12の一方の表面に 形成された押し型パターン 14a, 14bを有して!/、る。
[0060] 本発明の配線基板形成用モールド 10を形成する支持基台 12は、押し型パターン 14 a,14bを保持するものであり、金属、ガラス、榭脂などで形成することができる。この支 持基台 12は、配線基板の絶縁体層を感光性榭脂の硬化体で形成する場合には、こ の支持基台 12を光透過性基台とすることが好ましい。光透過性基台 12は、感光性榭 脂 34を硬化させるための光がこの基台を透過するものであればょ 、。光硬化性榭脂 の硬化には、電子線、紫外光、可視光、赤外光など種々の光線を使用することがで きるが、比較的短波長の可視光、あるいは、紫外光などを使用することが好ましい。
[0061] 本発明の配線基板形成用モールド 10を構成する支持基台 12は、配線基板を形成 する絶縁体層が熱硬化性榭脂の硬化体である場合には、金属、合成樹脂、ガラスな ど、ある!/、はこれらを組み合わせた板状体で形成することができる。
[0062] また、本発明の配線基板形成用モールド 10を形成する支持基台 12は、配線基板を 形成する絶縁体層が感光性榭脂の硬化体である場合には、感光性榭脂 34を硬化さ せるための光を透過するものであり、石英、石英ガラス、ガラス、透明合成樹脂などあ るいはこれらを組み合わせて形成された板状体が使用される。特に本発明では、絶 縁体層が感光性榭脂の硬化体である場合には、短波長の可視光ある ヽは紫外線を 使用することが望ましぐ光透過性基台 12としては、これらの光線を透過する特性を 有する石英、石英ガラス、パイレックス (登録商標)などを使用することが好ましい。ま た、光透過性基台 12として光透過性榭脂を使用する場合には、上記のような光線の 透過性のよい、アクリル榭脂、ポリエチレンテレフタレート、ポリエチレンナフタレート、 ポリカーボネート、ポリメタクリル酸メチルなどを使用することができる。またここで使用 する光透過性の榭脂は、押し型パターンをエッチングにより形成することから、エッチ ング液に対して安定な榭脂を使用することが望ましい。また、光硬化性榭脂 34は、殆 どが光重合により硬化するが、光重合により完全硬化させるためには、光照射時間を 著しく長くする必要があり、通常の場合、配線基板形成用モールドによって賦形され る形態が保持できる程度に光硬化性榭脂 34を硬化させた後には、加熱硬化して硬 化反応を完結させることが好ましぐこのようにして加熱硬化する場合には、こうした熱 硬化の際の加熱温度にも耐えうる程度、例えば軟ィ匕温度 120°C以上の榭脂を使用 することが好ましい。このような条件力ゝら本発明で光透過性榭脂を使用する場合には 、ポリカーボネートを使用することが好ましい。
[0063] このような支持基台 12は、特に可撓性を有している必要はなぐまた、型押しの際に ある程度の圧力をかけることから、ある程度の厚さを有することが望ましぐこの支持 基台 12の厚さは通常は 0. 3〜50mm、好ましくは 0. 5〜20mmの範囲内にある。
[0064] 上記のような支持基台 12の表面には、押し型パターン 14a,14b,14c' · ·が形成され ている。本発明の配線基板形成用モールド 10には、図 1および図 2(0に示すように、 高さの異なる複数の押し型パターン 14a, 14b, 14c · · ·が形成されている。そして、この ような図 1あるいは図 2(0に示すように、本発明の配線基板形成用モールド 10に形成 されている押し型パターン 14a,14b,14c' · ·の頂部 14a-t,14b-tにおける押し型パター ンの断面幅 Wa2あるいは Wb2と、押し型パターン 14a,14b,14c ' · ·の支持基台 12側に おける底部 14a_b, 14b_bの断面幅 Walあるいは Wblとは異なっている。例えば、底 部 14a-bの断面幅 Walと、頂部 14a-tの断面幅 Wa2とを比較してみると、明らかに頂部 14a_tの断面幅 Wa2は、底部 14a_bの断面幅 Walよりも狭く形成されている。このように 押し型パターンの頂部の断面幅を底部よりも狭く形成することにより、付番 34で示さ れる硬化性榭脂が硬化した後、本発明の配線基板形成用モールド 10を良好に脱型 することができる。特に本発明では、頂部と底部との断面幅の比 (WlZW2)、具体 的には WalZWa2、あるいは、 WblZWb2が、通常は 1. 01〜2. 0、好ましくは 1. 1 〜1. 5の範囲内にすることにより型抜きを容易に行うことができる。 W1ZW2が上記下 限値を下回るとモールドの脱離性が悪くなり、また上記上限値を上回るとファイン回 路の形成が困難になる。さらに、硬化性榭脂が光硬化性榭脂である場合には、この ように押し型パターンに傾斜をつけることにより、押し型パターンの法面にも光透過性 基台側から照射した光があたり、この法面部分も光硬化するので脱型した時の光硬 化性榭脂から形成されるパターン形状が崩れにくぐさらに、法面の光硬化反応が進 んでいるので、硬化性榭脂が押し型パターンに付着するのを有効に防止することが できる。
[0065] また、本発明の配線基板形成用モールド 10には、高さの異なる複数の押し型バタ ーンが形成されている。図 1では、硬化性榭脂 34の層厚 Rdと略同一の高さ Talを有す る押し型パターン 14aと、この高さ Talの約 1Z2の高さ Tbl有する押し型パターン 14b が形成された態様が示されており、図 2(0には押し型パターン 14aおよび押し型バタ ーン 14bのほかに、押し型パターン 14bの略半分の高さを有する押し型パターン 14cが 形成された態様が示されている。なお、図 1に示すように、最も高い押し型パターン 14 aの高さ Talは、硬化性榭脂層の厚さ Tdと同じ厚さ(あるいは高さ)であってもよいが、 硬化性榭脂層 34が形成されている支持体 32との接触により、押し型パターン 14aの先 端と、支持体 32とが直接接触すると、金属押し型パターン 14aの先端磨耗が生じ易い ので、図 1に示すように厚さ Btだけ硬化性榭脂層 34の厚さを厚くすることが望ま 、。 通常 Btの厚さは 0. 01〜3 /ζ πι程度である。
[0066] 本発明の配線基板形成用モールド 10は、支持基台 12表面に硬質の金属層 11を形 成し、この硬質の金属層 11を選択的にエッチングすることにより形成することができる
[0067] 図 2(a)〜(i)には、ガラス基台のような光透過性金属 12の表面に、金属層 11を形成し 、この金属層 11の表面に感光性榭脂層 13を形成して、この感光性榭脂層 13の表面 に所望のパターンが形成されたマスク 16を配置して(図 2(a))、このマスク 16側力 光 を照射して感光性榭脂層 13を露光現像してパターン 13aを形成した状態が示されて いる(図 2(b))。ここで使用する金属層 11を形成する金属としては、ニッケル、ニッケル 合金、コバルト、コバルト合金、銅、銅合金およびこれらの合金を挙げることができる。 また、この金属は、このモールドを繰り返し使用することから、使用により磨耗しにくい ように硬質であることが望ましぐまた、適正なエッチング液とエッチング方法を適用す ることで精密エッチングを行うことから、エッチング特性のよい金属が好ましい。本発 明においては、エッチング特性のよい銅、ニッケルが特に好ましい。また、場合によつ ては、その上にクロムなどの硬質金属をめつきする。
[0068] このようにエッチング特性のよい金属を用いることにより、リソグラフィ一で使用する 光あるいは電子ビームの波長にもよる力 頂部の最大断面幅が例えば、 650000nm 以下、好ましくは 35000nm以下、さらに好ましくは lOOOOnm以下のような比較的粗 いパターンから、頂部の最小断面幅が例えば lOnm以上、好ましくは lOOnm以上、さ らに好ましくは 1000應以上の比較的細線の押し型パターン (頂部断面幅)を形成す ることがでさる。
[0069] 本発明の配線基板形成用モールド 10は、例えば図 2に示すようにして製造すること ができる。
[0070] 図 2は、本発明の配線基板形成用モールドを 3回のエッチング工程を経て製造する 例に基いて、それぞれの工程におけるモールドの断面を模式的に示す図である。
[0071] 本発明の配線基板形成用モールド 10の製造方法では、図 2(a)に示すように、支持 基台 12の一方の表面に金属層 11を形成する。この金属層 11は、例えば支持基台 12 の表面に上述の金属を無電解メツキ法、電気メツキ法、ラミネート法、スパッタリング法 などを利用して形成することができる。メツキ法のほうが高硬度の金属層が得られる傾 向があり好ましい。この金属層 11の厚さは、形成しょうとする配線パターンの深さによ つて適宜選定することができる力 通常は、 65 μ m以下、好ましくは 50 μ m以下、さ らに好ましくは 40 m以下である。厚さの下限値は特に限定されるべきものではない 力 生産安定性を考慮すると、通常は 2 μ m以上、好ましくは 5 μ m以上、特に好まし くは 10 m以上である。
[0072] このようにして形成された金属層 11の表面に感光性榭脂層 13を形成し、この感光性 榭脂層 13の表面に所望の形状に形成されたマスク 16を配置して、このマスク 16の上 面力ゝら光を照射して感光性榭脂層 13を露光する。本発明で感光性榭脂層 13を形成 する感光性榭脂には、例えば上記のようにして光を照射すると、光が照射された部分 が硬化するタイプのものと、感光性榭脂を塗布すると硬化体が形成されるがこの硬化 体に光を照射すると、光が照射された部分が溶出可能に軟ィ匕するタイプのものとがあ るが、本発明においてはいずれのタイプの感光性榭脂を使用することもできる。図 2 は、後者の例を示している。
[0073] 図 2(a)および (b)において、マスク 16によって露光現像されたパターンは付番 13aで 示されている。即ち、図 2(a)に示すように、金属層 11の表面に感光性榭脂層 13を形 成して、この感光性榭脂層 13の表面にマスク 16を配置して感光性榭脂層 13を露光し 、さらに現像することにより図 2(b)に示すようにマスク 16に対応した部分の感光性榭脂 の硬化体 13aが金属層 11表面に残存する。
[0074] 本発明では、このように金属層 11の表面に残存した感光性榭脂の硬化体 13aをエツ チングレジストとして、金属層 11をエッチングする。
[0075] ここで金属層 11のエッチングに使用されるエッチング剤は、金属層 11を形成する金 属によって異なるが、当業者が通常のエッチング工程で使用するエッチング剤を使 用することができる。特に銅、銅合金、ニッケルあるいはニッケル合金のエッチング剤 としてサイドエッチングを防止するインヒビター、金属塩、酸化剤を保有する硫酸系あ るいは塩酸系の混合液を含むエッチング液を用いると、効率よぐ短時間で金属層を エッチングすることができ、このエッチングの際にサイドエッチングが生じにくいという 特性を有しており、本発明の配線基板形成用モールドを形成する際のエッチング液 として特に好ましい。
[0076] 図 2(c)に上記のようにして形成された感光性榭脂の硬化体をエッチングレジスト 13a として使用して金属層 11をノヽーフェッチングした状態が示されて 、る。
[0077] このようにハーフエッチングすることにより、エッチングレジスト 13aで保護されていな V、部分の金属層 11はエッチングされる力 エッチングレジスト 13aによって保護されて いる部分はエッチングされずに残存し、エッチングレジスト 13aと略同一の上面形状を 有する金属柱などの金属パターン 14aが、残存する金属層 11に対して台形状の形態 で略直角に立設される。
[0078] 上記のようにして第一回目のエッチングを行った後、この第一回目のエッチングで エッチングレジストとして使用した感光性榭脂の硬化体力 なるエッチングレジスト 13a は、必要に応じて、例えばアルカリ洗浄などにより除去されることが好ましい。エツチン グレジストの除去を行うことによりモールドを高精度にカ卩ェすることができるからである 。ここで使用されるアルカリ洗浄液としては、例えば 0. 5〜l%NaOH水溶液が用いら れる。
[0079] 上記のようにして第一回目のエッチングを行った後、残存する金属層 11および上記 工程で形成された押し型パターンおよび新たに形成しょうとする押し型パターン部分 の表面を、上記と同様にして形成された感光性榭脂の硬化体力もなるパターン (エツ チングレジスト) 13bで保護しながら再度エッチングすることにより、押し型パターンが 形成されていない金属層 11の表面に新たに押し型パターンを形成する。
[0080] 即ち、図 2(d)に示されるように、最初のエッチング工程で形成された押し型パターン 14aの頂部およびこうした押し型パターン 14aが形成されていない金属層 11の表面に 感光性榭脂を塗布して感光性榭脂層 13を新たに形成する。次いで、こうして新た〖こ 形成された感光性榭脂層 13の上面に所望のパターンを形成したマスク 16を配置して 感光性榭脂層 13を露光し ·現像することにより、図 2(d)および (e)に示すように感光性 榭脂の硬化体からなるパターンを形成し、このパターンをエッチングレジスト 13bとして 金属層 11をエッチングすることにより、図 2(1)に示すように、先の工程で形成した押し 型パターン 14aの加えて、この押し型パターン 14aよりも高さの低!、押し型 14bを形成 することができる。なお、ここで使用されたエッチングレジスト 13bは、アルカリ洗浄など により除去することが上述の理由により好ましい。
[0081] 上記のようにして第二回目のエッチング工程をノヽーフェッチング工程とすることによ り、図 2(1)に示すように、金属層 11を残存させることができ、図 2(g)に示すように、この ように残存した金属層 11の表面に感光性榭脂層 13を形成し、さらにこの感光性榭脂 層 13を、マスク 16を用いて露光 ·現像して感光性榭脂の硬化体でパターン (エツチン グレジスト) 13cを形成して、上記と同様にしてエッチングすることにより、押し型パター ン 14cを形成することができる。
[0082] 上記図 2に示す例では、図 2(0に示すように、三段階のエッチングを行って、高さの 異なる押し型パターン 14a, 14b, 14cを形成した。これらの押し型パターン 14a, 14b, 14c が形成されていない部分の金属層 11は、エッチングにより除去されており、押し型パ ターン 14a,14b,14cが形成されていない部分の表面には支持基台 12が露出している
[0083] このように支持基台 12表面に形成された押し型パターン 14a,14b,14cは、同一断面 を見ると、頂部 14a-t, 14b-t, 14c-tの幅が支持基台 12側の底部 14a-b, 14b-b, 14c-bの 幅よりも狭く形成されている。即ち、単一の押し型パターンについてみると、この押し 型パターンの頂部 14a-t, 14b-t,14c-t側のエッチング液との接触時間は、支持基台 1 2側の底部 14a-b,14b-b,14c-b側の接触時間よりも長いために、押し型パターン 14の 支持基台 12側である底部 14a-b,14b-b,14c-b力 先端に向かってそのパターン幅が 順次狭くなるように形成されており、押し型パターン 14の断面のパターン幅は、押し 型パターンの頂部 14a-t, 14b-t,14c-tにおいて、その断面幅が最も狭くなるように形 成されており、従って、押し型パターン 14の断面は略台形形状を有している。
[0084] このように本発明の配線基板形成用モールド 10に形成されている押し型パターン 1 4を先細に形成することにより、例えば図 1に示すように未硬化の榭脂中に押し型バタ ーン 14a,14bを侵入させ榭脂 34を硬化させた後、配線基板形成用モールド 10を除去 する型抜きの際に、押し型パターン 14を容易に榭脂硬化体力 抜き去ることができる 。特に型抜きの際に押し型パターン 14の法面に榭脂硬化体が付着することがなぐ本 発明の配線基板形成用モールド 10を頻繁に洗浄することなく押し型加工を行うことが できる。
[0085] なお、上記の例は、第一回目のエッチング処理を、金属層 11が残留するようにハー フェッチング工程としており、残留する金属層 11をさらにエッチングする必要があるが
、金属層 11を一回のエッチングにより除去してもよい。このようにエッチング工程を一 回で行う本発明の配線基板形成用モールドは、絶縁フィルムあるいは絶縁基板の表 裏面を貫通するビアホールを形成するためのモールドとして利用することができる。
[0086] また、本発明の配線基板形成用モールドは、上記のようにエッチングによる方法の 他に、例えば図 7に示すように、選択的なメツキ処理により形成することもできる。即ち 、上述したようにガラス板などの支持基台の場合は、まずガラスを密着性良好な金属 シードを形成し、その表面に押し型パターンを形成する部分を残して、レジストを塗 布する。このレジストが塗布されていない部分には、支持基台のシード表面が露出し ており、このように押し型パターンを形成すべき表面が露出した支持基台を 1回目のメ ツキ処理することにより、支持基台の露出表面にメツキ層を形成することができる。こ のようにして支持基台に複数の基台露出面を形成してメツキ処理することにより同一 の高さ (メツキ層厚さ)を有する複数個のメツキ層を形成することができる。このようにし て形成された複数個のメツキ層が、本発明の配線基板形成用モールドの押し型バタ ーンになる。このような配線基板用モールドにおいて、上述のように高さの異なる押し 型パターンを形成する場合には、上記のようにして 1回目のメツキ処理を行って立設さ れた押し型パターンの内、高さを高くしょうとする押し型パターンはそのままにして、そ のままの高さを維持しょうとする押し型パターンの表面にレジストを塗布して、メツキ処 理する。上記のようにして高さを維持しょうとする高さの低い押し型パターンの表面は 、レジストで被覆されていることから、このメツキ処理によってメツキ層が積層されること はな 、が、このようなレジストで被覆されて ヽな 、押し型パターンの上部には新たなメ ツキ層が積層され、このようにしてメツキ層が積層されることにより、押し型パターンの 支持基台からの高さを高くすることができる。上記のようなレジストによる被覆とメツキ 処理を繰り返すことにより、支持基台からの高さの異なる複数の押し型パターンを形 成することができる。ここで押し型パターンを形成するメツキ層は、硬質の金属からな ることが好ましぐ例えば Niメツキ層などで形成することができる。このようにして形成さ れる押し型パターンは、支持基台側の基部は、メツキ液との接触時間が長いことから 、支持基台側の基部の幅はこの押し型パターンの先端部の幅よりも広く形成される。 従って、上記のようにして形成された押し型パターンの断面形状は、上述のようにェ ツチングにより形成された押し型パターンと同様に断面形状が台形状になる。
[0087] なお、上記のようにしてメツキ処理により押し型パターンを形成した後、レジスト層は 、例えばアルカリ洗浄液、有機溶媒などを用いて除去される。
[0088] また、本発明の配線基板形成用モールドは、レーザー加工によっても形成すること ができる。即ち、図 8に示されるように、ガラスなどのモールドになり得る材料に、レー ザ一強度を無段階に変化させながらこの基材をレーザーエッチング加工を行うことに より、支持基台表面に上記と同様の押し型パターンを形成することができる。
[0089] 次に上記のようにして形成された配線基板形成用モールドを用いた配線基板の製 造方法について説明する。
[0090] 図 3(a)〜(Dは、本発明の配線基板形成用モールドを用いた本発明の配線基板の 製造工程の一例における断面図である。
[0091] 図 3(a)において、付番 10は、図 2において製造された本発明の配線基板形成用の モールドであり、図 2におけるものとは逆に、支持基台 12が上部に位置し、この支持 基台 12の下面力も押し型パターンが垂下するように配置されている。また、図 3(a)に ぉ 、て付番 30は、支持体 32の表面に未硬化または半硬化の硬化性榭脂層 33が配 置された積層体である。ここで未硬化の硬化性榭脂層 33は、硬化して絶縁体層を形 成するものであり、従って、ここで使用される硬化性榭脂は、硬化して絶縁体層を形 成するものである。
[0092] このような硬化性榭脂の例としては、熱あるいは光硬化性ポリイミド、熱あるいは光 硬化性のエポキシ榭脂、熱ある 、は光硬化性のウレタン榭脂などの前駆体ある 、は 半硬化状態 (Bステージの物)を挙げることができる。また、本発明で製造される配線 基板は、配線パターンを形成する際に加熱工程、エッチング処理工程、水洗工程、 金属拡散工程、メツキ工程、ボンディング工程など、加熱'冷却工程、水接触'乾燥ェ 程などを繰り返されることから、耐熱性、耐水性、耐アルカリ性、耐酸性、耐熱収縮. 耐熱膨張性などの寸法安定性などの特性に優れて 、ることが好ましく、上記の榭脂 の中でも熱および Zまたは光硬化性のポリイミド、熱および Zまたは光硬化性のェポ キシ榭脂を用いることが好まし 、。
[0093] このような未硬化ある ヽは半硬化の硬化性榭脂は、熱をかける力 および Zまたは 、光を照射することにより短時間で硬化して、モールドを撤去しても、この配線基板形 成用モールドに形成された形態が保持できる程度の形態保持性を有するものである ことが好ましい。
[0094] 積層体 30を構成する支持体 32は、最低限、未硬化の硬化性榭脂層 33を保持する 自己形態保持性を有するものであればよいが、後述するように未硬化の感光性榭脂 層を硬化させた後、この硬化させた硬化性榭脂層(絶縁体層) 34の裏面に凸状配線 ノターンを形成できるように、この支持体 32を導電性金属で形成することが好ま 、。 ここで支持体 32として導電性金属を用いる場合には、導電性金属として、銅、銅合金 、アルミニウム、アルミニウム合金、銀、銀合金などを使用することができる。このような 導電性金属を用いた場合の支持体 32の厚さは、通常は1〜40 111、好ましくは 2〜2 0 μ mである。
[0095] 例えばこの支持体 32として銅を使用する場合には、電解銅箔あるいは圧延銅箔の
V、ずれをも使用することができる。
[0096] 本発明にお ヽて上記の配線基板形成用モールド 10を用いて配線基板を製造する に際しては、図 3(a)に示されるように、本発明の配線基板形成用モールド 10の押し型 パターン 14を、積層体 30の支持体 32の表面に形成された未硬化あるいは半硬化の 硬化性榭脂層 33中に侵入させる。図 3(b)に、感光性榭脂層 33に押し型パターン 14を 侵入させた状態が示されており、配線基板形成用モールド 10が侵入させる段階では 硬化性榭脂層 33は硬化しておらず、支持基台 12と共に押し型パターン 14を押し下げ ることにより、未硬化の硬化性榭脂を押しのけて押し型パターン 14が硬化性榭脂層 内に侵入する。
[0097] こうして押し型パターンを硬化性榭脂層 33内に侵入させた後、硬化性榭脂 33をカロ 熱するかおよび zまたは光を照射することにより硬化させる。
[0098] 本発明において、感光性榭脂層を光硬化させる場合には、本発明の配線基板形 成用のモールド 10に形成された光透過性基台 12側力 感光性榭脂層 33を硬化させ るために光照射を行う。即ち、配線基板形成用のモールド 10の押し型パターン 14が 形成されていない支持基台(光透過性基台) 12の表面には金属は存在していないの で、この部分は光が透過して積層体 30の感光性榭脂 33を光硬化させる。他方、押し 型パターン 14は、金属で形成されており、この部分は光が透過しないので、感光性榭 脂は硬化しないと思われがちである力 光の回折、反射などに起因にして、押し型パ ターン 14によって直接光が照射されない部分の感光性榭脂の少なくとも一部は光硬 化する。この場合、モールドの透光部:パターンの面積比率が、 80 : 20〜20 : 80の 範囲にあることが好ま 、。このように感光性榭脂を硬化させるための光照射ェネル ギ一は、通常は 50〜2000mJ/cm2、好ましくは 100〜1000mJ/cm2の範囲内にあり、 例えば波長 250〜450應の紫外光を用いる場合には、照射時間は、 5〜120秒間、 好ましくは 15〜50秒間である。
[0099] このように感光性榭脂に上記のように配線基板形成用モールド 10の光透過性基台 12を介して光照射を行うことにより感光性榭脂の少なくとも一部が硬化するので、この 感光性榭脂層 33に転写された形態は、配線基板形成用モールド 10を抜き取っても 形成された形態が崩れることはな ヽ。
[0100] また、硬化性榭脂層 33が熱硬化性榭脂から形成されている場合には、プレス機に 加熱手段を配置して押し型パターン 14が侵入した状態で熱硬化性榭脂を硬化させる 。この場合の温度は、使用する熱硬化性榭脂によって異なるが、例えば熱硬化性ェ ポキシ榭脂前駆体ある ヽは半硬化させたエポキシ榭脂を使用する場合には、通常は
100〜200。C、好ましくは 130〜200。Cの温度に 15〜180分間、好ましくは 30〜90 分間加熱することにより、硬化性榭脂の硬化体を形成することができる。
[0101] なお、硬化性榭脂は、光あるいは熱によって硬化するものである力 より効率的に 硬化反応を行うために光照射をすると共に加熱してもよい。硬化反応に熱および光 を併用する場合には、上記のような加熱時間をかけて加熱し、硬化反応が迅速に進 行しやすい温度条件に加熱した後、上記のように短時間光を照射することにより、効 率よく硬化反応を完結させることができる。
[0102] 本発明において、上記のようにして光照射あるいは加熱することによって積層体 30 に形成されて ヽる硬化性榭脂層 33の硬化体 34を形成した後、図 3(c)に示すように、 配線基板形成用モールド 10を撤去することにより、この硬化性榭脂層 33の硬化体 34 には、押し型パターン 14&, 141>,14(;に対応した空隙24&,241),24(;が形成される。このよう に硬化性榭脂層 33を硬化させることにより形成された硬化性榭脂層 33の硬化体は、 この配線基板にぉ 、て絶縁体層 34となる。
[0103] 前述のように、上記のように硬化性榭脂層 33の厚さ Rdは、配線基板形成用モール ド 10に形成された押し型パターン 14の内の最も高い押し型パターン 14aの高さ Talより も僅かに厚くされており、この感光性榭脂層 33の厚さ Rdと、最も高い押し型パターン 1 4aの高さ Talとの差厚 (Bt)の硬化性榭脂層の残留層 25が支持体 32の表面に残留す る。また、配線基板形成用モールド 10を撤去することにより形成される空隙 24a,24b,2 4cの内周壁面にも榭脂残渣が残存することがある。
[0104] 本発明では、このような絶縁体層(硬化性榭脂層の硬化体層) 34に形成された最も 深い空隙 24aの底部にある残留層 25を除去してこの最も深い空隙 24aの底部が支持 体 32に連通させ、さらに空隙 24a,24b,24cに残存する残渣を除去するための処理を施 すことが望ましい。
[0105] 空隙 24aの底部に残存する残留層 25は、デスミア処理により除去することができる。
このデスミア処理を行うことにより、最も深い空隙 24aの底部に残存する残留層 25を除 去することができ、この最も深い空隙 24aの底部に支持体 32の上面が露出する。また 、空隙 24a,24b,24c内部に残留することがあるスミア (残渣)を除去することができる。
[0106] 図 3(d)に上記のようにしてデスミア処理された基板の断面図を示す。図 3(d)に示す ように、最も深い空隙 24aの底部には、絶縁体層 34に積層された支持体 32の上面が 露出している。
[0107] 本発明では、こうして形成された空隙を有する絶縁体層 34の表面に導電性金属を 析出させる。このような導電性金属の析出は、絶縁体層 34の表面に止まらず、空隙 24 a,24b,24c内部にも析出して、空隙 24a,24b,24c内部が析出した金属で充填される。さ らに、この析出金属層 41は、絶縁体層 34の表面全体を覆うように形成される。
[0108] このような析出金属層 41は、凹状配線パターンあるいは配線パターンを厚さ方向に 電気的に接続するビアホール内導電体を形成するものであり、導電性金属から形成 されている。このような導電性金属の例として、銅、銅合金、スズ、スズ合金、銀、銀合 金、金、金合金、ニッケル、ニッケル合金、さらにはこれらの導電性金属を含む合金 などを挙げることができる。本発明では、この析出させる導電性金属として、銅または 銅合金を使用することが好まし 、。
[0109] 上記のような金属は、乾式法あるいは湿式法のいずれの方法でも析出させることが できるが、特に本発明では、無電解メツキ法および Zまたは電気メツキ法により析出さ せることが好ましい。ここで無電解メツキ液および電気メツキ液としては、従来使用さ れている穴充填に適したメツキ液を用いる。このようなメツキを行うことにより、空隙 24a, 24b,24c内部に導電性金属が析出して充填されると共に、絶縁体層 34の表面にも通 常は 0. 01〜15 μ m、好ましくは 0. 5〜3 μ mの導電性金属層 41が形成される。なお 、上記絶縁体層 34に形成されて ヽる最も深!、空隙 24aに充填された導電性金属層 45 aは、その先端部が支持体 32にまで到達して支持体 32と接触しており、その基端は、 支持体 32が形成されて ヽる絶縁体層 34の支持体 32が配置されて ヽる面と反対の面 にあるので、この最も深い空隙 24aに充填された導電性金属層 45aは、絶縁体層 34の 表裏面を電気的に接続する電気的導通部となる。
[0110] 上記のようにして析出金属層 41を形成した後、図 3(1)に示すように、絶縁体層 34の 表面に析出した析出金属層 41を研磨して、絶縁体層 34の表面を露出させる。この研 磨には、化学研磨、機械研磨があるが、本発明ではいずれの研磨方法を採用するこ とができるし、さらに両者を組み合わせてもよい。必要な場合は、図 3 (d)の後に無電 解ニッケルメツキによりバリア層を形成することもある。研磨を行い、平滑にすることは
、配線回路の細線ィ匕に有利である他、実装信頼性の向上にも有利である。
[0111] このように絶縁体層 34の表面を研磨することにより絶縁体層 34の表面が露出すれ ば、空隙 24aに充填された導電性金属 45a、空隙 24bに充填された導電性金属 45b、 空隙 24cに充填された導電性金属 45cは、絶縁体層 34の表面では絶縁状態になり、 それぞれ、絶縁体層 34中に埋設された独立した凹状配線パターン 46a,46b,46cにな る。
[0112] 図 3(f)に示す凹状配線パターン 46bと凹状配線パターン 46cとはその断面積は同一 であるが、絶縁体層 34の表面に占める凹状配線パターン 46bの面積は、凹状配線パ ターン 46cの絶縁体層 34の表面に占める面積の 1Z2である。従って、同一断面積の 凹状配線パターンを形成するのであれば、図 3(1)において付番 46bに示すように、凹 状配線パターンを絶縁体層 34の深さ方向に深く形成することにより、高い配線密度 の配線基板を形成することができる。また、凹状配線パターンが細線化された場合で あっても、厚さ方向に凹状配線パターンを深く形成することにより、凹状配線パターン の断面積が大きくなり、通電時に、こうした凹状配線パターンからの発熱が少なくなる
[0113] また、凹状配線パターン 46aは、絶縁体層 34の表裏面を貫通するように形成されて おり、このような凹状配線パターン 46aは、絶縁体層 34の表裏面を電気的に接続する ビアホールとして使用することができる。
[0114] 特に、裏面側にある支持体 32が銅箔などの導電性金属で形成されている場合には 、常法に従って凸状配線パターンを形成することによりビアホールにより絶縁体層 34 の表裏面に電気的接続が形成された両面配線基板を形成することができる。即ち、 図 4(a)に示すように絶縁体層 34に凹状配線パターン 46a,46b,46cを形成した後、銅な どの導電性金属力もなる支持体 32の表面に感光性榭脂層 13を形成する。さらに図 4( b)に示すように、この感光性金属層 13の表面に所望の形態が形成されたマスク 16を 配置して露光'現像することにより、感光性榭脂層 13の硬化体層 13aを形成する。次 いで、図 4(c)に示すように、この硬化体層 13aをマスキング材として支持体 32をエッチ ングして凸状配線パターン 32a,32b,32c,32dを形成する。
[0115] 図 4(c)に示すように、凸状配線パターン 32aはその底部で凹状配線パターン 46aと 接続しており、また凸状配線パターン 32dはその底部で凹状配線パターン 46aと接続 しており、この配線基板は、絶縁体層 34を介して、表裏面にそれぞれ独立に凸状配 線パターンあるいは凹状配線パターンが形成されて ヽると共に、これらの配線パター ンは、絶縁体層 34を貫通して形成された配線パターン 46a (ビアホール)によって電気 的に接続される。
[0116] また、本発明によれば、多層積層基板 (ビルドアップ配線基板)を製造することがで きる。
[0117] 例えば、図 3に示されるようにして支持体 32の表面に硬化性榭脂硬化体 (絶縁体層 ) 34とこの絶縁体層 34内に凹状配線パターン 46a,46b,46cを形成し、この絶縁体層の 表面に、未硬化または半硬化の硬化性榭脂層を形成した後、図 5(a)に示すように、 配線基板形成用のモールド 10を押し下げて、このモールド 10に形成されている押し 型パターン 14a, 14b, 14cを硬化性榭脂層に侵入させる。次いで配線基板形成用モー ルド 10の光透過性基台 12側から光を照射する力 あるいは、硬化性榭脂を加熱する ことにより、硬化性榭脂層を硬化させる。この硬化の際には、上記と同様に、硬化性 榭脂を加熱しながら光照射してもよい。
[0118] こうして硬化性榭脂層を硬化させた後、配線基板形成用モールド 10を撤去すること により、図 5(b)に示されるように、硬化性榭脂硬化体からなる絶縁体層 34aを形成する oこの絶縁体層 34aには、配線基板形成用モールド 10に形成されていた押し型バタ ーンの形状に対応する形状の空隙 24d,24e,24f,24gが形成されて 、る。このようにして 形成された空隙 24d,24e,24f,24gの内で、空隙 24d,24eが最も深い空隙である力 空 隙 24dとこの空隙 24dの下部に形成されている配線パターン 46aとの間、および、空隙 24eとこの空隙 24eの下部に形成されている配線パターン 46cとの間には、残留層 25が あり、これらの空隙 24dおよび空隙 24eは、これらの下部にある配線パターン 46aおよ び配線パターン 46cには到達して!/、な!/、。
[0119] 次いで、図 5(c)に示すように、デスミア処理を行い、残留層 25を除去して空隙 24d、 空隙 24eを、これらの下部にある配線パターン 46a、配線パターン 46cに連通させると 共に、空隙 24d,24e,24f,24gに接している絶縁体層の壁面などに付着している残渣を 除去する。
[0120] こうしてデスミア処理を行った後、図 3(e)に示すものと同様に、空隙 24d,24e,24f,24g 内および絶縁体層 34aの表面に、導電性金属を析出させる。次いで、絶縁体層 34a表 面に析出した導電性金属を、絶縁体層 34aの表面が露出するように研磨することによ り、図 5(d)に示すように、それぞれの凹状配線パターン 55d,55e,55f,55gを幅方向に独 立させることができる。他方、凹状配線パターン 55dは、その下の形成されている配線 基板の凹状配線パターン 46aと電気的に接続されており、また、凹状配線パターン 55 eは、その下に形成されている凹状配線パターン 46cと電気的に接続されており、凹 状配線パターン 55dおよび凹状配線パターン 55eは、この層の表面側と裏面側にある 配線パターンとを電気的に接続するビアホールを形成して 、る。
[0121] そして、上記の工程を繰り返すことにより、多層積層された多層積層配線基板を製 造することができる。
[0122] このように本発明の配線基板形成用モールドを使用すれば、絶縁体層 34aに凹状 配線パターン 55d,55e,55f,55gを形成すると同時に、絶縁体層 34aに形成された凹状 配線パターンとその配線パターンの下部にある絶縁体層 34に形成された配線パター ンとを厚さ方向に接続することができ、しかもこのように凹状配線パターンを厚さ方向 に接続するビアホールの形成位置を自由に設定することができる。さらに、このビアホ ール内には配線パターンを形成する導電性金属と同じ金属が充填されており、厚さ 方向の導通信頼性が非常に高くなると共に、ビアホール内には導電性金属以外の 物質を充填する必要がない。
[0123] なお、図 5で絶縁体層 34は、支持体 32の上に形成されており、配線基板を積層する 際にこの支持体 32をそのまま使用している力 この支持体 32として導電性金属を使 用する場合には、図 4に示すように、この支持体 32をエッチングして凸状配線パター ンを形成することもできる。
[0124] このようにして本発明によれば、多層積層配線基板を積層する際に凹状配線バタ ーンとビアホールとを同時に形成することができる。し力も、このようにして形成される ビアホール内には、凹状配線パターンを形成する導電性金属以外のものは含有され て ヽな ヽので、このビアホーノレ内の電気抵抗値が高くなることはな!/、。
[0125] 上記の例は、ビアホールと凹状配線パターンとを同時に形成した例である力 本発 明によれば、絶縁体層にビアホールだけを形成することもできる。
[0126] 例えば図 6(a)〜( に示すようにしてビアホール形成用の押し型パターン 14を有する モールド 10を形成する。即ち、図 6(a)に示すように、支持基台 12の表面に金属層 11を 形成し、この金属層 11の表面に感光性榭脂層 13を形成し、この感光性榭脂層 13の 表面にマスク 16を配置して、感光性榭脂層 13を露光 ·現像することにより、感光性榭 脂硬化体力もなるパターン 13aを形成する(図 6(b)参照)。
[0127] 次いで、図 6(c)に示されるように、パターン 13aをマスキング材として、金属層 11をェ ツチングすることにより、押し型パターン 14を形成する。このようにエッチングにより形 成された押し型パターン 14は、上面がマスキング材であるパターン 13aによって保護さ れており、このパターン 13によって保護される金属層 11の上面の断面幅は、パターン 13aの断面幅と略同一であるが、金属性押し型パターン 14力 金属層 11をパターン 13 aをマスキング材とするエッチングにより形成することから、形成される押し型パターン 14は、支持基台 12に近づくにつれて次第に断面幅が大きくなる。図 6(d)には、例えば アルカリ洗浄などにより、マスキング材であるパターン 13aが除去されたモールド 10が 示されており、このモールド 10に形成されている押し型パターン 14は、支持基台 12側 における断面幅 14bt力 押し型パターン 14の頂部 14tpよりも広く形成された断面形状 が台形の形状を有している。
[0128] 図 6(e)には、支持体 32の表面に形成された未硬化または半硬化の硬化性榭脂層 3 3に、上記のようにして形成されたモールド 10が侵入して、未硬化または半硬化の硬 化性榭脂層 33に、モールド 10に形成された押し型パターン 14の形態が転写された状 態が示されている。このように押し型パターン 14を硬化性榭脂 33に侵入させた後、加 熱あるいは光照射することにより硬化性榭脂層 33を硬化させて硬化性榭脂硬化体 34 にする。このようにして形成された硬化性榭脂硬化体 34はこの配線基板の絶縁体層 3 4となる。
[0129] このようにして硬化性榭脂層 34を硬化させた後、モールド 10を撤去することにより、 図 6(1)に示すように、絶縁体層 34には、押し型パターン 14に対応した形態の空隙 24が 形成される。
[0130] こうして形成された空隙 24は、押し型パターン 14の高さよりも、硬化性榭脂層の厚さ を僅かに厚くして金属押し型パターン 14の先端部の欠損の発生などを防止するため に、空隙 24の底部には残留層 25が残存するのが一般的で、ビアホールを形成するた めには、このような残留層 25を除去する必要がある。
[0131] 本発明ではこうした残留層 25を除去し、さらに空隙 24内壁などに残存する残渣 (スミ ァ)を除去するために、デスミア処理を行う。
[0132] このようにしてデスミア処理を行うことにより、図 6(g)に示すように、空隙 25は絶縁体 層 34を貫通して、絶縁体層 34の下部にある支持体にまで到達する。
[0133] こうして貫通孔を形成した後、図 6(h)に示すように、貫通孔を含め絶縁体層表面に 導電性金属 45を析出させることにより、貫通孔内に導電性金属を充填すると共に、貫 通孔が形成されていない絶縁体層 34の表面にも導電性金属 45の析出層 41を形成す る。
[0134] こうした形成された導電性金属の析出層 41を、絶縁体層 34が露出するまで研磨す ることにより、絶縁体層 34の表面の導電性金属の析出層 41は除去され、ビアホール 4 6を形成することができる。
[0135] このようにして形成されたビアホール 46は、空隙 24に導電性金属が充填されて形成 されており、絶縁体層 34の表裏面に電気的接続を確保するためのビアホールとして 非常に高い信頼性を示す。
[0136] し力もこうして形成されたビアホールは、絶縁体層 34の任意の位置に形成すること ができると共に、配線基板の表面におけるビアホールの形成面積を小さくすることが できる。さらに、この方法によれば、ビアホールの横断面形状を円形あるいは略円形 など、従来のビアホールにおいて採用されていた形態に限定する必要はなぐ例え ば帯状のビアホールなどを形成することも可能である。
[0137] 上記のようにしてビアホール 46を形成した後、絶縁体層 34の表面に導電性金属層 を形成して、この導電性金属層にさらに感光性榭脂層を形成して、この感光性榭脂 層を露光'現像することにより、選択的にエッチングして凸状配線パターンを形成する ことができる。また、絶縁体層 34表面に直接感光性榭脂層を形成し、この感光性榭脂 層を露光'現像して所望のパターンを形成して、形成されたパターンをマスキング材 として新たに導電性金属を析出させて配線パターンを形成することもできる。さらに、 上記の説明では図 6(h)で形成された金属層を絶縁体層 34が露出するまで研磨する 代わりに、この導電性金属の析出層の表面に感光性榭脂層を形成し、この感光性榭 脂層を露光'現像しては感光性榭脂硬化体からなる所望のパターンを形成し、このパ ターンをマスキング材として導電性金属の析出層を選択的にエッチングして配線パタ ーンを形成することもできる。
[0138] また、絶縁体層 34の裏面側にある支持体 32として導電性金属を使用した場合には 、図 4に示すものと同様にして、この導電性金属からなる支持体 32の表面に感光性榭 脂層を形成し、この感光性榭脂層を露光'現像することにより、所望のパターンを形 成し、こうして形成されたパターンをマスキング材として、導電性金属からなる支持体 3 2を選択的にエッチングして、絶縁層 34の裏面側にも配線パターンを形成することが できる。
[0139] このようにして得られた両面に配線パターンが形成された両面基板は、配線基板と してそのまま使用することができるとともに、上述の多層積層配線基板を形成する際 の配線基板として利用し、この両面配線基板の表面にさらに多層の配線基板を積層 することちでさる。
[0140] 本発明で使用する配線基板形成用のモールドは、支持基台とこの支持基台の表面 に積層された金属層を選択的にエッチングすることにより形成された押し型パターン とからなり、金属エッチングの特性から、形成される押し型パターンの頂部の断面幅 が支持基台側の押し型パターンの断面幅よりも必ず小さくなる。従って、本発明にお V、て、上記のような配線基板形成用モールドを未硬化の硬化性榭脂層中に侵入させ て、硬化性榭脂を硬化させて、この硬化性榭脂を絶縁体層に変換した後、この配線 基板形成用モールドと絶縁体層とを脱型分離する際に、配線基板形成用モールドと 絶縁体層とを容易に分離することができる。特に押し型パターンが、エッチングにより 形成されているためにその断面形状が頂部に向力つて断面幅が狭くなるように台形 状に形成されており、さら〖こは、硬化性榭脂が硬化する際に僅かに硬化収縮するた めに、脱型が非常に容易になる。 [0141] また、本発明の配線基板形成用モールドを使用することにより、絶縁体層に凹状配 線パターンと、この絶縁体層を貫通するビアホールを同時に形成することができる。し 力も、こうして形成される凹状配線パターンの形成金属とビアホールの形成金属とが 同一であるので、形成された凹状配線パターンとビアホールとで電気的特性が変動 することがない。
[0142] また、本発明の配線基板形成用モールドを使用することにより、このモールドを形 成する際のエッチング状態を変えることにより、形成される押し型パターンの高さを変 えることができる。従って、配線パターンの電気抵抗に影響を与える配線パターンの 断面積を、絶縁体層に形成する配線パターンの深さによって調整することができる。 従来の絶縁フィルム表面に形成された導電性金属層を選択的にエッチングすること により形成されていた配線基板では、電気抵抗が高くなるために配線パターンの幅 は、 35 /z mよりも細くすることは困難であるとされていた力 本発明の配線基板形成 用モールドを用いて配線基板を形成することにより、線幅を 35 μ m未満としても絶縁 体層の深さ方向に配線パターンを深く形成することにより、配線パターンの断面積を 一定以上にすることができるので、配線パターンをさらに超細線ィ匕することが可能に なる。
[0143] さらに本発明は、上記とは別の新規な配線基板の製造方法およびこの方法により 得られる配線基板について具体的に説明する。
[0144] 図 9、図 10は、本発明の配線基板を製造する際の各工程における基板の断面を模 式的に示す図である。
[0145] 図 9(a)には、本発明で使用する有機絶縁性基材が付番 110で示されている。この有 機絶縁性基材 110は、電気絶縁性を有する有機材料で形成することができる。また、 この有機絶縁性基材 110は、例えば、液晶ポリマー、エポキシ榭脂、ポリイミド、硬化ま たは未硬化の積層糊剤を使用することができる。ここで積層糊剤としては、例えば、 巴川製紙所製の X糊を挙げることができる。
[0146] この有機絶縁性基材 110は、通常は可撓性を有している。例えば、エポキシ榭脂、 ポリイミド榭脂、硬化した後の積層糊などは硬質であることが多ぐこのような硬質の榭 脂を使用する場合には、例えばエポキシ榭脂硬化前駆体、ポリアミック酸、未硬化の 積層糊剤などを用いることにより、精密押し型を用いる際には軟質の状態で使用し、 後の工程で加熱または露光した際に硬化させることができる。上記のように榭脂を硬 ィ匕させながら有機絶縁性基材 110を使用する際には硬化前の榭脂を塗布するために 支持体を用いることができる。図 9(a)には支持体が付番 111で示されている。この支持 体 111は、有機絶縁性基材 110を形成する途中の工程で有機絶縁性基材 110を支持 するものであり、特に絶縁性である必要はない。このような支持体 111としては、例え ば電解銅箔、アルミニウム箔などの金属箔、合成樹脂フィルムなどを使用することが できる。この支持体 111は、硬化が完了してないなど、形態が確定していない有機絶 縁性基材 110の形態を保持するものであり、有機絶縁性基材 110の形態が確定した 後に剥離除去することもできるし、またこの支持体 111を残して有機絶縁性基材 110の 一部を形成されることちできる。
[0147] 従って、本発明で使用される有機絶縁性基材 110は、押し型によって凹部が形成さ れる層が、上記のように絶縁性を有し、かつ可撓性を有していればよぐ単層構造で あっても多層構造であってもよ 、。
[0148] 上記のような有機絶縁性基材 110の厚さは、押し型によって凹部が形成可能な厚さ であればよぐ形成される凹部の深さは通常は 5〜30 m程度であるから、有機絶縁 性基材 110の凹部が形成される部分の厚さがこの凹部深さ以上であればよぐ単層の 有機絶縁性基材 110を用いる場合には、有機絶縁性基材 110の厚さは、通常は 12. 5〜75 /ζ πι程度であり、また、多層構造の有機絶縁性基材 110を用いる場合には、凹 部が形成される表層の厚さが通常は 12. 5〜50 m程度である。
[0149] 本発明では上記有機絶縁性基材 110の一方の面に、金属薄膜 112を形成する。
[0150] ここで形成する金属薄膜 112は、厚さが通常は 0. 1〜1 μ m、好ましくは 0. 2〜0. 8
IX mの範囲内にある展延性の良好な金属によって形成されている。上記のような厚さ の金属薄膜を形成することにより、押し型をプレスしても、金属薄膜にクラックなどの 欠陥が生じにくくなる。金属薄膜 112は押し型により押されたときの破断を防ぐ観点か ら伸び率 eが 0. 07以上のものを採用することが好ましぐ伸び率 eが 0. 2以上のもの を採用することが一層好ましい。伸び率 eの上限値は特に制限されるものではないが 、経験的には、この上限値は 0. 5程度である。このような伸び率 eを有する金属薄膜 を使用することにより、クラックなどの欠陥が生じに《なる。ここで金属薄膜の伸び率 eは、常温において、所定長さの金属薄膜を延伸したときの破断に至るまでの延伸長 さを、元の金属薄膜の長さで割った値であり、例えば 10mmの金属薄膜が 13mmで 破断した場合を例にして説明すると、 (13mm- 10mm) /10mm=0. 3であり、この「 0. 3 (無次元)」がこの金属薄膜の伸び率 eである。
[0151] 本発明において、上記のような特性を有する金属薄膜は、例えば以下に記載する ような方法で形成することができる。
[0152] 第 1の方法は、上記有機絶縁性基材 110の無電解銅メツキにより展延性のよい金属 薄膜を形成する方法である。
[0153] この方法では、上記有機絶縁性基材 110の表面に銅が析出しやすいように、活性 化処理を施した後に無電解銅メツキをすることが好ま ヽ。この活性ィ匕処理としては、 有機絶縁性基材 110の表面に無電解銅メツキにより銅が析出し易いように、触媒を吸 着される方法が特に好ましい。このような触媒の吸着には、有機絶縁性基材を形成 する榭脂の表面を、まず膨潤させ、次いでこの表面を、過マンガン酸カリウムのような 酸化剤で処理して表層を酸化除去する。この表面を、中和処理した後、例えば室町 テクノス (株)製の MK-140のようなコンディショナーを用いて処理する。このように処理 することにより、有機絶縁性基材の表面に触媒が吸着可能な活性を付与することが できる。このようにして有機絶縁性基材の表面を触媒吸着活性ィ匕処理した後、例え ば過硫酸カリウムなどのエッチング剤が含有されたマイクロエッチング液を用いてマイ クロエッチングして表面の酸ィ匕物を除去し、次 ヽで硫酸水溶液を用いて有機絶縁性 基材表面に残留することもある過硫酸カリウム残渣を除去する。
[0154] 上記のようにして表面調整が行われた有機絶縁性基材に、例えば Pd-Sn触媒など の金属析出用の触媒を吸着させる。このような Pd-Sn触媒の吸着は、有機絶縁性基 材を、触媒を含有する溶液中に浸漬すればよい。この際、有機絶縁性基材を、一気 に Pd-Sn触媒含有溶液に浸漬してもよ 、が、 Pd-Sn触媒を含有するプレディッビング 液を用意して、有機絶縁性基材を一旦このプレデイツビング液に浸漬した後に、改め て Pd-Sn触媒含有溶液に浸漬することにより、 Pd-Sn触媒含有溶液が液劣化しにくく なる。 [0155] このように Pd-Sn触媒含有溶液に浸漬することにより有機絶縁性基材の表面に Pd- Sn触媒が吸着される。
[0156] こうして Pd-Sn触媒が吸着された有機絶縁性基材を引き上げて水洗することにより、 有機絶縁性基材表面に吸着されている Snは、ほとんどが除去され、表面には Pdが吸 着された状態になる。こうした Pdが吸着された有機絶縁性基材表面における触媒活 性をさらに高めるために、例えば、室町テクノス (株)製の KM-370などのような硫酸系 薬品で処理した後、無電解銅メツキにより銅層を形成する。
[0157] このようにして Pdが吸着された有機絶縁性基材の表面は、無電解銅メツキに対して 高い活性を示し、無電解銅メツキ液から銅を効率よく析出させることができ、このように して析出した銅カゝらなる無電解銅メツキ層は優れた展延性を示す。
[0158] 第 2の方法は、上記有機絶縁性基材 10に、例えば 5〜: LO m程度の厚さの銅箔を ラミネートした後、加熱処理したァニール銅箔を通常は 0. 1〜1 μ m、好ましくは 0. 0 8〜0. 5 /z mの厚さにハーフエッチングする方法である。ここで使用されるような銅箔 をァニール処理することにより銅箔の優れた展延性がさらに向上する。この方法では
、上記の有機絶縁体基板 10の表面に銅箔をラミネートした後、加熱して熱処理する。 加熱処理温度は、銅箔の伸び率 eが 0. 35以上(35%以上)になるように設定するこ と力 子ましく、具体的にはこのァニール処理の温度は、通常は 180〜250°Cの範囲 内の温度に設定される。
[0159] こうしてラミネートしァニール処理した銅箔を所定の厚さにハーフエッチングする。こ こで使用されるハーフエッチング液としては、通常のエッチング液を使用することがで き、エッチング時間を調整することにより、残留銅箔厚さを調整することができる。一 般に電解銅箔よりも圧延銅箔の方が展延性に優れることから、ここでは圧延銅箔を使 用することが好ましい。
[0160] 第 3の方法は、上記有機絶縁性基材に、銅を 0. 1〜: L mの厚さにスパッタリング することにより展延性に優れた金属薄膜を形成する方法である。
[0161] すなわち、この方法では、スパッタリング装置を用いて有機絶縁性基材の表面に銅 をスパッタリングして所定厚さのスパッタリング銅層を形成する。このようにして形成さ れたスパッタリング銅層は優れた展延性を示す。 [0162] 第 4の方法は、上記のようにして形成されたスパッタリング銅層の表面に Znメツキ層 を形成した後、ァニール処理して得られる金属薄膜である。このようにスパッタリング 銅層の表面に亜鉛メツキ層を形成し、こうして得られた銅層と亜鉛メツキ層との積層体 を通常は 160〜280°Cの範囲内の温度に加熱することにより、それぞれの層を形成 する銅および亜鉛が相互に拡散して合金層を形成する。この合金層の厚さは、上述 のように通常 ίま 0. 1〜1 111、好ましく【ま0. 2〜0. 8 mである。
[0163] この方法を採用する場合に、スパッタリング銅層の厚さは、通常は 0. 07-0. 7 m 、好ましくは 0. 14〜0. 56 /z mであり、亜 、メツキ層の厚さは、通常は 0. 03〜0. 3 μ m、好ましくは 0. 06-0. 24 μ mである。そして、スパッタリング銅層の厚さと亜鉛 メツキ層の厚さとの比(Cu:Zn)を、通常は 8 : 2〜6 :4の範囲内、好ましくは 7. 5 : 2. 5 〜6. 5 : 3. 5の範囲内に設定する。このような厚さ比、すなわち合金層における銅と 亜鉛との比率を有する金属薄膜は大変優れた展延性を有しており、クラックなどの欠 陥が非常に生じにくい。
[0164] 第 5の方法は、上記有機絶縁性基材の表面に、 Zn— A1系超塑性合金層を形成す る方法である。ここで使用する Zn-Al系超塑性合金は、非常に優れた展延性を有して おり、このような Zn—Al系超塑性合金は、例えば通常のスパッタリング装置を用いてス ノ ッタリング合金層を形成することができる。この Zn—Al系超塑性合金層の厚さは、 上述のように通常 ίま 0. 1〜1 111、好ましく【ま0. 2〜0. 8 mである。
[0165] さらにここのような Zn—Al系超塑性合金に限らず、例えば Fe— Cr— Ni系合金、 Ti— Al— V系合金、 Al—Mg系合金などの超塑性合金を用いて、上記の Zn—Al系超塑性 合金の場合と同様にして超塑性合金層を形成することにより、 Zn—Al系超塑性合金 から形成される超塑性合金層と同等の優れた展延性を有する金属薄膜を形成するこ とがでさる。
[0166] さらに、本発明では、上記の方法のほかにも、上記方法で形成された展延性に優 れた金属薄膜と同等の特性を有する金属薄膜を形成することができる他の方法を採 用することもできるのは勿論である。例えば、有機絶縁性基材としてポリイミドを採用し た場合にはダイレクトメタライジング法の適用が可能である。
[0167] 図 9(b)には、上記有機絶縁性基材 110の表面に、上記のようにして形成された展延 性のよい金属薄膜 112が形成された基板の断面が示されている。なお、図 9(a)に示し た支持体 111は、図 9(b)では記載が省略されている。この支持体 111は、任意の層で あり、この支持体 111を配置する場合であっても有機絶縁性基材 111に自己形態保持 性が発現した任意の時点で剥離 ·除去することができるので、以下に示す図におい ては図 9 (b)と同様にその記載を省略する。
[0168] 本発明の配線基板の製造方法では、図 9(c)に示すように、上記のようにして有機絶 縁性基材 110の表面に形成された展延性に優れた金属薄膜 112に、精密押し型 130 を当接して加圧して、展延性の金属薄膜 112に凹部を形成する。
[0169] 本発明で使用する精密押し型 130は、一般には図 11に示すように、この精密押し型 を形成する押し型基台 131と、この押し型基台 131の表面に形成された押し型パター ン 133を具備している。また、この精密押し型 130は、加熱手段(図示なし)を有してい てもよい。
[0170] 押し型基台 131は、精密押し型 130に形成される押し型パターン 133を保持するもの であり、通常は、金属、榭脂板などの硬質部材あるいは榭脂フィルム、榭脂シートのよ うな可撓性を有する軟質部材から形成されて!ヽる。
[0171] 本発明で使用する精密押し型 130には、上記のような押し型基台 131の表面に押し 型パターンが形成されて 、る。
[0172] この押し型パターンは、押し型基台 131表面に金属を選択的に析出させて形成する 方法、あるいは、押し型基台 131の表面にパターンを形成してこのパターンをマスキン グ材として選択的にエッチングすることにより押し型パターンを形成する方法などによ り形成することができる。
[0173] 例えば、押し型基台 131の表面に感光性榭脂層を形成し、この感光性榭脂層を露 光'現像することにより、所望のパターンを形成し、このパターンをマスキング材として 、メツキ処理を行うことにより、金属を析出させて押し型パターンを形成することができ る。この方法では、感光性榭脂層を露光'現像する際に、形成しょうとする配線パター ンの部分が開口するように感光性榭脂を露光現像する。次いで、このようにして形成 された感光性榭脂硬化体力ゝらなるパターンをマスキング材としてメツキ処理を行って 析出した金属により押し型パターンを形成した後、感光性榭脂硬化体力 なるマスキ ング材を除去することにより、押し型パターンを形成することができる。この押し型バタ ーンは、上記のようにメツキ処理により析出した金属により形成されている。ここで押し 型パターン 133を形成する金属の例としては、ニッケル、銅、クロム、スズ、亜鉛、銀、 金などのメツキ処理により析出可能な金属を挙げることができる。上記のような選択的 なメツキ処理工程を少なくとも一回行うことにより押し型パターン 133を形成することが できるが、高さの異なる押し型パターンを形成する場合には、上記の選択的なメツキ 工程を二回以上行うことにより、メツキ処理回数により高さの異なる押し型パターンを 形成することができる。
[0174] また、例えば、エッチング処理可能な金属を用いて押し型パターンを形成する場合 には、銅、鉄、ニッケルなどの金属表面に、感光性榭脂層を形成し、この感光性榭脂 層を露光'現像することにより、感光性榭脂からなるマスキング材を形成し、このマス キング材を用いて金属をエッチングすることにより押し型パターンを形成する。この方 法では、金属をエッチングすることにより押し型パターンを形成することから、感光性 榭脂硬化体からなるマスキング材の形状は、形成しょうとする押し型パターンと略同 一形状である。この方法で使用するエッチング剤は、エッチングされる金属の種類に あわせて適宜選択することができる。
[0175] 上記のようなエッチング処理を少なくとも一回行うことにより、金属製の押し型パター ンを形成することができる。また、高さの異なる押し型パターンを形成する場合には、 上記のようなエッチング処理を二回以上行う。
[0176] また、本発明では、押し型パターンが、上記記載の方法に準じて金属をエッチング して所定のパターンを形成した後、このパターンの表面にメツキ層を形成することによ つても製造することができる。
[0177] 上記のようにして形成された押し型パターン 133は、押し型によって上記展延性に 優れた金属薄膜にクラックが形成されないような高さに形成することができる。このよう な押し型パターン 133の高さは、通常は 1〜40 μ m、好ましくは 5〜30 μ mである。上 記のような高さのパターンで押し型を形成しても優れた展延性を有する金属薄膜にク ラックなどの欠陥は生じにくいし、さらに後の研磨工程で研磨する際に形成される配 線パターンが断線しにくくなる。 [0178] 上記のようにして形成された押し型パターンの断面形状は、矩形状、台形状、三角 形状などの種々の形状にすることができる。
[0179] 本発明では、図 9(d)に示すように、上記のような精密押し型 130を金属薄膜 112に当 接して加圧して、展延性のよい金属薄膜 112側力 有機絶縁性基材 110の深部に向 力つて、この押し型パターン 133に対応した形態の凹部 120を優れた展延性を有する 金属薄膜 112に形成する。
[0180] すなわち、図 9(d)に示されるように、展延性のよい金属薄膜 112に、精密押し型 130 を配置して、押し型パターン 133を、展延性の金属薄膜 112を展延させながらその下 にある有機絶縁性基材 110に押し込んで、押し型パターン 133の形状に対応した凹部 120を形成する。このように押し型パターン 133を押し込むことにより、金属薄膜 112は 延びながら有機絶縁性基材 110の中に侵入するが、この金属薄膜 112は上述のように 優れた展延性を有することから、クラックなどの欠陥が生じにくぐ形成された凹部 120 の内壁面は、引き伸ばされた金属薄膜で覆われている。
[0181] 上記のように精密押し型 130を用いて凹部 120を形成するに際して、金属薄膜 112は 、回路を形成したときに、この回路表面の線幅を d、深さを h、金属薄膜の破断に至る 伸び率を eとしたときに、金属薄膜が次式(1)で表される関係を有していることが好ま しい。
[0182] [数 1] h< ly2X d N (e e+e) · · · ( 1 )
[0183] このように展延性の良好な金属薄膜 112の伸び率 e、形成される回路表面の線幅 d( μ m)および深さ h( m)が上記の式(1)で表される関係を満たすようにすることによ り、良好に配線パターンを形成することができる。
[0184] 本発明において、精密押し型 130に付与する圧力は、有機絶縁性基材 110の種類 にもよる力 通常は、 0. l〜20kgZmm2、好ましくは 0. 2〜10kgZmm2の範囲内に設 定される。このような加圧は、加熱下に行ってもよい。この場合の加熱温度は通常は 1 00〜300°C、好ましくは 150〜200°Cの範囲内の温度に設定する。このように加熱 下に加圧することにより、精密押し型 130に形成された押し型パターン 133の有機絶縁 性基材 110中への侵入が容易になると共に、加熱によって有機絶縁性基材 110を形 成する榭脂の硬化反応を急速に進行させることができる。従って、上記のような加熱 下に加圧することによって、有機絶縁性基材 110の形態が固定される。
[0185] このような条件での精密押し型 130の押し付け時間は、通常は 0. 2〜60分間、好ま しくは 0. 3〜30分間である。
[0186] 上記のようにして精密押し型 130を押し付けた後、この精密押し型 130は、引き上げ られて撤去される。
[0187] 上記のようにして凹部 120が形成した後、メツキ処理により、金属薄膜 112上に、凹部 120の深さより厚 、金属メツキ層 122を形成する。
[0188] 本発明においては、この金属メツキ層 122は、電気メツキにより形成することが好まし い。有機絶縁性基材 110の表面に金属薄膜 112が存在することにより、この工程にお ける電気メツキを円滑に行うことができる。
[0189] 図 9(e)に示すように、本発明では、電気メツキにより凹部 120の深さよりも厚い金属メ ツキ層 122を形成することが好ましい。すなわち、上記の工程で形成した凹部 120の深 さは、押し型パターン 133の高さである通常は 1〜40 μ m、好ましくは 5〜30 μ mに対 応した深さになり、この電気メツキ層は、通常はこの凹部 120の深さ hに対して通常は 1 01〜200%の厚さ、好ましくは 110〜150%の厚さに形成する。電気メツキ層の凹部 深さに対する厚さを上記の範囲内にすることにより、凹部内を、完全に析出した金属 で埋め尽くすことができる。
[0190] このような厚さの電気メツキ層を形成することにより、凹部 120を、析出する金属で埋 め尽くすことができると共に、凹部 120が形成されていない部分の金属薄膜 12の表面 も電気メツキ層によって覆われる。
[0191] ここで電気メツキ層 122は、銅の電気メツキ層であることが好ましい。この電気メツキで 使用されるメツキ液の銅濃度は、通常は 5〜30gZリットル、好ましくは 8〜25gZリット ルの範囲内にあり、このようなメツキ液を用いた際の電流密度は通常は 0. 5〜8AZd 好ましくは l〜6AZdm2であり、メツキ液の温度は通常は 19〜28°C、好ましくは 2 1〜26°Cの範囲内の温度に設定される。
[0192] このような条件で電気メツキ時間は、通常は 1〜: LO分間、好ましくは 2〜8分間であ る。
[0193] 本発明では上記のようにして電気メツキにより金属メツキ層 122を形成した後、図 9(1) 、図 10(g)に示すように、この金属メツキ層 122の表面力も有機絶縁性基材 110が露出 するまで金属メツキ層 122を研磨して有機絶縁性基材 110に、凹部 120にメツキ金属 12 4が充填された配線パターン 126を形成する。
[0194] すなわち、この研磨工程では、研磨具 135を用いて、金属メツキ層の表面力もこの金 属メツキ層 122を研磨して除去し、さらに有機絶縁性基材 110の表面にある金属薄膜 1 12も研磨除去する。従って、このように研磨することにより、図 10(h)に示すように、有 機絶縁性基材 110の表面カゝら金属薄膜 112が除去され、有機絶縁性基材 110が露出 する。他方、凹部 120は、有機絶縁性基材 110に埋め込まれているので、この凹部 120 に充填されたメツキ金属 124およびこの下にある展延性の金属薄膜 112は研磨されず に有機絶縁性基材 110に埋没した配線パターン 126となる。最初は # 200〜 # 320番 のブラシで有機絶縁基材 110の表面が露出するまで粗研磨し、さらに # 600〜 # 80 0番のパフで整面する。
[0195] 仕上げ研磨工程では、化学研磨、物理研磨の両方を採用できるが、物理研磨の方 1S 工程が簡単となり好ましい。物理研磨を採用した場合、研磨具 135として通常の 研磨ブラシ、研磨パフを使用することができるほか、砥粒を含有する研磨剤組成物を 使用することもできる。ここで使用することができる研磨ブラシ、研磨パフとしては、粗 さが # 1500番以上、好ましくは # 2500番以上の研磨ブラシ、研磨パフを挙げること ができる。
[0196] また、研磨剤組成物を使用する場合には、砥粒の平均粒子径が、 1 μ m以下、好ま しくは 0. 3 m以下のアルミナ砲粒を含有する組成物を使用することができる。上記 のような粗さの異なった研磨具 135を用いて順次研磨を行うことが好ましい。このような 研磨具 135を順次使用することにより、効率よく研磨を行うことができると共に、過度に 研磨することがな!、ので、形成された配線パターンが損傷を受けることがな 、。
[0197] 上記のように粗研磨は、有機絶縁性基材 110の表面がほぼ露出するまで行うのが 好ましい。このようにして粗研磨を行った後、パフ仕上げ研磨を行い銅パターン表面 を平滑に仕上げる。 [0198] このようにしてパフ研磨をすることにより、有機絶縁性基材 110表面に残留する金属 メツキ層 122および金属薄膜 112が除去されて有機絶縁性基材 110に埋め込まれて多 数形成された配線パターン 126を形成することができる。こうして形成された配線バタ ーンの間には、有機絶縁性基材 110が存在するだけであり、形成された多数の配線 パターン 126は隣接する配線パターン 126と電気的力も独立した状態になる。
[0199] また、上記のように研磨することにより形成された配線パターン 126の上端部 127は、 有機絶縁性基材 110の表面と同一面になる。
[0200] このようにして形成された展延性の良好なメツキ金属および金属薄膜からなる配線 ノ ターン 126は、上端部 127が有機絶縁性基材の表面と同一面上に形成されて露出 しているが、配線パターンの他の部分は有機絶縁性基材内に埋め込まれて形成され ている。この配線基板を使用する場合には、有機絶縁性基剤の表面と同一面上に形 成された配線パターン 126の上端部 127を接続部として使用するが、このような形態を 有する配線基板ではハンダ流れが発生しな ヽ。
[0201] このようにして研磨することにより得られた配線基板はそのまま使用することもできる 力 さらに配線パターン 126を形成する金属とは異なる金属で有機絶縁性基材 110の 表面に露出して 、る配線パターン 126の上端部 127をメツキ処理することが好ま 、。
[0202] ここでメツキ処理により形成される層を構成する異なる金属としては、後の工程で使 用するハンダの濡れ性が向上するようなものを使用することが好ましい。
[0203] 本発明で配線パターン 126を電気メツキにより銅を析出させることにより製造している 場合には、配線パターン 126の上端部 127に、スズメツキ、金メッキ、ニッケルメツキ、金 —ニッケルメツキ、ハンダメツキ、鉛フリーハンダメツキなどを施すことができる。特に本 発明ではハンダ濡れ性と防食効果が両立するようにスズメツキまたは金メッキをするこ とが好ましい。
[0204] 図 10 (i)には、上記のようにメツキ処理された本発明の配線基板が示されており、メ ツキ層は付番 128で示されている。
[0205] 例えば、スズメツキを行う場合、スズメツキ層の厚さは通常は 0. 1〜0. 7 m、好ま しくは 0. 2〜0. の範囲内にある。
[0206] このようなスズメツキ層は、無電解スズメツキあるいは電気スズメツキにより形成するこ とが好ましい。ここで使用することができる無電解スズメツキ液としては通常使用され ているスズメツキ液を使用することができ、このようなスズメツキ液では、スズ濃度が通 常は 15〜35g/リットル、好ましくは 19〜29g/リットルである。
[0207] 例えば上記のようにして形成される金属メツキ層 128が例えば金メッキ層あるいはス ズメツキ層であり、このメツキ層を電気メツキにより形成した場合には、図 10G)に示され るように、有機絶縁性基材 110の表面力 突出して形成される。表面を平滑に維持す るためには形成されるメツキ層の厚さが 0. 5 m以下であることが好ましい。また、例 えば、上記のスズメツキ層を無電解スズメツキにより形成すると、図 10G)に示されるよう に、この無電解スズメツキの際に配線パターン 126の表面の銅がスズと置換して無電 解スズメツキ層 129が形成され、この無電解スズメツキ層 129の上面は有機絶縁性基 材 110の表面と同一面上に形成される。このように金属メツキ層は置換型無電解メツキ により形成することが好まし 、。
[0208] このようにして形成される本発明の配線基板は、有機絶縁性基材 110に形成された 凹部 120の表面に金属薄膜 112を介してメツキ金属 124が充填されて配線パターン 126 が形成されている。
[0209] さらに、こうして形成された配線パターン 126の表面には、凹部 120に充填されたメッ キ金属 124とは異なる金属力もなる金属メツキ層 128を形成することが好ましい。
[0210] 本発明の配線基板は、配線パターン 126を有機絶縁性基材 110の内部に埋没させ ていることから、配線パターン 126の間隔が非常に微細であっても、隣接する配線パ ターン 126間に短絡が形成されることがない。従って、本発明の配線基板では配線パ ターン 126のピッチ幅を狭く形成することができ、本発明では配線パターンのピッチ幅 が 20 μ m以上であれば製造することができ、特に配線パターンのピッチ幅が 30〜3 00 mの配線基板を製造するのに適している。さらに、本発明の配線基板における 配線パターンの幅は、通常は 5〜150 m、好ましくは 15〜: LOO mである。
[0211] 本発明の配線基板の製造方法によれば、配線パターンを有機絶縁性基材中に埋 め込んだ配線基板を形成することができる。すなわち、有機絶縁性基材 110に形成さ れた凹部 120には、展延性の良好な金属薄膜 112を介してメツキ金属が充填されてお り、この配線パターン 126の上端部 127は有機絶縁性基材 110の表面と同一面上に形 成されている。このような配線パターン 126は展延性の良好な金属薄膜 112を介して 有機絶縁性基材 110中に埋設され、有機絶縁性基材 110に配線パターン 126が食 ヽ 込んで形成されているので、有機絶縁性基材 110と配線パターン 126との密着性が高 い。さら〖こ、このように有機絶縁性基材 110と同一面上に配線パターン 126を形成する ことにより、この配線パターン 126をノヽンダボールのパッドとして使用することにより、ハ ンダボールパッド面積が均一になり、ハンダボールの高さに不一致になることがない 。さらに、このような配線パターンをハンダボールのパッドとして使用すると、このハン ダボールバッドにはコーナー部分が存在しな 、ので、ハンダ付けする場合に空洞な どが形成されることがなぐハンダボールを用いた電気的接続の信頼性が向上する。
[0212] 〔実施例〕
次に本発明の実施例を示して本発明をさらに詳細に説明するが、本発明はこれら により限定されるものではない。
実施例 1
[0213] ほ S線基板形成用モールドの調製〕
支持基台である厚さ 5mmのガラス基板の表面をジンケート処理 (亜鉛処理)した後、 無電解メツキにより、厚さ 0. 3 mのニッケル層を形成し、さらに電気メツキにより厚さ 20 mの銅層を形成した。この銅層の表面に、乾燥塗布厚 2 mの感光性榭脂層を 形成した。この感光性榭脂層の表面に所定のパターンが形成されたマスクを配置し て露光現像することにより、感光性榭脂の硬化体力もなる線幅 20 mのエッチングレ ジストを形成した。そして、銅層を厚さ方向に約 1Z2(約 10 m)エッチングした (第 一エッチング工程)。
[0214] 次いで、上記第一エッチング工程で使用したマスキング材(=エッチングレジスト = 感光性榭脂の硬化体)をアルカリ水溶液で除去した後、銅層表面に、乾燥塗布厚が 3 mになるように感光性榭脂を塗布した。こうして形成された感光性榭脂層の表面 に所定のパターンが形成されたマスクを配置して、露光現像することにより、感光性 榭脂の硬化体力もなる線幅 10 mの第二のエッチングレジストを形成した。そして、 銅層をガラス基板が露出するまで厚さ方向に 1Z2 (約 10 m)エッチングした (第二 エッチング工程)。 [0215] こうして第二エッチング工程を終了した後、エッチングレジストをアルカリ洗浄により 除去して本発明の配線基板形成用モールドを得た。
[0216] こうして得られた配線基板形成用モールドは、光透過性基台であるガラス基板の表 面に高さ 10 μ mの押し型パターン、高さ 20 μ mの押し型パターンが立設されている 。これらの押し型パターンの頂部の断面幅は 5 μ mであったが、ガラス基板側の押し 型パターンの断面幅は 8 mであり、形成された押し型パターンの断面形状は底辺 力 ¾ μ m、上辺が 5 μ mの台形形状であった。
ほ己線基板の調製〕
厚さ 12 mの電解銅箔の表面にエポキシ系の熱硬化性榭脂を塗布し、風乾後、 1 20°Cで 5分間加熱して、半硬化状態の榭脂層を有する榭脂付き銅箔を用意した。こ うして形成された榭脂層の厚さは 20 μ mであった。
[0217] 上記榭脂付き銅箔を、プレス機の下型に配置し、上型に上記配線基板形成用モー ルドを配置して、モールドを 130°Cに加熱した。
[0218] 上記のプレス機の配線基板形成用モールドに形成された押し型パターンが榭脂付 き銅箔の榭脂層に侵入するようにプレス機の上型と下型とを接近させて配線基板形 成用モールドの押し型パターンの凹凸を榭脂付き銅箔の榭脂層に侵入させた。この とき配線基板形成用モールドに形成された押し型パターンの一番高い押し型パター ンが榭脂付き銅箔の榭脂を押しのけて、銅箔上面にほぼ達するまで配線基板形成 用モールドを押し下げ、この状態のままで 180°Cの温度で、 45分間保持して榭脂付 き銅箔表面のエポキシ榭脂を硬化させた。
[0219] 45分間経過後、プレス機の上型を引き上げて脱型を行った。脱型の際に配線基板 形成用モールドに榭脂の付着はなく、配線基板形成用モールドの脱型を容易に行う ことができた。また、脱型された榭脂付き銅箔の榭脂層には、配線基板形成用モー ルドに形成された押し型パターンが転写されており、転写されたパターンに欠陥など は生じていな力つた。また、モールドにも欠陥は生じな力つた。
[0220] こうしてパターンが転写された榭脂付き銅箔を、デスミア処理をして、最も深く形成さ れた空隙の底部にある榭脂残渣を除去してこの空隙の底部に銅箔を露出させ、同時 に空隙内の榭脂残渣を除去した。 [0221] 次いで、空隙が形成された榭脂付き銅箔の榭脂層面に銅を析出させて、空隙内に 銅を充填した。このように銅を析出させることにより、榭脂層の表面にも銅が析出した ので、析出銅側力 榭脂層の表面が露出するまで榭脂層の表面に析出した銅を研 磨した。
[0222] こうして榭脂付き銅箔の榭脂層側に銅製の凹状配線パターンを形成した後、榭脂 付き銅箔の電解銅箔側表面に感光性榭脂を塗布し、こうして形成された感光性榭脂 層を露光現像することにより感光性榭脂硬化体からなるパターンを形成し、このバタ ーンをマスキング材として榭脂付き銅箔の電解銅箔をエッチング液でエッチングする ことにより凸状配線パターンを形成した。
[0223] 上記のようにしてエポキシ榭脂硬化体を絶縁体層とし、この絶縁体層の一方の表面 力 深さ方向に凹状に食い込んで形成された線幅 10 mの凹状配線パターンと、こ の絶縁体層の他方の表面に凸状に形成された凸状配線パターンとを有する両面プリ ント配線基板を形成することができた。この配線基板の両方の表面に形成された配 線パターンは、配線基板形成用モールドの 20 m高さの押し型パターンにより形成 された空隙 (ビアホール)に充填された銅により、電気的に接続されていた。
[0224] 支持体である厚さ 12 mの電解銅箔に、ガラス遷移温度 Tg=180°Cのエポキシ榭 脂を 20 μ mの厚さで塗布した。
[0225] こうして形成されたエポキシ榭脂層を膨潤させ、酸化剤で酸化除去し、中和処理後 に、コンディショナーで汚れの除去と触媒吸着活性ィ匕処理をして過硫酸カリウムでマ イク口エッチングして酸ィ匕物を除去し、硫酸で過硫酸残渣を除去した。これらの工程 における処理時間は 、ずれもそれぞれ数分間であった。
[0226] 次 、で、触媒浴保護のために別の Pd-Sn触媒にプレディップ処理した後、このェポ キシ榭脂表面に Pd-Sn触媒を吸着させた。こうして形成された触媒層を水洗すること により Snを除去し、さらに触媒活性を促進させるために硫酸系薬品で処理した後、こ の触媒活性化されたエポキシ榭脂を無電解銅メツキ液で 15分間処理することにより、 0. 4 m厚さの銅被膜を形成した。こうして銅被膜を形成した後、水洗することにより 、エポキシ榭脂層の表面に厚さ 0. 4 mの無電解メツキ層を有する 35mm X 40mmの 二層基材 (電解銅箔支持体付き)を形成した。なお、同様の方法で別途作成した二 層基材の無電解メツキ層の伸び率 eは 0. 1であつた。
[0227] この二層基材の厚さ 0. 4 μ mの無電解メツキ層面に、配線高さ 10 μ mであり、 180 μ mピッチ(線幅 100 μ m、間隔 80 μ m)に台形形状のパターンが形成された 15mm X 15mmの金メッキ精密押し型を載置し、この金メッキ精密押し型をパルスヒート熱圧 着装置(日本ァピオ-タス社製)を用いて 3mm幅のヒートツールで 200g/mm2の圧力 で 160°C X 19. 8秒間加熱圧着して、金メッキ精密押し型に形成された凸部に対応 した凹部を、二層基材の 0. 4 m無電解銅メツキ層表面に形成した。
[0228] 上記のようにして金メッキ精密押し型を用いることにより、金メッキ精密押し型に形成 されている凸部は二層基材のくぼみ(凹部)として形成された。くぼみ(凹部)の深さ h は 10 mであった。このようにくぼみ(凹部)を形成したことによつても無電解銅メツキ 層にクラックなどは発生しな力つた。なお、上記のように加熱下に加圧することにより、 エポキシ榭脂は硬化した。
[0229] 次に銅濃度 18g/リツトルのスルーホールメツキ用硫酸銅メツキ液を用 ヽて電流密度 を 4AZdm2に設定して強攪拌下に 20分間常温で銅電気メツキを行い、 17 mの厚 さ(凹部深さ hに対して 170%)の電気銅メツキ層を形成することができた。
[0230] 次いで、こうして形成された電気銅メツキ層を表面から、 #280番の研磨紙で粗研磨 をした後、 # 600番の研磨紙で整面し、さらに # 1500番のパフにより仕上げ研磨し て榭脂基板表面に形成された電気銅メツキ層を除去し、さらに電気銅メツキ層の下に ある無電解銅メツキ層を除去して、エポキシ榭脂基板を露出させた。
[0231] このように余剰の電気銅メツキ層を研磨除去することにより、使用した金メッキ精密 押し型に形成されているパターンとは対称の凹部に銅電気メツキ金属が充填された 配線パターンが形成された。こうして形成された配線パターンのピッチ幅は 180 m であった。
[0232] 上記のようにして形成された配線パターンに無電解スズメツキ液 (LT-34、ロームアン ドハース社製)を用いて、 70°C X 2. 5分の条件で無電解スズメツキを行い、配線パタ ーン表面の平均厚さ 0. 5 μ mの銅を無電解スズメツキ層で置換した。
[0233] このようにして形成された配線パターンのうち、電解銅カゝらなる配線パターンは榭脂 基板に食 ヽ込むように形成されて ヽるが、この上に形成された無電解スズメツキ層も 、榭脂基材の表面と同一面上に形成されている。また、最初に支持体として使用した 電解銅箔支持体側にも銅メツキとスズメツキとが付着した形態となり、上記配線パター ンとは導通のな ヽ 2メタル基板が得られた。
実施例 2
[0234] 厚さ 10 μ mのタフピッチ銅圧延銅箔に 50 μ mの液晶ポリマー(全芳香族ポリエステ ル榭脂を配向制御したもの)をラミネートして、 180°Cで 1時間アニーリングし、伸び率 力 35%以上(0. 35以上)に向上した 35mm X 40mmの二層積層体の圧延銅箔層を 、厚さが 1 mになるようにハーフエッチングした。なお、使用した圧延銅箔の伸び率 eは 0. 12であった。
[0235] これとは別に、突起高さ 5 μ mで 50 μ mピッチ(線幅 30 μ m、間隔 20 μ m)の配線 回路を (矩形)を形成した 15mm X 15mmで厚さ 0. 2mmのシリコン製精密押し型を用 总した o
[0236] 上記のようにして調製した 1 μ mの銅層が形成された榭脂基板の銅層表面に載置 して、パルスヒート熱圧着装置(日本ァピオ-タス社製)を用いて、 3mmの幅のヒートツ ール (スーパーインパー社製)で、 200gZmm2の圧力、 350°C X 5秒間加熱圧着した ところ、二層基材に深さ 5 m、幅 30 mの配線溝を形成することができた。
[0237] このようにしてシリコン製精密押し型を加熱下に押し付けて凹部を形成した力 上記 のようにして厚さ 1 mに厚さ調整した展延性の良好な圧延銅箔に亀裂などは発生し なかった。
[0238] 次に、精密押し型を撤去して、銅濃度 18gZリットルのスルーホールメツキ用硫酸銅 メツキ液を用いて強攪拌下に電流密度 4AZdm2で 15分間常温で銅電気メツキを行う ことにより厚さ 13 mの電気銅メツキ層を全面に形成することができた。
[0239] 次いで、こうして形成された電気銅メツキ層を表面から、 #280番の研磨紙で粗研磨 をした後、 # 600番の研磨紙で整面し、さらに # 1500番のパフにより仕上げ研磨し て榭脂基板表面に形成された電気銅メツキ層および 1 μ m厚の銅箔層を研磨して除 去し、榭脂基板である液晶ポリマーの表面を露出させた。
[0240] このように余剰のメツキ層を研磨除去することにより、使用したシリコン製精密押し型 に形成されているパターンとは対称の凹部に、銅電気メツキ金属が充填されて配線 パターンが形成された。こうして形成された配線パターンのピッチ幅は 50 mであつ た。
[0241] 上記のようにして形成された配線パターンに無電解スズメツキ液(LT-34、ロームァ ンドノヽース社製)を用いて、 70°C X 2. 5分の条件で無電解スズメツキを行い、配線パ ターン表面の平均厚さ 0. 5 μ mの銅を無電解スズメツキ層で置換した。
[0242] このようにして形成された配線パターンのうち、電解銅カゝらなる配線パターンは液晶 ポリマーからなる樹脂基板に食い込むように形成されているが、この上に形成された 無電解スズメツキ層も、液晶ポリマー力もなる榭脂基材の表面と同一面上に形成され ている。
実施例 3
[0243] 15mm X 15mmのサイズのシリコンに配線高さ 5 μ mで 30 μ mピッチ(線幅 18 μ m、 間隔 12 m)の凸パターンを 10mmの長さで 16本形成した精密押し型を作製した。
[0244] これとは別に、 35 μ m厚さのポリイミドフィルム (宇部興産 (株)製、商品名:ユーピレ ックス S)の表面に N卜 Cr(Cr含量 20重量0 /0)合金を 250 Aの厚さにスパッタリングし、 さらに 2000 Aの厚さに Cuをスパッタリングして e = 0.15相当のスパッタ金属層付き有 機絶縁性基材を調製した。
[0245] 上記のようにして調製したスパッタ金属層付き有機絶縁性基材のスパッタ金属層表 面に精密押し型を当接してノルスヒート熱圧着装置(日本アビォニタス社製、 TCW-1 25)を用いて 3mm幅のヒートツールで 7550gZmm2の圧力を付与して 300°Cで 19. 8 秒間加熱圧着した。
[0246] 常温まで冷却させた後、ヒートツールを引き上げ、精密押し型を撤去した。
[0247] スパッタ金属層付き有機絶縁性基材のスパッタ金属層面には深さ約 5 μ mの凹状 パターンが形成されて!ヽることが確認された。こうした形成されたスパッタ金属層にク ラックなどは認められなかった。
[0248] 上記のようにして凹状パターンが形成されたスパッタ金属層付き有機絶縁性基材に 、銅濃度 15gZリットルのスルーホールメツキ用硫酸銅メツキ液を用いて液温を 22°C に調整し、強攪拌下に電流密度 3AZdm2で 12分間銅電気メツキを行うことにより、厚 さ 8 μ mの電気銅メツキ層を有機絶縁性基材の全面に形成した。 [0249] 次 、で、上記のようにして形成された電気銅メツキ層表面を # 280番の研磨紙で回 転型研磨機を用いて粗研磨し、有機絶縁性基材であるポリイミドフィルム面が現れだ したタイミングで研磨紙を # 600番の研磨紙に交換して研磨して研磨傷を細力べ整え た。さらに、平均粒径 1 mの砥粒が分散された研磨液 (ミラー社製)を滴下しながら # 1500番の研磨紙 (丸本ストルァス (株)製)で研磨し、さらに研磨紙を # 2400番の 研磨紙 (丸本ストルァス (株)製)に変更して、平均粒子径 0. 3 μ mの砥粒が分散され た研磨液を滴下しながら仕上げ研磨を行った。
[0250] その結果、表面が平滑で光沢を有するポリイミドフィルム (有機絶縁性基材)と同一 高さに銅で形成された配線パターンを有する配線基板が得られた。なお、形成され た配線パターンは精密押し型に形成されている凸状のパターンと対称である。
[0251] 次に、上記の配線基板を金メッキ浴 (EEJA社製、テンペレックス # 8400)に ヽれ、メ ツキ液温度 65°C、電流密度 0. 5AZdm2で 2分間、電気金メッキを行うことにより、図 9 (i)に示すように配線パターンの上に、有機絶縁性基材の表面から厚さ 0. の金 メツキ層が突出して形成された配線パターンを有する配線基板を得ることができた。
[0252] 金メッキは同一面上にはなっていないがハンダ付けなどにおいては実質上の問題 はない。
産業上の利用可能性
[0253] 本発明の配線基板形成用モールドは、基台表面に断面形状が台形の押し型バタ ーンが形成されており、この押し型パターンが未硬化あるいは半硬化の硬化性榭脂 中に侵入して押し型パターンを反転させた空隙を形成することができ、この押し型パ ターンの断面形状が台形であるので、脱型を容易に行うことができる。
[0254] このようにして配線基板形成用モールドにより形成された空隙に導電性金属を析出 させることにより、凹状配線パターンを形成することができる。し力もこうして形成され た凹状配線パターンを絶縁体層に深く形成することにより、凹状配線パターンの断面 積を一定以上に確保することができ、従って、凹状配線パターンを細線ィ匕しても凹状 配線パターンの抵抗値の上昇を抑えることができる。
[0255] また、本発明の配線基板形成用モールドに、絶縁体層を貫通可能な押し型パター ンを設けることにより、絶縁体層の表裏面を貫通するビアホールを配線パターンと同 時に形成することができる。
[0256] また、本発明の配線基板の製造方法によれば、線幅および線の深さの異なる凹状 配線パターンを一括で形成することができる。し力ゝも本発明の配線基板を製造するた めに使用されるモールドの断面は、押し型パターンの形状が先細りした台形形状で あるので、この押し型パターンを用いてこの押し型パターンを転写した後、脱型する 際に脱型が容易であると共に、転写形成されたパターンに欠陥が生じにくい。
[0257] 本発明の配線基板の製造方法によれば、上記のように配線基板に、線幅の非常に 細線ィ匕された凹状配線パターンを形成することができるが、このように細線ィ匕された 配線であっても、この配線を絶縁体層の深部にまで形成することができ、このように深 さ方向に深く配線を形成することにより、この配線の電気抵抗値が高くならな ヽように することができる。
[0258] このように形成した凹状配線パターンの電気抵抗値が高くならな 、ので、通電する ことによつても配線基板からは発熱しにくい。
[0259] さらに、上記のようにしてモールドを使用することにより、配線基板を多数積層した 多層積層配線基板を形成することができ、こうして製造された多層積層配線基板は、 積層された配線基板間が非常に高い信頼性を有している。さらに、このような多層積 層配線基板にぉ ヽて厚さ方向の電気的接続を確保するビアホールは、凹状配線パ ターンを形成するのと同時に製造することができる。し力も、このようなビアホールを形 成するために占有する面積は、ビアホールの表面の面積と略同一であり、ビアホール を形成するために、ランドのような余分な占有面積を必要としない。また、このような多 層積層配線基板にぉ 、ては、上記のようなビアホールの形成位置を任意の位置に することができるので、配線基板の設計の自由度が非常に高くなる。殊に本発明の 方法でビアホールを形成する場合、ビアホールを積み上げ形成することもできる。
[0260] 本発明の方法により製造された配線基板は、有機絶縁性基材中に導体が埋まって いるので、銅メツキの付着強度が低い榭脂を基板として用いた場合であっても、榭脂 基板と導体との間に高い密着性が発現する。このため配線基板を製造するために基 材として使用できる樹脂の選択幅が広がり、良好な絶縁性能、耐薬品性、耐熱性、優 れた電気的特性は有して 、るが配線パターンと密着性が低 、ために基材として使用 が難 ヽと考えられて 、た榭脂を用いて新たな配線基板を製造することができ、榭脂 基材を選択することにより得られた配線基板に所望の特性を付与することが容易にな る。
[0261] また、本発明の配線基板では、形成された配線パターンが榭脂中に埋まっている 構造を有するので、ファインピッチ化しても、ボトム間でハンダブリッジが生じない。
[0262] 特に本発明の配線基板は、外部端子としてハンダボールを用いて実装してもハン ダ接続部の耐疲労信頼性が高ぐ信頼性の高い電気的接続を確立することができる

Claims

請求の範囲
[1] 支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとから なり、該押し型パターンの同一断面における支持基台側の断面幅が先端側の断面 幅よりも広いことを特徴とする配線基板形成用モールド。
[2] 上記配線基板形成用モールドに形成された押し型パターンが、未硬化または半硬化 の硬化性榭脂に押し当てた状態で硬化性榭脂を硬化させて該押し型パターンに対 応した形態を硬化性榭脂に転写可能となるように形成されていることを特徴とする請 求項第 1項記載の配線基板形成用モールド。
[3] 上記支持基台が、光透過性基台であり、該配線基板形成用モールドに形成された押 し型パターンを、未硬化または半硬化の光硬化性榭脂に押し当てて該光透過性基 台を通して該光硬化性榭脂を露光することにより該光硬化性榭脂の少なくとも一部を 硬化させて押し型パターンに対応する所定のパターンを転写可能となるように形成さ れていることを特徴とする請求項第 1項記載の配線基板形成用モールド。
[4] 上記配線基板形成用モールドの押し型パターンが形成されて 、な 、部分に、支持 基台の表面が露出していることを特徴とする請求項第 1項記載の配線基板形成用モ 一ノレド。
[5] 上記支持基台が、光透過性基台であり、該光透過性基台が、石英、ガラス板、または 、光透過性合成樹脂板からなることを特徴とする請求項第 1項記載の配線基板形成 用モールド。
[6] 配線基板形成用モールドに形成された押し型パターンの同一断面における、該押し 型パターンの頂部の断面幅 W2と、支持基台側底部の断面幅 W1との比 (W1ZW2) 力 1. 01〜2. 0の範囲内にあることを特徴とする請求項第 1項記載の配線基板形成 用モールド。
[7] 上記支持基台表面に、支持基台表面力 頂部までの高さの異なる少なくとも 2種類の 高さの押し型パターンが形成されていることを特徴とする請求項第 1項記載の配線基 板形成用モールド。
[8] 上記押し型パターンが、金属から形成されて!、ることを特徴とする請求項第 1項記載 の配線基板形成用モールド。
[9] 上記押し型パターンが、支持基台の表面に形成された金属層をエッチングすること により形成されてなることを特徴とする請求項第 1項記載の配線基板形成用モールド
[10] 支持基台の一方の表面に形成された金属層の表面に、感光性榭脂層を形成し、該 感光性榭脂層を露光現像することにより該感光性榭脂硬化体からなるパターンを形 成し、該パターンをマスキング材として該金属層を選択的にエッチングする選択的ェ ツチング工程を少なくとも一回行うことにより、支持基台の表面に該金属からなるバタ ーンを形成することを特徴とする配線基板形成用モールドの製造方法。
[11] 上記金属層に感光性榭脂硬化体力もなるパターンをマスキング材として該金属層を 選択的にエッチングする選択的エッチング工程で、該金属層をノヽーフェッチングし、 該マスキング材を除去した後、再び光感光性榭脂層を形成して、該感光性榭脂層を 露光現像することにより該感光性榭脂硬化体力 なる新たなパターンを形成し、該新 たに形成されたパターンをマスキング材として該金属層を選択的にエッチングする再 エッチング工程を少なくとも一回行うことにより、支持基台の表面に該金属力 なる高 さの異なるパターンを形成することを特徴とする請求項第 10項記載の配線基板形成 用モールドの製造方法。
[12] 上記パターンが形成されて 、な 、部分に支持基台の表面が露出するように最後のェ ツチング工程を行うことを特徴とする請求項第 11項記載の配線基板形成用モールド の製造方法。
[13] 上記支持基台が、光透過性基台であり、該光透過性基台が、ガラス板または透明合 成榭脂板から形成されていることを特徴とする請求項第 10項記載の配線基板形成 用モールドの製造方法。
[14] 光硬化性または熱硬化性榭脂層にパターンを形成するための配線基板形成用モー ルドにおいて、該配線基板形成用モールドは、支持基台と押し型パターンとからなり 、該配線基板形成用モールドには、少なくとも 2種類の高さの異なる押し型パターン が形成されており、該押し型パターンの内の最も高さの高い金属製押し型パターンが 、該押し型パターンを侵入させる榭脂層の厚さよりも 0. 1〜3 111低く形成されている ことを特徴とする配線基板形成用モールド。
[15] 上記押し型パターンの内の最も高さの高い金属性押し型パターンの高さと、該押し型 ノターンを侵入させる榭脂層の厚さとの差が 0. 1〜3 mであることを特徴とする請 求項第 14項記載の配線基板形成用モールド。
[16] 表面に凹部を有する絶縁体層と該凹部に充填された導電性金属と有する配線基板 であって、該凹部に充填された導電性金属によって凹状配線パターンが形成されて いると共に、該凹状配線パターンの断面幅が、該絶縁体層の表面力も深部に向かつ て減少するように形成されて ヽることを特徴とする配線基板。
[17] 上記絶縁体層の裏面側に、導電性金属カゝら形成された凸状配線パターンが形成さ れていることを特徴とする請求項第 16項記載の配線基板。
[18] 上記配線基板は、絶縁体層の表面力 の深さの異なる少なくとも 2種類の深さの凹状 配線パターンを有することを特徴とする請求項第 16項記載の配線基板。
[19] 上記配線基板には、絶縁体層の表面側から裏面側に貫通する凹部が形成され、該 凹部には導電性金属が充填されてビアホールを形成することを特徴とする請求項第
16項乃至第 18項のいずれかの項記載の配線基板。
[20] 上記絶縁体層の表面側力 裏面側に貫通する凹部に充填された導電性金属からな るビアホールの裏面側先端部が、絶縁体層の裏面側に形成された凸状配線パター ンに接合していることを特徴とする請求項第 19項記載の配線基板。
[21] 上記絶縁体層が、熱および Zまたは光によって硬化する硬化性榭脂の硬化体から 形成されていることを特徴とする請求項第 16項乃至第 20項のいずれかの項記載の 配線基板。
[22] 上記凹状配線パターンが、未硬化の硬化性榭脂に、支持基台側にある基端部の断 面幅が先端部の断面幅よりも広く形成された押し型パターンを侵入させた後、該硬化 性榭脂を硬化させ、該凹部が形成された硬化性榭脂硬化体の表面側に導電性金属 を析出させ、該析出金属を硬化性榭脂硬化体が露出するまで研磨することにより形 成されてなることを特徴とする請求項第 18項記載の配線基板。
[23] 支持体表面に未硬化または半硬化の硬化性榭脂層を有する積層体の該硬化性榭 脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとか らなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅 よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転 写し、該硬化性榭脂層を硬化させた後、
該モールドから積層体を脱型し、
該脱型した積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性榭脂硬化体層表面が露出するように研 磨することにより、凹状配線パターンを形成することを特徴とする配線基板の製造方 法。
[24] 上記積層体をモールドから脱型した後、導電性金属を析出させる前に、該脱型した 積層体にデスミア処理を施すことを特徴とする請求項第 23項記載の配線基板の製 造方法。
[25] 上記積層体を形成する支持体が導電性金属からなり、該導電性金属からなる支持体 表面に、感光性榭脂層を形成し、該感光性榭脂層を露光'現像することにより形成さ れたパターンをマスキング材として該導電性金属を選択的にエッチングすることにより 、凸状配線パターンを形成することを特徴とする請求項第 23項記載の配線基板の製 造方法。
[26] 上記配線基板形成用のモールドに形成されている支持基台が光透過性基台であり 、該配線基板形成用のモールドに形成された押し型パターンを、未硬化の光硬化性 榭脂に押し当てて該光透過性基台を通して該光硬化性榭脂を露光することにより該 光硬化性榭脂の少なくとも一部を硬化させて押し型パターンに対応する所定のバタ ーンを転写することを特徴とする請求項第 23項記載の配線基板の製造方法。
[27] 上記配線基板形成用のモールドに形成されている支持基台が、光透過性基台であ り、該光透過性基台が、石英、ガラス板、または、光透過性合成樹脂板カゝらなることを 特徴とする請求項第 23項記載の配線基板の製造方法。
[28] 上記配線基板形成用のモールドに形成された押し型パターンの同一断面における、 該押し型パターンの頂部の断面幅 W2と、支持基台側底部の断面幅 W1との比 (W1 ZW2)が、 1. 01〜2. 0の範囲内にあることを特徴とする請求項第 23項記載の配線 基板の製造方法。
[29] 上記配線基板形成用のモールドの支持基台表面に、支持基台表面力 頂部までの 高さの異なる少なくとも 2種類の高さの押し型パターンが形成されていることを特徴と する請求項第 23項記載の配線基板の製造方法。
[30] 上記配線基板形成用のモールドの押し型パターンが、金属から形成されていることを 特徴とする請求項第 23項記載の配線基板の製造方法。
[31] 上記配線基板形成用のモールドの押し型パターンが、支持基台の表面に形成され た金属層をエッチングすることにより形成されてなることを特徴とする請求項第 23項 記載の配線基板の製造方法。
[32] 支持体表面に未硬化または半硬化の硬化性榭脂層を有する積層体の該硬化性榭 脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとか らなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅 よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転 写し、該硬化性榭脂層を硬化させた後、
該モールドから積層体を脱型し、
該脱型した積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性榭脂硬化体層表面が露出するように研 磨することにより、該積層体の硬化性榭脂層を貫通するビアホールを形成することを 特徴とするビアホールの形成方法。
[33] 上記積層体をモールドから脱型した後、導電性金属を析出させる前に、該脱型した 積層体にデスミア処理を施すことを特徴とする請求項第 32項記載のビアホールの形 成方法。
[34] 上記積層体を形成する支持体が導電性金属からなり、該導電性金属からなる支持体 表面に、感光性榭脂層を形成し、該感光性榭脂層を露光'現像して形成されたバタ ーンをマスキング材として該導電性金属を選択的にエッチングすることにより、凸状配 線パターンを形成することを特徴とする請求項第 32項記載のビアホールの形成方法
[35] 導電性金属からなる支持体表面に未硬化または半硬化の硬化性榭脂層を有する積 層体の該硬化性榭脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとか らなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅 よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転 写し、該硬化性榭脂層を硬化させた後、
該モールドから積層体を脱型し、
該脱型した積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性榭脂硬化体層表面が露出するように研 磨することにより、凹状配線パターンを形成すると共に該積層体の硬化性榭脂層を 貫通するビアホールを形成し、
該凹状配線パターンおよびビアホールが形成された硬化性榭脂硬化体表面に未 硬化または半硬化の硬化性榭脂層を形成し、該硬化性榭脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとか らなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅 よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転 写し、該硬化性榭脂層を硬化させた後、
該硬化性榭脂硬化体をモールドから脱型し、
該脱型した硬化性榭脂層積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性榭脂硬化体層表面が露出するように研 磨することにより、凹状配線パターンを形成すると共に該積層体の硬化性榭脂層を 貫通するビアホールを形成する工程を少なくとも 1回行うことを特徴とする多層積層配 線基板の製造方法。
[36] 上記硬化性榭脂硬化体をモールドから脱型した後、導電性金属を析出させる前に、 該脱型した硬化性榭脂積層体にデスミア処理を施すことを特徴とする請求項第 35項 記載の多層積層配線基板の製造方法。
[37] 上記積層体を形成する支持体が導電性金属からなり、該導電性金属からなる支持体 表面に、感光性榭脂層を形成し、該感光性榭脂層を露光'現像することにより形成さ れたパターンをマスキング材として該導電性金属を選択的にエッチングすることにより 、凸状配線パターンを形成することを特徴とする請求項第 35項記載の多層積層配線 基板の製造方法。
[38] 有機絶縁性基材および該有機絶縁性基材の表面に形成された金属薄膜の表面に、 押し型基台の表面に押し型パターンが形成された精密押し型を当接して加圧するこ とにより、該金属薄膜側カゝら有機絶縁性基材の深部に向カゝつて、該精密押し型に形 成された押し型パターンに対応した形態の凹部を形成した後、該金属薄膜の上に該 形成された凹部の深さより厚い金属メツキ層を形成して該精密押し型によって形成さ れた凹部にメツキ金属を充填し、次いで該金属メツキ層の表面力 有機絶縁性基材 が露出するまで金属メツキ層を研磨して配線パターンを形成することを特徴とする配 線基板の製造方法。
[39] 上記金属薄膜の厚さが、 0. 1〜1 μ mの範囲内にあることを特徴とする請求項第 38 項記載の配線基板の製造方法。
[40] 上記金属薄膜の伸び率 eが 0. 07以上であることを特徴とする請求項第 38項または 第 39項記載の配線基板の製造方法。
[41] 上記有機絶縁性基材の表面を活性化処理し、該活性化処理された有機絶縁性基材 上に、無電解銅メツキにより厚さ 0. 1〜1 mの銅を析出させることにより金属薄膜を 形成することを特徴とする請求項第 39項記載の配線基板の製造方法。
[42] 上記有機絶縁性基材に銅箔をラミネートした後にァニール処理された銅箔を 0. 1〜
1 μ mの厚さにハーフエッチングすることにより金属薄膜を形成することを特徴とする 請求項第 38項記載の配線基板の製造方法。
[43] 上記有機絶縁性基材に、銅を 0. 1〜1 μ mの厚さにスパッタリングすることにより金属 薄膜を形成することを特徴とする請求項第 38項記載の配線基板の製造方法。
[44] 上記有機絶縁体基板に、銅をスパッタリングした後、該スパッタリング銅層の表面に Z nメツキ層を形成し、次いでァニール処理をすることによりスパッタリング銅と Znとの合 金層を形成することにより金属薄膜を形成することを特徴とする請求項第 38項記載 の配線基板の製造方法。
[45] 上記有機絶縁性基材の表面に、 Zn—Al系超塑性合金をスパッタリングすることにより 金属薄膜を形成することを特徴とする請求項第 38項記載の配線基板の製造方法。
[46] 上記有機絶縁性基材が、液晶ポリマー、エポキシ榭脂、ポリイミド、硬化または未硬 化の積層糊剤であることを特徴とする請求項第 38項記載の配線基板の製造方法。
[47] 上記精密押し型により形成される回路表面の線幅を d( /z m)、深さを h ( m)、金属 薄膜の破断に至る伸び率を eとしたときに、金属薄膜が次式(1)で表される関係を有 することを特徴とする請求項第 38項記載の配線基板の製造方法;
[数 1]
Figure imgf000064_0001
. . • ( 1 )
[48] 上記有機絶縁性基材の金属薄膜上に該形成された凹部の深さ hに対して 101〜20 0%の厚さに電気メツキ層を形成することを特徴とする請求項第 38項記載の配線基 板の製造方法。
[49] 上記電気メツキ層の表面カゝら有機絶縁性基材が露出するまで金属メツキ層を研磨し て有機絶縁性基材に凹部にメツキ金属が充填された配線パターンを形成した後、該 形成された配線パターン表面に、該充填金属とは異なる金属力もなるメツキ層を形成 することを特徴とする請求項第 38乃至第 48項の何れかの項記載の配線基板の製造 方法。
[50] 有機絶縁性基材に形成された凹部の表面に金属薄膜を介してメツキ金属が充填さ れて配線パターンが形成されていることを特徴とする配線基板。
[51] 前記展延性の金属薄膜が銅箔を加工して形成されたものであることを特徴とする請 求項第 50項記載の配線基板。
PCT/JP2006/310933 2005-06-01 2006-05-31 配線基板形成用モールドおよびその製造方法、配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 WO2006129734A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/915,990 US20090314525A1 (en) 2005-06-01 2006-05-31 Mold for Wiring Substrate Formation and Process for Producing the Same, Wiring Substrate and Process for Producing the Same, Process for Producing Multilayered Laminated Wiring Substrate and Method for Viahole Formation

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005-161618 2005-06-01
JP2005-161617 2005-06-01
JP2005161618A JP2006339366A (ja) 2005-06-01 2005-06-01 配線基板形成用モールドおよびその製造方法
JP2005161617A JP2006339365A (ja) 2005-06-01 2005-06-01 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP2005351001A JP2007158017A (ja) 2005-12-05 2005-12-05 配線基板およびその製造方法
JP2005-351001 2005-12-05

Publications (1)

Publication Number Publication Date
WO2006129734A1 true WO2006129734A1 (ja) 2006-12-07

Family

ID=37481662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/310933 WO2006129734A1 (ja) 2005-06-01 2006-05-31 配線基板形成用モールドおよびその製造方法、配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法

Country Status (3)

Country Link
KR (1) KR20080017403A (ja)
TW (1) TW200718310A (ja)
WO (1) WO2006129734A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243181A (ja) * 2006-03-06 2007-09-20 Samsung Electro-Mechanics Co Ltd インプリンティングによる基板の製造方法
US20120216946A1 (en) * 2009-11-10 2012-08-30 Fujikura Ltd. Method of manufacturing wiring substrate
US20130243970A1 (en) * 2009-12-28 2013-09-19 Fujikura Ltd. Mold and manufacturing method therefor
JP2014036064A (ja) * 2012-08-08 2014-02-24 Ube Ind Ltd プリント配線板の製造方法
CN112235943A (zh) * 2019-11-19 2021-01-15 江苏上达电子有限公司 一种双面压膜线路成型工艺
CN112787130A (zh) * 2019-11-01 2021-05-11 矢崎总业株式会社 连接器及其制造方法
CN115023057A (zh) * 2022-07-27 2022-09-06 北京自然韩桦科技有限公司 超高密度柔性薄膜电路制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925762B1 (ko) * 2008-04-28 2009-11-11 삼성전기주식회사 임프린트 방법
CN102265714B (zh) * 2008-12-22 2014-05-14 富士通株式会社 电子部件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186698A (ja) * 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd 回路基板の製造方法および回路基板
JP2000124581A (ja) * 1998-10-20 2000-04-28 Yotaro Hatamura 配線パターン形成方法及び積層配線基板の製造方法
JP2004253432A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法
JP2004304097A (ja) * 2003-04-01 2004-10-28 Sharp Corp パターン形成方法および半導体装置の製造方法
JP2005093945A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186698A (ja) * 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd 回路基板の製造方法および回路基板
JP2000124581A (ja) * 1998-10-20 2000-04-28 Yotaro Hatamura 配線パターン形成方法及び積層配線基板の製造方法
JP2004253432A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法
JP2004304097A (ja) * 2003-04-01 2004-10-28 Sharp Corp パターン形成方法および半導体装置の製造方法
JP2005093945A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243181A (ja) * 2006-03-06 2007-09-20 Samsung Electro-Mechanics Co Ltd インプリンティングによる基板の製造方法
US8187518B2 (en) 2006-03-06 2012-05-29 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing substrate by imprinting
US20120216946A1 (en) * 2009-11-10 2012-08-30 Fujikura Ltd. Method of manufacturing wiring substrate
US20130243970A1 (en) * 2009-12-28 2013-09-19 Fujikura Ltd. Mold and manufacturing method therefor
US8894892B2 (en) * 2009-12-28 2014-11-25 Fujikura Ltd. Mold and manufacturing method therefor
JP2014036064A (ja) * 2012-08-08 2014-02-24 Ube Ind Ltd プリント配線板の製造方法
CN112787130A (zh) * 2019-11-01 2021-05-11 矢崎总业株式会社 连接器及其制造方法
CN112787130B (zh) * 2019-11-01 2023-02-17 矢崎总业株式会社 连接器及其制造方法
CN112235943A (zh) * 2019-11-19 2021-01-15 江苏上达电子有限公司 一种双面压膜线路成型工艺
CN112235943B (zh) * 2019-11-19 2022-06-10 江苏上达电子有限公司 一种双面压膜线路成型工艺
CN115023057A (zh) * 2022-07-27 2022-09-06 北京自然韩桦科技有限公司 超高密度柔性薄膜电路制造方法

Also Published As

Publication number Publication date
TW200718310A (en) 2007-05-01
KR20080017403A (ko) 2008-02-26

Similar Documents

Publication Publication Date Title
US20090314525A1 (en) Mold for Wiring Substrate Formation and Process for Producing the Same, Wiring Substrate and Process for Producing the Same, Process for Producing Multilayered Laminated Wiring Substrate and Method for Viahole Formation
WO2006129734A1 (ja) 配線基板形成用モールドおよびその製造方法、配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
US7802361B2 (en) Method for manufacturing the BGA package board
JP3771867B2 (ja) 同一平面回路フィーチャを有する構造およびその製法
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
KR100601493B1 (ko) 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한bga 패키지 및 그 제조 방법
JP4658974B2 (ja) キャビティの形成された基板製造方法
US7169313B2 (en) Plating method for circuitized substrates
JP2006210866A (ja) プリント基板の製造方法
TW201826421A (zh) 多層配線板之製造方法
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
TWM517410U (zh) 電子封裝件與封裝載板
JP2007088477A (ja) キャビティを備えた基板の製造方法
TW200538000A (en) Method for forming printed circuit board
JP2004247668A (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP2011171528A (ja) 多層配線基板の製造方法
TWI471073B (zh) 線路基板及其製作方法
US20130068510A1 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
JP2006339366A (ja) 配線基板形成用モールドおよびその製造方法
JP2007158017A (ja) 配線基板およびその製造方法
JP2005175150A (ja) 両面回路基板及びその製造方法
JP2001168485A (ja) 配線基板および転写媒体とそれらの製造方法
TW201703589A (zh) 電路板及其製作方法
US20130105214A1 (en) Method for manufacturing circuit board provided with metal posts and circuit board manufactured by the method

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680019196.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11915990

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077030583

Country of ref document: KR

122 Ep: pct application non-entry in european phase

Ref document number: 06756853

Country of ref document: EP

Kind code of ref document: A1