JP2017079320A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2017079320A
JP2017079320A JP2016071138A JP2016071138A JP2017079320A JP 2017079320 A JP2017079320 A JP 2017079320A JP 2016071138 A JP2016071138 A JP 2016071138A JP 2016071138 A JP2016071138 A JP 2016071138A JP 2017079320 A JP2017079320 A JP 2017079320A
Authority
JP
Japan
Prior art keywords
circuit board
insulating layer
core
board according
shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016071138A
Other languages
English (en)
Inventor
ジュン パク、イェ
Ye Jun Park
ジュン パク、イェ
クン キム、ビュン
Byung Kun Kim
クン キム、ビュン
ヨン キム、ジュン
Jun Yong Kim
ヨン キム、ジュン
ジョーン オー、ヨン
Young Joon Oh
ジョーン オー、ヨン
ウーク セオ、ジュン
Jung Wook Seo
ウーク セオ、ジュン
ヒョン キム、ジュン
Jung Hyun Kim
ヒョン キム、ジュン
ホン オー、ユ
Yu Hong Oh
ホン オー、ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2017079320A publication Critical patent/JP2017079320A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】本発明は、回路基板及びその製造方法に関する。【解決手段】内部にフィラーが分散された絶縁層と、配線部と、を含み、上記フィラーはコア−シェル(core−shell)構造を有しており、上記コアは、上記シェルに比べてUVに対して低い散乱性を有し、上記シェルは、上記コアに比べて酸に対して高いエッチング性を有する回路基板とそれを製造する方法を開示する。【選択図】図2

Description

本発明は、回路基板及びその製造方法に関する。
電子産業の発展に伴い、電子部品の多機能化、高機能化及び小型化の要求が急増している。また、電子部品の軽薄短小化により、電子部品が実装される回路基板においても、小さい面積に多数の電子製品を集積しなければならない回路パターンの高密度化が要求されている。回路基板の回路パターンが微細化し、回路の層間間隔が狭くなることにより、誘電損失やショート(short)などの不良が発生したり、回路と絶縁体との密着力が低下して、製品の信頼性が低下したりする問題点が発生している。したがって、印刷回路基板(Printed Circuit Board、PCB)、半導体パッケージ基板またはフレキシブル印刷回路基板(Flexbile Printed Circuit Board、FPCB)などに微細な開口パターンを形成することができる感光性絶縁フィルムが用いられている。
韓国特許出願公開第10−2012−0107373号公報
本発明の一目的は、微細パターンの具現に適し、さらに、絶縁層と回路パターンとの密着力が強化されて信頼性が向上することができる回路基板及びそれを効率的に製造することができる方法を提供することにある。
上述の課題を解決するために、本発明で提案する様々な解決手段の一つとして、UVに対して低い散乱性を有するコア(core)と、酸に対して高いエッチング性を有するシェル(shell)と、を含むコア−シェル構造を有するフィラーが分散された絶縁層を採用した回路基板と、それを製造する方法を提案する。
本発明の様々な効果の一つとして、内部にコア−シェル構造のフィラーが分散された絶縁層を採用することで、微細回路パターンの具現が容易であり、絶縁層と回路パターンとの密着力が向上した回路基板を提供することができる。
但し、本発明の多様で且つ有益な利点と効果は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
本発明の一実施形態による回路基板を概略的に示す断面図である。 図1のA領域を拡大して図示した拡大図である。 本発明の一実施形態による回路基板の製造方法を概略的に示した工程図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
図1は本発明の一実施形態による回路基板を概略的に示す断面図である。
図1を参照すると、本発明の一実施形態による回路基板100は、絶縁層120と、配線部130と、を含み、絶縁層120及び配線部130は、コア部110を中心として両側に配置されることができる。この際、コア部110には、電気連結のための導電性パターン111及び導電性ビア112が備えられることができる。但し、コア部110は具体的な実施形態によって除外されることができ、以下では、それ以外の構成、特に、絶縁層120及び配線部130を中心として回路基板100の構成要素を詳細に説明する。
絶縁層120は、図1に示したように、複数の層が積層されて形成されていることができる。絶縁層120としては、電気絶縁性を有する物質であれば何れも用いられることができ、例えば、感光性樹脂、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ(PPG)が用いられることができる。この物質の中でも、絶縁層120として感光性物質(Photo Imageable Dielectric、PID)を用いる場合、機械的加工などを用いる場合に比べて絶縁層120に微細パターンを容易に形成することができるため、高密度の回路基板の製作に有利である。本実施形態では感光性物質を用いる例を説明する。
絶縁層120の厚さは、要求される機能に応じて適宜調節されることができ、例えば、50μm以下(0μmを除く)の厚さを有することができる。
配線部130は、絶縁層上に形成された導電性パターン131と、絶縁層を貫通する導電性ビア132と、を含むことができ、これらは電気伝導度の高い銅(Cu)、ニッケル(Ni)、銀(Ag)などの金属物質からなることができる。
一例によると、回路基板100の最外側には、配線部の導電性パターン131の少なくとも一部を外部に露出させる開口部を有する外部層140が形成されていることができる。外部層140をなす物質の種類は特に限定されず、例えば、半田レジストであることができる。その他にも、絶縁層120と同一の物質を用いてもよい。また、外部層140は単層であることが一般的であるが、必要に応じて、多層で構成されてもよい。
図2は図1のA領域を拡大して図示した拡大図である。
図2を参照すると、本発明の一実施形態による回路基板100の絶縁層120の内部にはフィラー121が分散されている。
通常、絶縁層120の物性を補強するためにフィラー121を添加するが、フィラーとして用いられる物質の例としては、シリカ(SiO)、アルミナ(Al)などが代表的である。このうちシリカ(SiO)は、熱膨張係数が約0.5ppm/Kと非常に低いレベルの値を有するため、熱膨張係数の低減に大きく寄与する。しかし、このようなシリカは、UVの照射時に光の散乱を起こし、UV解像力を低下させるため、高密度の回路基板に適用するには限界があった。
一方、高密度の回路基板への適用において、光の散乱を減少させ、且つフォトビア(Photo Via)解像力を確保するために、二酸化チタン(TiO)などの白色顔料をフィラーに適用する方法を考慮することができる。しかし、これらは化学的に安定しているため、粗化処理による物理的なアンカー効果を期待し難く、これにより、最終製品のめっき密着性の向上を期待することが難しいという限界があった。
そこで、本発明では、UVに対して低い散乱性を有するコア(core)121a と、酸に対して高いエッチング性を有するシェル(shell)121bと、を含むコア121a−シェル121b構造を有するフィラー121を採用することで、このような限界を克服しようとした。
具体的に、コア121aは、シェルに比べてUVに対して低い散乱性を有し、UV照射時に光の散乱を減少させて、フォトビア(Photo Via)解像力を向上させる。
一例によると、コア121aは白色顔料系物質を含むことができ、例えば、二酸化チタン(TiO)、酸化亜鉛(ZnO)、硫化亜鉛(ZnS)、及び硫酸バリウム(BaSO)からなる群から選択された1種以上を含むことができる。
一例によると、コア121aの平均円相当径は50〜2000nmであることができる。上記コア部の平均円相当径が50nm未満である場合には、フォトビア解像力の向上には効果があるものの、エッチング後における絶縁層と配線部が接する凹凸の深さが小さいため、所望する水準の密着力を確保することが困難である。また、上記コア部の平均円相当径が2000nmを超える場合には、照射されるUV波長帯の光の散乱が激しくなり、フォトビア解像力の向上効果が十分でなくなる恐れがある。
また、シェル121bは、コアに比べて酸に対して高いエッチング性を有し、熱膨張係数を低減するとともに、めっき密着性を向上させる。
一例によると、シェル121bは、シリカ(SiO)、アルミナ(Al)、水酸化アルミニウム(Al(OH))、水酸化マグネシウム(Mg(OH))、炭酸カルシウム(CaCO)、炭酸マグネシウム(MgCO)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、炭化ケイ素(SiC)、ホウ酸アルミニウム(AlBO)、チタン酸バリウム(BaTiO)、及びジルコン酸カルシウム(CaZrO)からなる群から選択された1種以上を含むことができる。
一例によると、シェル121bの平均厚さは3〜50nmであることができ、10〜40nmであることが好ましい。シェルの厚さが3nm未満である場合には、フィラーのエッチング性の低下により密着力が低下する恐れがあり、50nmを超える場合には、光の散乱によるUV解像力の不良が引き起こされる恐れがある。
コア−シェル構造を有するフィラーの製造方法としては、特に制限されないが、析出法(Precipitation method)、ゾル−ゲル法(Sol−gel method)、水熱合成法(Hydrothermal method)、火炎加水分解法(Flame hydrolysis method)、噴霧熱分解法(Spray pyrolysis method)など、当技術分野において公知の方法を用いることができる。但し、好ましい一例として、析出法によりコアを製造し、ゾル−ゲル法によりシェルを製造するという、2ステップ(step)で製造することができる。この場合、化学的純度が高く、凝集及び粗大粉のない、均一な粒度分布を確保するのに有利な面がある。
フィラー121のうち、表面に露出されているものの少なくとも一部は、基板の製造工程におけるデスミア工程などで用いられるHFなどのエッチング液により除去されることができる。表面に露出されたフィラー121の除去により、絶縁層120の表面には凹凸のR(曲面)が形成されることができる。表面に形成された凹凸のRは、図2に示したように、配線部130により満たされていることができる。この場合、絶縁層120と配線部130との密着力が強化されて、回路パターンの安定性が向上することができる。
このように本発明で採用された絶縁層120は、回路パターンとの結合力が高いため、安定性が向上するとともに、最近基板分野で広く要求されている微細で且つ高精度のパターンを実現することができる形態を有する。
以下、上述の回路基板を効率的に製造するための方法を説明する。上述の構成要素は、下記の製造方法についての説明によりさらに詳細に理解されることができる。図3は本発明の一実施形態による回路基板の製造方法を概略的に示した工程図である。絶縁層を積層する過程やコア部を形成する過程などには、当技術分野において広く用いられる基板工程を用いることができるため、その具体的な説明は省略する。
図3を参照すると、先ず、内部にフィラー121が分散された絶縁層120を形成する。この際、フィラー121は上述のように、コア−シェル(core−shell)構造を有しており、上記コアは上記シェルに比べてUVに対して低い散乱性を有し、上記シェルは上記コアに比べて酸に対して高いエッチング性を有する。絶縁層120を得る方法の一例として、フィラー121を未硬化状態の感光性樹脂などとともにキャリアフィルム上にコーティングする方法を用いることができる。
次いで、UVを照射する方法などを用いて、絶縁層120を貫通する貫通孔Vを形成する。
次いで、フィラー121のうち、上記絶縁層120の表面に露出されたものの少なくとも一部を除去することで、絶縁層120の表面に凹凸構造、すなわち、絶縁層120の表面の一部が窪んだ形態の凹凸のRを形成する。フィラー121を除去する方法の一例として、デスミア工程中に用いられる酸を適用してフィラー121をエッチングすることができる。但し、フィラー121は、必ずしも貫通孔Vを形成してから除去される必要はなく、具体的な実施形態によって、その前に除去されてもよい。
次いで、貫通孔Vを充填する導電性ビア132を形成し、絶縁層120の表面に導電性パターン131を形成する。上述のように、配線部130は、絶縁層120の表面の凹凸を満たすように形成され、絶縁層120と安定した結合構造を形成することができる。この際、導電性パターン131は、導電性ペーストを塗布する方法やシード層を用いためっき工程などにより得られる。
一方、絶縁層120、導電性パターン131、導電性ビア132を形成する工程は、それらを順に積層することで行われてもよく、他の例として、絶縁層120、導電性パターン131、導電性ビア132を個別的に形成した後に一括して積層してもよい。
その後、印刷回路基板の最外側に半田レジストなどの外部層140を形成することで、上述の実施形態で説明した回路基板が得られる。外部層140は、ICパッケージ基板などに用いるのに適した形態として、デザインや必要な機能に応じて適切な形状で提供されることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 回路基板
110 コア部
111、131 導電性パターン
112、132 導電性ビア
120 絶縁層
121 フィラー
121a コア
121b シェル
130 配線部
140 外部層
R 凹凸
V 貫通孔

Claims (16)

  1. 内部にフィラーが分散された絶縁層と、配線部と、を含み、
    前記フィラーはコア−シェル(core−shell)構造を有しており、
    前記コアは、前記シェルに比べてUVに対して低い散乱性を有し、
    前記シェルは、前記コアに比べて酸に対して高いエッチング性を有する、回路基板。
  2. 前記コアは白色顔料系物質を含む、請求項1に記載の回路基板。
  3. 前記コアは、二酸化チタン(TiO)、酸化亜鉛(ZnO)、硫化亜鉛(ZnS)、及び硫酸バリウム(BaSO)からなる群から選択された1種以上を含む、請求項1または2に記載の回路基板。
  4. 前記コアの平均円相当径が50〜2000nmである、請求項1から3のいずれか1項に記載の回路基板。
  5. 前記シェルは、シリカ(SiO)、アルミナ(Al)、硫酸バリウム(BaSO)、水酸化アルミニウム(Al(OH))、水酸化マグネシウム(Mg(OH))、炭酸カルシウム(CaCO)、炭酸マグネシウム(MgCO)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、炭化ケイ素(SiC)、ホウ酸アルミニウム(AlBO)、チタン酸バリウム(BaTiO)、及びジルコン酸カルシウム(CaZrO)からなる群から選択された1種以上を含む、請求項1から4のいずれか1項に記載の回路基板。
  6. 前記シェルの平均厚さが3〜50nmである、請求項1から5のいずれか1項に記載の回路基板。
  7. 前記絶縁層は感光性物質を含む、請求項1から6のいずれか1項に記載の回路基板。
  8. 前記絶縁層の厚さが50μm以下(0μmを除く)である、請求項1から7のいずれか1項に記載の回路基板。
  9. 前記配線部は、前記絶縁層上に形成された導電性パターンと、前記絶縁層を貫通する導電性ビアと、を含む、請求項1から8のいずれか1項に記載の回路基板。
  10. 前記絶縁層において、前記配線部と接する界面に凹凸が形成されている、請求項1から9のいずれか1項に記載の回路基板。
  11. 前記配線部は前記凹凸を満たす形態を有する、請求項10に記載の回路基板。
  12. 内部にフィラーが分散された絶縁層を形成する段階と、
    前記フィラーのうち、前記絶縁層の表面に露出されたものの少なくとも一部を除去することで、前記絶縁層の表面の一部が窪んだ形態の凹凸を形成する段階と、
    前記絶縁層の表面に導電性パターンを形成する段階と、を含み、
    前記フィラーはコア−シェル(core−shell)構造を有しており、前記コアは、前記シェルに比べてUVに対して低い散乱性を有し、前記シェルは、前記コアに比べて酸に対して高いエッチング性を有する、回路基板の製造方法。
  13. 前記絶縁層は感光性物質を含む、請求項12に記載の回路基板の製造方法。
  14. 前記絶縁層の表面の凹凸は、前記フィラーのうち前記絶縁層の表面に露出されたものの少なくとも一部を酸でエッチングすることで形成される、請求項12または13に記載の回路基板の製造方法。
  15. 前記絶縁層を貫通する導電性ビアを形成する段階をさらに含む、請求項12から14のいずれか1項に記載の回路基板の製造方法。
  16. 前記導電性ビアは、前記絶縁層にUVを照射することで形成される、請求項15に記載の回路基板の製造方法。
JP2016071138A 2015-10-19 2016-03-31 回路基板及びその製造方法 Pending JP2017079320A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0145521 2015-10-19
KR1020150145521A KR20170045630A (ko) 2015-10-19 2015-10-19 회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2017079320A true JP2017079320A (ja) 2017-04-27

Family

ID=58665529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016071138A Pending JP2017079320A (ja) 2015-10-19 2016-03-31 回路基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP2017079320A (ja)
KR (1) KR20170045630A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108946797A (zh) * 2018-09-05 2018-12-07 河南工程学院 一维核壳结构的钛酸钡@氮化硼复合材料及制备方法
WO2020213669A1 (ja) * 2019-04-19 2020-10-22 日東電工株式会社 板状の複合材料
CN112911818A (zh) * 2019-12-04 2021-06-04 奥特斯奥地利科技与系统技术有限公司 光成像材料及使用方法和相应的部件承载件及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102573552B1 (ko) * 2021-10-20 2023-09-01 주식회사 심텍 Ald 공법을 이용한 반도체 패키지용 인쇄회로기판 및 그 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006110999A (ja) * 2004-08-23 2006-04-27 Mitsubishi Gas Chem Co Inc 金属張り白色積層体
JP2012004553A (ja) * 2010-05-17 2012-01-05 Showa Denko Kk 発光素子用実装基板、発光素子用実装基板の製造方法、発光装置及び発光装置の製造方法並びに白色樹脂組成物
WO2012111543A1 (ja) * 2011-02-18 2012-08-23 三菱瓦斯化学株式会社 樹脂組成物、プリプレグ及び金属箔張積層板
JP2013168613A (ja) * 2012-02-17 2013-08-29 Murata Mfg Co Ltd 積層基板の製造方法および積層基板構造
WO2014084190A1 (ja) * 2012-11-27 2014-06-05 富士フイルム株式会社 光硬化性組成物、転写材料、硬化物及びその製造方法、樹脂パターン製造方法、硬化膜、液晶表示装置、有機el表示装置並びにタッチパネル表示装置
JP2015028195A (ja) * 2013-07-30 2015-02-12 株式会社東亜電化 無電解めっき層の形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006110999A (ja) * 2004-08-23 2006-04-27 Mitsubishi Gas Chem Co Inc 金属張り白色積層体
JP2012004553A (ja) * 2010-05-17 2012-01-05 Showa Denko Kk 発光素子用実装基板、発光素子用実装基板の製造方法、発光装置及び発光装置の製造方法並びに白色樹脂組成物
WO2012111543A1 (ja) * 2011-02-18 2012-08-23 三菱瓦斯化学株式会社 樹脂組成物、プリプレグ及び金属箔張積層板
JP2013168613A (ja) * 2012-02-17 2013-08-29 Murata Mfg Co Ltd 積層基板の製造方法および積層基板構造
WO2014084190A1 (ja) * 2012-11-27 2014-06-05 富士フイルム株式会社 光硬化性組成物、転写材料、硬化物及びその製造方法、樹脂パターン製造方法、硬化膜、液晶表示装置、有機el表示装置並びにタッチパネル表示装置
JP2015028195A (ja) * 2013-07-30 2015-02-12 株式会社東亜電化 無電解めっき層の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108946797A (zh) * 2018-09-05 2018-12-07 河南工程学院 一维核壳结构的钛酸钡@氮化硼复合材料及制备方法
CN108946797B (zh) * 2018-09-05 2020-05-22 河南工程学院 一维核壳结构的钛酸钡@氮化硼复合材料及制备方法
WO2020213669A1 (ja) * 2019-04-19 2020-10-22 日東電工株式会社 板状の複合材料
CN112911818A (zh) * 2019-12-04 2021-06-04 奥特斯奥地利科技与系统技术有限公司 光成像材料及使用方法和相应的部件承载件及其制造方法

Also Published As

Publication number Publication date
KR20170045630A (ko) 2017-04-27

Similar Documents

Publication Publication Date Title
KR102617568B1 (ko) 인쇄 회로 보드들을 위한 고속 인터커넥트들
JP4651597B2 (ja) 半導体パッケージ基板
US8756803B2 (en) Method for manufacturing printed wiring board
JP6170790B2 (ja) 配線基板及びその製造方法
JP2006245574A (ja) チップ内蔵型プリント回路基板およびその製造方法
JP2006190924A (ja) キャパシタ内蔵型プリント基板およびその製造方法
JP2017079320A (ja) 回路基板及びその製造方法
US20150027758A1 (en) Multilayer wiring substrate and manufacturing method therefor
JP2007081409A (ja) 微細パターンを有する印刷回路基板及びその製造方法
JP6721143B2 (ja) プリント回路基板及びその製造方法
JP5576546B2 (ja) 配線基板の製造方法
JP6501423B2 (ja) インダクタの製造方法及びインダクタ
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP2010073809A (ja) プリント配線板の製造方法
TWI471073B (zh) 線路基板及其製作方法
JP2011029623A (ja) 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法
JP5289241B2 (ja) 配線基板およびその製造方法
TW201838494A (zh) 電路板結構及其製造方法
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
JP2016213446A (ja) 銅張積層板及びこれを用いたプリント回路基板の製造方法
JP5565951B2 (ja) 配線基板およびその製造方法
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JP6049145B2 (ja) タッチセンサ用配線基板の製造方法
JP2018037476A (ja) 印刷配線板の製造方法および印刷配線板
KR20170038535A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630