JP2006190924A - キャパシタ内蔵型プリント基板およびその製造方法 - Google Patents
キャパシタ内蔵型プリント基板およびその製造方法 Download PDFInfo
- Publication number
- JP2006190924A JP2006190924A JP2005103426A JP2005103426A JP2006190924A JP 2006190924 A JP2006190924 A JP 2006190924A JP 2005103426 A JP2005103426 A JP 2005103426A JP 2005103426 A JP2005103426 A JP 2005103426A JP 2006190924 A JP2006190924 A JP 2006190924A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- built
- printed circuit
- circuit board
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 89
- 239000010949 copper Substances 0.000 claims description 58
- 229910052802 copper Inorganic materials 0.000 claims description 57
- 238000007747 plating Methods 0.000 claims description 42
- 239000011889 copper foil Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 41
- 229920005989 resin Polymers 0.000 description 20
- 239000011347 resin Substances 0.000 description 20
- 239000003989 dielectric material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- YEJRWHAVMIAJKC-UHFFFAOYSA-N 4-Butyrolactone Chemical compound O=C1CCCO1 YEJRWHAVMIAJKC-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000012041 precatalyst Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09836—Oblique hole, via or bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09981—Metallised walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Abstract
【課題】絶縁層内に長い内蔵型キャパシタを形成して高容量のキャパシタンスを提供し、キャパシタンスの容量が自由に設計可能なキャパシタ内蔵型プリント基板およびその製造方法を提供する。
【解決手段】絶縁層内に、長さが幅より大きく所定長さに形成される誘電体と、前記誘電体の長手方向に、前記誘電体の両側壁にそれぞれ形成される第１電極および第２電極を有する内蔵型キャパシタとを含む。
【選択図】図２
【解決手段】絶縁層内に、長さが幅より大きく所定長さに形成される誘電体と、前記誘電体の長手方向に、前記誘電体の両側壁にそれぞれ形成される第１電極および第２電極を有する内蔵型キャパシタとを含む。
【選択図】図２
Description
本発明はキャパシタ内蔵型プリント基板およびその製造方法に係り、より詳しくは絶縁層内に長い内蔵型キャパシタを形成して高容量のキャパシタンスを提供し、キャパシタンスの容量設計を自由にしたキャパシタ内蔵型プリント基板およびその製造方法に関するものである。
近年、半導体システムが高集積化および高速化するにしたがい、半導体チップを含む全体システムの動作速度および性能は、半導体チップの内部要因だけでなく、半導体チップの外部要因によっても決定される。したがって、半導体チップの内部および外部の信号の統一性(integrity)を確保することがなによりも重要な設計要素である。
また、電子システムにおいて、半導体チップの高速スイッチングおよび高周波数の信号伝送は、電磁妨害（electromagnetic interference）による雑音を発生させる。特に、高密度回路の設計の際に、隣接線路と入出力ピン間のクロストーク雑音とスイッチング雑音は信号統一性を阻害する要素として作用する。
したがって、プリント基板の高密度化回路に実装された非常に多い半導体チップがパワーを使用する問題とともに、グラウンドバウンシング（ground bouncing）およびパワーバウンシング（power bouncing）のような問題を解決しなければならない。したがって、デカップリングキャパシタ（decoupling capacitor）とバイパスキャパシタ（bypass capacitor）の役割が非常に重要である。
しかし、従来の受動素子は、リード線によるインダクタンス値により、不要な周波数帯域で共振が発生するため、プリント基板の高密度実装において、これを解決するための方法としてプリント基板内に受動素子を挿入する方法が提案されている。
現在まで大部分のプリント基板の表面に一般の個別チップ抵抗（discrete chip resistor）または一般の個別チップキャパシタ（discrete chip capacitor）を実装しているが、最近には抵抗またはキャパシタなどを内蔵したプリント基板が開発されている。
このような内蔵型プリント基板において、プリント基板の外部または内部にキャパシタが埋め込まれている形態であって、プリント基板の大きさにかかわらず、キャパシタがプリント基板の一部として組み込まれていると、これを“内蔵型キャパシタ（embedded(buried) capacitor）”といい、このような基板を“キャパシタ内蔵型プリント基板（embedded capacitor printed circuit board）”という。
通常、キャパシタ内蔵型プリント基板の製造方法は４方法に分類可能である。
第１の方法は、重合体キャパシタペーストを塗布し、熱硬化、つまり乾燥させることで、キャパシタを製造する重合体厚膜型（polymer thick type）キャパシタの製造方法がある。この方法は、プリント基板の内層に重合体キャパシタペーストを塗布し、これ乾燥させた後、電極を形成するように銅ペーストを印刷および乾燥させることにより、内蔵型キャパシタを製造する。
第２の方法は、セラミック充填感光性樹脂（ceramic filled photo-dielectric resin）をプリント基板にコーティングして個別内蔵型キャパシタ（embedded discrete type capacitor）を製造する方法であって、米国モトローラ社が関連特許技術を保有している。この方法は、セラミック粉末が含有された感光性樹脂を基板にコートした後、銅箔を積層して上部電極および下部電極を形成し、回路パターンを形成し、感光性樹脂をエッチングすることにより、離散型のキャパシタを製造する。
第３の方法は、プリント基板の表面に実装されるデカップリングキャパシタを代替するため、プリント基板の内層に、キャパシタンス特性を有する別途の誘電層を挿入することでキャパシタを製造する方法であって、米国サンミナ社（Sanmina）が関連特許技術を保有している。この方法は、プリント基板の内層に、電源電極および接地電極からなる誘電層を挿入して電源分散型デカップリングキャパシタ（power distributed decoupling capacitor）を製造している。
第４の方法は、ＢａＴｉＯ3とエポキシ樹脂の合成物からなる高誘電率の重合体キャパシタペーストをプリント基板の内層ビアホールに充填させたキャパシタ内蔵型プリント基板およびその製造方法であって、大韓民国の三星電気が関連特許技術を保有している。この方法は、プリント基板にビアホールを加工して、銅張積層板の所定部分に複数の内層ビアホールを加工する段階から外層ビアホールおよび導通孔の内壁をメッキする段階までの８段階からなる。
図１ａ〜図１ｎは従来のキャパシタ内蔵型プリント基板の製造方法の流れを示す断面図である。
図１ａに示すように、絶縁層１１上に第１銅箔層１２が形成された銅張積層板を用意する。
図１ｂに示すように、第１銅箔層１２上に感光性誘電体物質１３を塗布する。
図１ｃに示すように、感光性誘電体物質１３上に第２銅箔層１４を積層する。
図１ｄに示すように、第２銅箔層１４上に感光性フィルム２０ａを積層する。
図１ｅに示すように、所定のキャパシタパターンの形成されたフォトマスク３０ａを感光性フィルム２０ａに密着させた後、紫外線４０ａを照射する。この際、フォトマスク３０ａの印刷されていない部分３１ａを通して紫外線４０ａが透過してフォトマスク３０ａ下側の感光性フィルム２０ａに硬化部分２１ａを形成し、フォトマスク３０ａの印刷された黒い部分３２ａは紫外線４０ａが透過し得なくて、フォトマスク３０ａの下側の感光性フィルム２０ａに未硬化部分２２ａを形成する。
図１ｆに示すように、フォトマスク３０ａを除去した後、感光性フィルム２０ａの硬化部分２１ａのみ残るように、現像工程により感光性フィルム２０ａの未硬化部分２２ａを除去する。
図１ｇに示すように、感光性フィルム２０ａの硬化部分２１ａをエッチングレジストとして第２銅箔層１４をエッチングすることにより、第２銅箔層１４に内蔵型キャパシタの上部電極層１４ａを形成する。
図１ｈに示すように、感光性フィルム２０ａの硬化部分２１ａを除去した後、上部電極層１４ａをマスクとして感光性誘電体物質１３に紫外線４０ｂを照射する。この際、上部電極層１４ａが形成されていない部分の感光性誘電体物質１３は紫外線４０ｂを吸収して、特殊溶剤（例えば、ＧＢＬ（Gamma-Butyrolactone））を使用する現像工程により分解可能な反応部分１３ｂを形成し、上部電極層１４ａが形成された部分の感光性誘電体物質１３は紫外線４０ｂを吸収し得なく、未反応部分１３ａを形成する。
図１ｉに示すように、現像工程を行うことで、感光性誘電体物質１３の紫外線反応部分１３ｂを除去することにより、感光性誘電体物質１３に内蔵型キャパシタの誘電体層１３ａを形成する。
図１ｊに示すように、第１銅箔層１２、誘電体層１３ａおよび上部電極層１４ａに感光性樹脂２０ｂをコートする。
図１ｋに示すように、所定の回路パターンが形成されたフォトマスク３０ｂを感光性樹脂２０ｂに密着した後、紫外線４０ｃを照射する。この際、フォトマスク３０ｂの印刷されていない部分３１ｂは紫外線が透過してフォトマスク３０ｂの下側の感光性樹脂２０ｂに硬化部分２１ｂを形成し、フォトマスク３０ｂの印刷された黒い部分３２ｂは紫外線が透過し得なくて、フォトマスク３０ｂの下側の感光性樹脂２０ｂに未硬化部分２２ｂを形成する。
図１ｌに示すように、フォトマスク３０ｂを除去した後、感光性樹脂２０ｂの硬化部分２１ｂのみ残るように現像工程を行うことにより、感光性樹脂２０ｂの未硬化部分２２ｂを除去する。
図１ｍに示すように、感光性樹脂２０ｂの硬化部分２１ｂをエッチングレジストとして第１銅箔層１２をエッチングすることにより、第１銅箔層１２に内蔵型キャパシタの下部電極層１２ａおよび回路パターン１２ｂを形成する。
図１ｎに示すように、感光性樹脂２０ｂの硬化部分２１ｂを除去する。その後、絶縁層を積層し、回路パターン形成工程、ソルダレジスト形成工程、ニッケル／金メッキ工程および外郭形成工程などを行うことにより、キャパシタ内蔵型プリント基板１０を製造する。
このような従来のキャパシタ内蔵型プリント基板１０の製造方法は特許文献１に概略的に開示されている。
最近、高周波システムで動作する周波数が段々上昇することにしたがい、プリント基板に実装されるキャパシタなどの受動素子のＳＲＦ（Self Resonance Frequency）も対応して高いものを要求している。また、電源安定化に使用されるデカップリングキャパシタは、高周波でのインピーダンスを低めることが必須の要求事項である。
このように、キャパシタのＳＲＦを上昇させながら高周波でのインピーダンスを減らす方法により、キャパシタに寄生するインダクタンスを減らす内蔵型キャパシタの要求が増大しており、プリント基板の設計において、回路パターンの密集度が持続的に増加することにより、微細な回路パターンを要求している。
しかし、前記のような方法で製造した従来のキャパシタ内蔵型プリント基板１０は、図１ｋに示すように、露光工程において、フォトマスク３０ｂと感光性樹脂２０ｂ間に高低差が生じて、フォトマスク３０ｂの印刷された黒い部分３２ｂの縁部で紫外線４０ｃの回折現象が発生するため、図１ｌに示すように、感光性樹脂２０ｂのパターン幅を微細に形成するのに限界があった。
また、従来のキャパシタ内蔵型プリント基板１０は、下部電極層１２ａおよび回路パターン１２ｂを形成する第１銅箔層エッチング工程において、誘電体１３ａを保護するため、図１ｊに示すように、感光性樹脂２０ｂを誘電体層１３ａの側面に塗布しなければならない。これにより、図１ｎに示すように、上部電極層１４ａおよび誘電体層１３ａより突出する下部電極層１２ａに不要な部分が形成された。
このような下部電極層１２ａの突出部は、高周波数の環境で一種の導体役割をして寄生インダクタンスを発生させるため、電子製品の電気的性能を低下させる問題点があった。
さらに、従来のキャパシタ内蔵型プリント基板１０は単に上下面に電極層１２ａ、１４ａを形成するため、内蔵型キャパシタの集積度が低くなるので、キャパシタンスの容量を増大させるのに限界がある問題点もあった。
したがって、本発明は前記のような問題点を解決するためになされたもので、その技術的課題は、高容量のキャパシタンスを製造することができ、キャパシタンスの容量設計が自由なキャパシタ内蔵型プリント基板およびその製造方法を提供することにある。
上記課題を解決するために、本発明は、絶縁層内に、長さが幅より大きく所定長さに形成される誘電体と、前記誘電体の長手方向に、前記誘電体の両側壁にそれぞれ形成される第１電極および第２電極を有する内蔵型キャパシタとを含む、キャパシタ内蔵型プリント基板を提供する。
また、前記課題を解決するために、本発明は、（Ａ）銅張積層板に、前記銅張積層板の上下銅箔層を貫通し、所定の長さを有する通孔を形成する段階と、（Ｂ）前記銅張積層板の上下銅箔層および前記通孔の内壁に第１銅メッキ層を形成する段階と、（Ｃ）前記第１銅メッキ層の形成された前記通孔の内部に高誘電率物質を充填する段階と、（Ｄ）前記第１銅メッキ層および前記高誘電率物質上に第２銅メッキ層を形成する段階と、（Ｅ）前記通孔に充填された高誘電率物質の長手方向に、第１電極および第２電極が前記高誘電率の両側壁にそれぞれ形成されるように、前記上下銅箔層、前記第１銅メッキ層および前記第２銅メッキ層をエッチングする段階とを含む、キャパシタ内蔵型プリント基板の製造方法を提供する。
以上のような本発明のキャパシタ内蔵型プリント基板およびその製造方法によると、絶縁層内に長い高集積度の内蔵型キャパシタを形成して、高容量のキャパシタンスを提供する効果がある。
また、本発明のキャパシタ内蔵型プリント基板およびその製造方法によると、絶縁層内に長い内蔵型キャパシタを多様な形態に形成することができるので、キャパシタンスの容量設計が自由になる効果もある。
また、本発明のキャパシタ内蔵型プリント基板およびその製造方法によると、製造過程で不要な回路パターンが形成されなく、一般の回路パターンとともに高密度に形成することができる効果もある。
以下に添付図面を参照しながら、本発明によるキャパシタ内蔵型プリント基板およびその製造方法を詳細に説明する。
図２は本発明の第１実施例によるキャパシタ内蔵型プリント基板の斜視図である。
同図に示すように、本発明の第１実施例によるキャパシタ内蔵型プリント基板１００は、絶縁層１１０および内蔵型キャパシタ１２０を含む。
前記絶縁層１１０はキャパシタ内蔵型プリント基板１００の電気絶縁性、機械的強度、寸法安定性などを保全および維持する役割をするもので、エポキシ樹脂、ポリイミド（polyimide）、ＢＴ樹脂（Bismaleimide Triazine resin）、フェノール樹脂および熱可塑性液晶ポリマーなどを使用することができる。また、絶縁層１１０はガラス繊維、ガラス不織布および紙などからなり、高機械的強度および耐熱性の補強基材として使用できる。
内蔵型キャパシタ１２０は絶縁層１１０内に形成されるもので、誘電体１２１、第１電極１２２および第２電極１２３を含む。
誘電体１２１は絶縁層１１０内に所定の長さで形成され、長さが幅より大きい。ここで、誘電体１２１は高誘電率の物質からなり、長手方向の両側壁が絶縁層１１０の表面に対して直角をなす。
第１電極１２２および第２電極１２３は誘電体１２１の両側壁に長手方向にそれぞれ形成される。ここで、第１電極１２２および第２電極１２３は銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、すず（Ｓｎ）などの伝導性物質からなり、メッキ工程により形成されることが好ましい。
図示のように、本発明による内蔵型キャパシタ１２０は絶縁層１１０内に長く形成されるので、キャパシタンスの容量を調節し易い利点がある。
本発明による内蔵型キャパシタ１２０は長いながらもその形態に制約を受けないので、設計が自由であり、高容量のキャパシタンスを有することができる。
図３ａ〜図３ｌは本発明の第１実施例によるキャパシタ内蔵型プリント基板の製造方法の流れを示す断面図である。
図３ａに示すように、絶縁樹脂層２１１の両面に銅箔層２１２、２１２’が被せられた銅張積層板２１０を用意する。
ここで、銅張積層板２１０は、その用途によって、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板、複合銅張積層板などを使用することができる。
図３ｂに示すように、銅張積層板２１０に、上下銅箔層２１２、２１２’を貫通する所定長さの通孔Ａを形成する。
ここで、通孔Ａを形成する工程は、ルータドリル（router drill）またはＣＮＣドリル（Computer Numerical Control drill）などを用いて行うことができる。
好適な実施例において、ルータドリルまたはＣＮＣドリルで通孔Ａを加工した後、ドリリングの際に発生する上下銅箔層２１２、２１２’のバー（burr）、通孔Ａの内壁の埃、銅箔層２１２、２１２’の表面の埃などを除去するデバーリング（deburring）工程をさらに行うことが好ましい。この場合、銅箔層２１２、２１２’の表面に粗さが与えられるので、後続の銅メッキ工程において、銅との密着力が向上する効果がある。
より好適な実施例において、ルータドリルまたはＣＮＣドリルで通孔Ａを形成した後、ドリリング時に発生する熱により絶縁樹脂層２１１が溶けて通孔Ａの内壁で生じるスミア（smear）を除去するデスミア（desmear）工程をさらに行うことが好ましい。
図３ｃに示すように、銅張積層板２１０の上下銅箔層２１２、２１２’および通孔Ａの内壁に第１銅メッキ層２１３、２１３’を形成する。
ここで、通孔Ａの内壁に絶縁樹脂層２１１が露出しているので、直ちに電解銅メッキを施すことができない。したがって、通孔Ａに電解銅メッキを施すために、無電解銅メッキを施す。
一実施例として、無電解銅メッキ工程には、脱脂（cleanet）過程、ソフト腐食（soft etching）過程、予備触媒処理（pre-catalyst）過程、触媒処理過程、活性化（accelerator）過程、無電解銅メッキ過程、および酸化防止処理過程を含む触媒析出方式を用いることができる。
ほかの実施例として、無電解銅メッキ工程は、プラズマなどにより発生する気体のイオン粒子（例えば、Ａｒ+）を銅ターゲットに衝突させることにより、上下銅箔層２１２、２１２’および通孔Ａの内壁に無電解銅メッキ層を形成するスパッタリング方式を用いることができる。
このような無電解銅メッキ工程を完了した後、銅箔積層板２１０を銅メッキ作業槽に浸漬した後、直流整流器により電解銅メッキを行う。このような電解銅メッキは、メッキすべき面積を計算して、直流整流器に適当な電流を供給して銅を析出する方式を用いることが好ましい。
図３ｄに示すように、銅箔積層板２１０の通孔Ａの内部に高誘電率物質２１４を充填することで、内蔵型キャパシタの誘電体を形成する。
図３ｅに示すように、銅張積層板２１０の表面（すなわち、第１銅メッキ層２１３、２１３’））から突出した高誘電率物質２１４をバフ（buff）などで除去して平らにする。
図３ｆに示すように、銅張積層板２１０の上下第１銅メッキ層２１３、２１３’および高誘電率物質２１４上に第２銅メッキ層２１５、２１５’を形成する。
ここで、高誘電率物質２１４が露出しているので、触媒析出方式およびスパッタリング方式などで無電解銅メッキ工程を行った後、電解銅メッキ工程を行うことが好ましい。
図３ｇに示すように、上下第２銅メッキ層２１５、２１５’上に感光性フィルム２２０、２２０’（例えば、ドライフィルム）をそれぞれ塗布する。
図３ｈに示すように、上下感光性フィルム２２０、２２０’上に、所定の回路パターンが形成されたフォトマスク２３０、２３０’を密着させた後、紫外線２４０、２４０’を照射する。
この際、フォトマスク２３０、２３０’の印刷されていない部分は紫外線２４０、２４０’が透過してフォトマスク２３０、２３０’下側の感光性フィルム２２０、２２０’に硬化部を形成し、フォトマスク２３０、２３０’の印刷された部分は紫外線２４０、２４０’が透過しなくて、フォトマスク２３０、２３０’下側の感光性フィルム２２０、２２０’に未硬化部を形成する。
図３ｉに示すように、フォトマスク２３０、２３０’を除去した後、感光性フィルム２２０、２２０’の硬化部が残るように、現像工程を行って感光性フィルム２２０、２２０’の未硬化部を除去する。
図３ｊに示すように、感光性フィルム２２０、２２０’の硬化部をエッチングレジストとして上下銅箔層２１２、２１２’、第１銅メッキ層２１３．２１３’および第２銅メッキ層２１５、２１５’をエッチングすることにより、内蔵型キャパシタの第１電極および第２電極を形成する。
図３ｋに示すように、感光性フィルム２２０、２２０’の硬化部を除去する。
図３ｌに示すように、充填された高誘電率物質２１４の幅方向に、両側面の上下銅箔層２１２、２１２’、第１銅メッキ層２１３、２１３’および第２銅メッキ層２１５、２１５’を除去して第１電極および第２電極を分離させることにより、本発明によるキャパシタ内蔵型プリント基板２００を製造する。
ここで、高誘電率物質２１４の幅方向に、両側面の上下銅箔層２１２、２１２’、第１銅メッキ層２１３、２１３’および第２銅メッキ層２１５、２１５’を除去する工程は、ＣＮＣドリルまたはレーザドリルを用いて行える。
図４は本発明の第２実施例によるキャパシタ内蔵型プリント基板の斜視図である。
図４に示すように、本発明の第２実施例によるキャパシタ内蔵型プリント基板３００は絶縁層３１０および内蔵型キャパシタ３２０を含む。前記内蔵型キャパシタ３２０は、所定の長さに形成され、長さが幅より大きい誘電体３２１と、前記誘電体３２１の長手方向に、誘電体３２１の両側壁にそれぞれ形成された第１電極３２２および第２電極３２３を含む。
図示のように、本発明の第２実施例による内蔵型キャパシタ３２０は、絶縁層３１０内に形成された誘電体３２１の長手方向の両側壁が斜めに形成されているため、同一の長さおよび幅を有する内蔵型キャパシタの場合、第２実施例による内蔵型キャパシタ３２０のキャパシタンスが、図２に示す第１実施例による内蔵型キャパシタ１２０のキャパシタンスより大きい値を有する。
したがって、本発明の第２実施例によるキャパシタ内蔵型プリント基板３００は、絶縁層３１０の表面に対して誘電体３２１の長手方向の両側壁が斜めに形成されることにより、高容量のキャパシタンスを提供する利点がある。
図５は本発明の第３実施例によるキャパシタ内蔵型プリント基板の平面図である。
同図に示すように、本発明の第３実施例によるキャパシタ内蔵型プリント基板４００は、絶縁層４１０内に１０個の内蔵型キャパシタ４２０ａ、・・・、４２０ｊが平行に形成され、１０個の内蔵型キャパシタ４２０ａ、・・・、４２０ｊの一側電極はパワー信号ライン４３０に並列に連結され、１０個の内蔵型キャパシタ４２０ａ、・・・、４２０ｊの他側電極はそれぞれ接地されている。
実質的に、本発明によるキャパシタ内蔵型プリント基板４００は、多数の内蔵型キャパシタを図３ａ〜図３ｌに示す製造方法で同時に製造することができ、これとともに、多数の内蔵型キャパシタを並列に連結する回路パターンを形成することにより、高容量のキャパシタンスを提供することができる。
図６は本発明の第４実施例によるキャパシタ内蔵型プリント基板の平面図である。
同図に示すように、本発明の第４実施例によるキャパシタ内蔵型プリント基板５００は、絶縁層５１０内に一つの内蔵型キャパシタ５２０が蛇行状に屈曲した形態になっている。
したがって、本実施例によるキャパシタ内蔵型プリント基板５００は、絶縁層５１０内の狭い空間に蛇行状に高集積化した内蔵型キャパシタ５２０を図３ａ〜図３ｌに示す製造方法で製造することができるので、高容量のキャパシタンスを提供することができる。
以上、添付図面を参照しながら本発明の好適な実施例について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
１００、３００、４００、５００ キャパシタ内蔵型プリント基板
１１０、３１０、４１０、５１０ 絶縁層
１２０、３２０、４２０ａ、
・・・、４２０ｊ、５２０ 内蔵型キャパシタ
１２１、３２１ 誘電体
１２２、３２２ 第１電極
１２３、３２３ 第２電極
２１０ 銅張積層板
２１１ 絶縁樹脂層
２１２、２１２’ 銅箔層
２１３、２１３’ 第１銅メッキ層
２１４ 高誘電率物質
２１５、２１５’ 第２銅メッキ層
２２０、２２０’ 感光性フィルム
２３０、２３０’ フォトマスク
２４０、２４０’ 紫外線
４３０ パワー信号ライン
４４０ 接地
Ａ 通孔
１１０、３１０、４１０、５１０ 絶縁層
１２０、３２０、４２０ａ、
・・・、４２０ｊ、５２０ 内蔵型キャパシタ
１２１、３２１ 誘電体
１２２、３２２ 第１電極
１２３、３２３ 第２電極
２１０ 銅張積層板
２１１ 絶縁樹脂層
２１２、２１２’ 銅箔層
２１３、２１３’ 第１銅メッキ層
２１４ 高誘電率物質
２１５、２１５’ 第２銅メッキ層
２２０、２２０’ 感光性フィルム
２３０、２３０’ フォトマスク
２４０、２４０’ 紫外線
４３０ パワー信号ライン
４４０ 接地
Ａ 通孔
Claims (6)
- 絶縁層内に、長さが幅より大きく所定長さに形成される誘電体と、
前記誘電体の長手方向に、前記誘電体の両側壁にそれぞれ形成される第１電極および第２電極を有する内蔵型キャパシタとを含むことを特徴とするキャパシタ内蔵型プリント基板。 - 前記第１電極および前記第２電極が形成された前記誘電体の長手方向の両側壁は前記絶縁層の表面に対して直角に形成されることを特徴とする請求項１記載のキャパシタ内蔵型プリント基板。
- 前記第１電極および前記第２電極が形成された前記誘電体の長手方向の両側壁は前記絶縁層の表面に対して斜めに形成されることを特徴とする請求項１記載のキャパシタ内蔵型プリント基板。
- （Ａ）銅張積層板に、前記銅張積層板の上下銅箔層を貫通し、所定の長さを有する通孔を形成する段階と、
（Ｂ）前記銅張積層板の上下銅箔層および前記通孔の内壁に第１銅メッキ層を形成する段階と、
（Ｃ）前記第１銅メッキ層が形成された前記通孔の内部に高誘電率物質を充填する段階と、
（Ｄ）前記第１銅メッキ層および前記高誘電率物質上に第２銅メッキ層を形成する段階と、
（Ｅ）前記通孔に充填された高誘電率物質の長手方向に、第１電極および第２電極が前記高誘電率の両側壁にそれぞれ形成されるように、前記上下銅箔層、前記第１銅メッキ層および前記第２銅メッキ層をエッチングする段階とを含むことを特徴とするキャパシタ内蔵型プリント基板の製造方法。 - 前記（Ａ）段階は、銅張積層板に、前記銅張積層板の上下銅箔層を直角に貫通し、所定の長さを有する通孔を形成することを特徴とする請求項４記載のキャパシタ内蔵型プリント基板の製造方法。
- 前記（Ａ）段階は、銅張積層板に、前記銅張積層板の上下銅箔層を斜めに貫通し、所定の長さを有する通孔を形成することを特徴とする請求項４記載のキャパシタ内蔵型プリント基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116807A KR100632554B1 (ko) | 2004-12-30 | 2004-12-30 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006190924A true JP2006190924A (ja) | 2006-07-20 |
| JP3866265B2 JP3866265B2 (ja) | 2007-01-10 |
Family
ID=36639066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005103426A Expired - Fee Related JP3866265B2 (ja) | 2004-12-30 | 2005-03-31 | キャパシタ内蔵型プリント基板およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7435911B2 (ja) |
| JP (1) | JP3866265B2 (ja) |
| KR (1) | KR100632554B1 (ja) |
| CN (1) | CN100518431C (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008007664A1 (fr) | 2006-07-11 | 2008-01-17 | Takeda Pharmaceutical Company Limited | Composé hétérocyclique bicycique et son utilisation |
| JP2009070969A (ja) * | 2007-09-12 | 2009-04-02 | Shinko Electric Ind Co Ltd | キャパシタ内蔵基板及びその製造方法 |
| JP2011049255A (ja) * | 2009-08-25 | 2011-03-10 | Dainippon Printing Co Ltd | 容量素子具有配線板、容量素子具有配線板の製造方法 |
| JP2014222718A (ja) * | 2013-05-14 | 2014-11-27 | 矢崎総業株式会社 | 成形回路部品 |
| JP2016146391A (ja) * | 2015-02-06 | 2016-08-12 | 日本電気株式会社 | 配線基板およびその製造方法 |
| JP2022509272A (ja) * | 2019-02-18 | 2022-01-20 | 長江存儲科技有限責任公司 | 新規性のあるキャパシタ構造およびそれを形成する方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4450071B2 (ja) * | 2007-12-28 | 2010-04-14 | Ｔｄｋ株式会社 | 電子部品 |
| US8278568B2 (en) | 2009-07-23 | 2012-10-02 | Lexmark International, Inc. | Z-directed variable value components for printed circuit boards |
| US8198548B2 (en) * | 2009-07-23 | 2012-06-12 | Lexmark International, Inc. | Z-directed capacitor components for printed circuit boards |
| US8237061B2 (en) * | 2009-07-23 | 2012-08-07 | Lexmark International, Inc. | Z-directed filter components for printed circuit boards |
| US20110017502A1 (en) * | 2009-07-23 | 2011-01-27 | Keith Bryan Hardin | Z-Directed Components for Printed Circuit Boards |
| US8198547B2 (en) * | 2009-07-23 | 2012-06-12 | Lexmark International, Inc. | Z-directed pass-through components for printed circuit boards |
| US8735734B2 (en) * | 2009-07-23 | 2014-05-27 | Lexmark International, Inc. | Z-directed delay line components for printed circuit boards |
| US8273996B2 (en) | 2009-07-23 | 2012-09-25 | Lexmark International, Inc. | Z-directed connector components for printed circuit boards |
| US8943684B2 (en) * | 2011-08-31 | 2015-02-03 | Lexmark International, Inc. | Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board |
| US9009954B2 (en) | 2011-08-31 | 2015-04-21 | Lexmark International, Inc. | Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material |
| US9078374B2 (en) | 2011-08-31 | 2015-07-07 | Lexmark International, Inc. | Screening process for manufacturing a Z-directed component for a printed circuit board |
| US8790520B2 (en) | 2011-08-31 | 2014-07-29 | Lexmark International, Inc. | Die press process for manufacturing a Z-directed component for a printed circuit board |
| US8752280B2 (en) | 2011-09-30 | 2014-06-17 | Lexmark International, Inc. | Extrusion process for manufacturing a Z-directed component for a printed circuit board |
| US8658245B2 (en) | 2011-08-31 | 2014-02-25 | Lexmark International, Inc. | Spin coat process for manufacturing a Z-directed component for a printed circuit board |
| US8822840B2 (en) | 2012-03-29 | 2014-09-02 | Lexmark International, Inc. | Z-directed printed circuit board components having conductive channels for controlling transmission line impedance |
| US8912452B2 (en) | 2012-03-29 | 2014-12-16 | Lexmark International, Inc. | Z-directed printed circuit board components having different dielectric regions |
| US8822838B2 (en) | 2012-03-29 | 2014-09-02 | Lexmark International, Inc. | Z-directed printed circuit board components having conductive channels for reducing radiated emissions |
| US8830692B2 (en) | 2012-03-29 | 2014-09-09 | Lexmark International, Inc. | Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component |
| CN102883536B (zh) * | 2012-09-29 | 2015-12-02 | 杭州华三通信技术有限公司 | 一种pcb板通孔加工方法及通孔结构 |
| US9917372B2 (en) | 2014-06-13 | 2018-03-13 | Nxp Usa, Inc. | Integrated circuit package with radio frequency coupling arrangement |
| US10103447B2 (en) | 2014-06-13 | 2018-10-16 | Nxp Usa, Inc. | Integrated circuit package with radio frequency coupling structure |
| CN104093284B (zh) * | 2014-07-25 | 2017-05-31 | 惠州市金百泽电路科技有限公司 | 一种通过pcb布线设计形成板上电容的方法 |
| US9887449B2 (en) * | 2014-08-29 | 2018-02-06 | Nxp Usa, Inc. | Radio frequency coupling structure and a method of manufacturing thereof |
| US10225925B2 (en) * | 2014-08-29 | 2019-03-05 | Nxp Usa, Inc. | Radio frequency coupling and transition structure |
| CN106341945B (zh) * | 2015-07-07 | 2019-02-19 | 庆鼎精密电子（淮安）有限公司 | 一种柔性线路板及其制作方法 |
| US10342127B2 (en) | 2016-11-14 | 2019-07-02 | Samsung Electronics Co., Ltd | Electronic device including a reinforced printed circuit board |
| CN107148145A (zh) * | 2017-07-13 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种pcb板及其制备方法 |
| CN107889350A (zh) * | 2017-12-22 | 2018-04-06 | 珠海快捷中祺电子科技有限公司 | 多层线路板 |
| KR102541192B1 (ko) * | 2021-02-01 | 2023-06-12 | (주)포인트엔지니어링 | 커패시터 및 그 제조방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079069A (en) * | 1989-08-23 | 1992-01-07 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
| US5536908A (en) * | 1993-01-05 | 1996-07-16 | Schlumberger Technology Corporation | Lead-free printed circuit assembly |
| JPH11204727A (ja) | 1998-01-07 | 1999-07-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6349456B1 (en) * | 1998-12-31 | 2002-02-26 | Motorola, Inc. | Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes |
| FR2802706B1 (fr) * | 1999-12-15 | 2002-03-01 | 3D Plus Sa | Procede et dispositif d'interconnexion en trois dimensions de composants electroniques |
| US6606793B1 (en) * | 2000-07-31 | 2003-08-19 | Motorola, Inc. | Printed circuit board comprising embedded capacitor and method of same |
| CN1226752C (zh) * | 2001-01-29 | 2005-11-09 | 捷时雅株式会社 | 介电体用复合颗粒、超微颗粒复合树脂颗粒、介电体形成用组合物及其用途 |
| JP2003298232A (ja) * | 2002-04-02 | 2003-10-17 | Sony Corp | 多層配線基板の製造方法および多層配線基板 |
| JP2004087524A (ja) | 2002-08-22 | 2004-03-18 | Nec Corp | 回路基板およびこれを用いた電子機器 |
| KR100455891B1 (ko) * | 2002-12-24 | 2004-11-06 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 |
| JP2004311720A (ja) | 2003-04-07 | 2004-11-04 | Fujikura Ltd | 多層配線基板、多層配線基板用基材およびその製造方法 |
| JP4200802B2 (ja) | 2003-04-11 | 2008-12-24 | 凸版印刷株式会社 | 素子内蔵基板及びその製造方法 |
-
2004
- 2004-12-30 KR KR1020040116807A patent/KR100632554B1/ko not_active IP Right Cessation
-
2005
- 2005-03-29 CN CNB200510059723XA patent/CN100518431C/zh not_active Expired - Fee Related
- 2005-03-31 US US11/096,411 patent/US7435911B2/en not_active Expired - Fee Related
- 2005-03-31 JP JP2005103426A patent/JP3866265B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-02 US US12/203,081 patent/US7888599B2/en active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008007664A1 (fr) | 2006-07-11 | 2008-01-17 | Takeda Pharmaceutical Company Limited | Composé hétérocyclique bicycique et son utilisation |
| JP2009070969A (ja) * | 2007-09-12 | 2009-04-02 | Shinko Electric Ind Co Ltd | キャパシタ内蔵基板及びその製造方法 |
| US8405953B2 (en) | 2007-09-12 | 2013-03-26 | Shinko Electric Industries Co., Ltd. | Capacitor-embedded substrate and method of manufacturing the same |
| KR101414751B1 (ko) | 2007-09-12 | 2014-07-04 | 신꼬오덴기 고교 가부시키가이샤 | 커패시터 내장 기판 및 그 제조 방법 |
| JP2011049255A (ja) * | 2009-08-25 | 2011-03-10 | Dainippon Printing Co Ltd | 容量素子具有配線板、容量素子具有配線板の製造方法 |
| JP2014222718A (ja) * | 2013-05-14 | 2014-11-27 | 矢崎総業株式会社 | 成形回路部品 |
| JP2016146391A (ja) * | 2015-02-06 | 2016-08-12 | 日本電気株式会社 | 配線基板およびその製造方法 |
| JP2022509272A (ja) * | 2019-02-18 | 2022-01-20 | 長江存儲科技有限責任公司 | 新規性のあるキャパシタ構造およびそれを形成する方法 |
| JP7181406B2 (ja) | 2019-02-18 | 2022-11-30 | 長江存儲科技有限責任公司 | 新規性のあるキャパシタ構造およびそれを形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060078117A (ko) | 2006-07-05 |
| KR100632554B1 (ko) | 2006-10-11 |
| JP3866265B2 (ja) | 2007-01-10 |
| CN1798471A (zh) | 2006-07-05 |
| US7888599B2 (en) | 2011-02-15 |
| CN100518431C (zh) | 2009-07-22 |
| US20060144617A1 (en) | 2006-07-06 |
| US20080314863A1 (en) | 2008-12-25 |
| US7435911B2 (en) | 2008-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866265B2 (ja) | キャパシタ内蔵型プリント基板およびその製造方法 | |
| US10674610B1 (en) | Multilayer rigid flexible printed circuit board and method for manufacturing the same | |
| JP4288266B2 (ja) | 多層キャパシタ内蔵型のプリント基板の製造方法 | |
| US7282394B2 (en) | Printed circuit board including embedded chips and method of fabricating the same using plating | |
| US8586875B2 (en) | Wiring board and method for manufacturing the same | |
| US7351915B2 (en) | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same | |
| JP4955263B2 (ja) | プリント配線板 | |
| KR100716810B1 (ko) | 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법 | |
| US8908387B2 (en) | Wiring board and method for manufacturing the same | |
| US20060014327A1 (en) | Method of fabricating PCB including embedded passive chip | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| US20060115770A1 (en) | Printed circuit board including embedded capacitor and method of fabricating same | |
| US20080251493A1 (en) | Method for manufacturing printed wiring board with built-in capacitor | |
| US20080209722A1 (en) | Method for forming via hole having fine hole land | |
| JP2002124415A (ja) | 高周波用基板及びその製造方法 | |
| US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| JP2005191113A (ja) | 配線基板及び電気装置並びにその製造方法 | |
| KR101580285B1 (ko) | 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법 | |
| US6555914B1 (en) | Integrated circuit package via | |
| US20240023250A1 (en) | Wiring substrate | |
| US20200413529A1 (en) | Circuit board | |
| JP2005183646A (ja) | 多層基板インダクタおよびその製造方法 | |
| KR102186150B1 (ko) | 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법 | |
| JP2001068855A (ja) | 多層プリント配線板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |