CN100518431C - 包含嵌入式电容器的印刷电路板及其制造方法 - Google Patents

包含嵌入式电容器的印刷电路板及其制造方法 Download PDF

Info

Publication number
CN100518431C
CN100518431C CNB200510059723XA CN200510059723A CN100518431C CN 100518431 C CN100518431 C CN 100518431C CN B200510059723X A CNB200510059723X A CN B200510059723XA CN 200510059723 A CN200510059723 A CN 200510059723A CN 100518431 C CN100518431 C CN 100518431C
Authority
CN
China
Prior art keywords
copper
pcb
embedded capacitor
perforate
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510059723XA
Other languages
English (en)
Other versions
CN1798471A (zh
Inventor
金永雨
闵炳烈
柳昌明
蔡友林
金汉�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1798471A publication Critical patent/CN1798471A/zh
Application granted granted Critical
Publication of CN100518431C publication Critical patent/CN100518431C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09645Patterning on via walls; Plural lands around one hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836Oblique hole, via or bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981Metallised walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

公开了一种包括嵌入式电容器的PCB及其制造方法。长的嵌入式电容器穿过绝缘层形成,使得高电容量和各种电容量设计成为可能。

Description

包含嵌入式电容器的印刷电路板及其制造方法
技术领域
本发明一般涉及包含嵌入式电容器的印刷电路板(PCB)及其制造方法,更具体地,涉及包含嵌入式电容器的PCB,其中穿过绝缘层形成长的嵌入式电容器,其具有高电容量和各种可能的电容量设计,还涉及其制造方法。
背景技术
近来,已经实现了半导体系统的高集成和高速度,因此,包含半导体芯片的系统的操作速度和性能取决于在半导体芯片外的元件和在半导体芯片内部的元件。所以,重要的是保证设计过程中半导体芯片内部和外部的信号完整性。
此外,半导体芯片的高速转换和电子系统中高频信号传输由于电磁干扰而产生噪音。具体地,在设计高密度电路过程中相邻导线和输入及输出针脚之间的串扰噪音和同步切换噪音足以降低信号完整性。
因此,在将多个半导体芯片安装在PCB上的高密度电路上时,仍然需要克服电源使用(power use)、接地反弹(ground bouncing)和电源反弹方面的问题。因此,去耦电容器和旁路电容器的作用是非常重要的。
但是,在传统的无源元件中,由于导线的作用,导致在不希望的频带范围内发生共振。因此,为了避免关于PCB的高密度安装技术中的上述问题,建议将无源元件嵌入PCB。
一般来说,分离的片式电阻和片式电容常常安装在大多数PCB上,但是近来正在开发其中嵌入有电阻和电容的PCB。
嵌入式PCB的结构是在PCB表面上安装电容器或者在PCB内部嵌入电容器,如果将电容器与PCB集成以作为PCB的一部分,而不管PCB的尺寸,则该电容器称为“嵌入(埋入)式电容器”,且所得的PCB称为“包含嵌入式电容器的印刷电路板”。
通常,制造其中包含嵌入式电容器的PCB的技术可以分为四种方法。
首先,存在一种制造聚合物厚膜型电容器的方法,其中,进行聚合物电容器浆料的涂敷和热硬化,即干燥,来制造电容器。在上述方法中,在聚合物电容器浆料涂敷在PCB内层上并干燥后,将铜浆印刷在所得的PCB上并干燥,以形成电极,从而制成嵌入式电容器。
第二种方法是在PCB上涂敷陶瓷填充的光敏树脂,以制造分立型嵌入式电容器。美国的摩托罗拉公司(Motorola Inc.)拥有相关技术的专利。具体是将含有陶瓷粉末的光敏树脂涂敷在PCB上,将铜箔层叠在所得的PCB上,以形成上下电极,形成电路图案,蚀刻光敏树脂来制造分立型电容器。
第三种方法是在PCB内层中插入具有电容特性的附加介电层,以替代通常安装在PCB表面上的去耦电容器,从而制造电容器。美国的Sanmina Corp.拥有相关技术的专利。根据第三种方法,将包括供电电极和接地电极的介电层插入PCB的内层来制造电源分布型去耦电容器。
第四种方法涉及包括嵌入式电容器的PCB,其中将用BaTiO3化合物和环氧树脂制成的高介电聚合物电容器浆料堆积在穿过PCB的内层通孔中,第四种方法还涉及该PCB的制造方法。韩国的三星电机公司(Samsung Electro-Mechanics Corp.)拥有该方法的专利。在第四种方法中,通孔贯穿PCB形成,并且该方法包括8个步骤,从形成通过覆铜层合板预定部分的多个内层通孔的步骤到镀敷外层通孔和通孔壁的步骤。
图1a-1n是表示制造包括嵌入式电容器的PCB的传统方法的截面图。
如图1a所示,制备其中在绝缘层11上形成第一铜箔层12的覆铜层合板。
如图1b所示,将光敏介电材料13层合在第一铜箔层12上。
如图1c所示,将第二铜箔层14层合在光敏介电材料13上。
如图1d所示,将光敏膜20a层叠在第二铜箔层14上。
如图1e所示,将其上形成预定电容器图案的光掩模30a紧密附着到光敏膜20a上,随后用紫外线40a照射。在此步骤,紫外线40a穿过光掩模30a的未印刷部分31a,在光掩模30a下面形成光敏膜20a的硬化部分21a。紫外线40a不穿过光掩模30a的黑色印刷部分32a,因此,光敏膜20a的未硬化部分22a保留在光掩模30a下面。
如图1f所示,在去除光掩模30a之后,进行显影过程,去除光敏膜20a的未硬化部分22a,并且仅留下光敏膜20a的硬化部分21a。
如图1g所示,使用光敏膜20a的硬化部分21a作为抗蚀剂来蚀刻第二铜箔层14,从而在其上形成嵌入式电容器的上电极层14a。
如图1h所示,在去除光敏膜20a的硬化部分21a之后,使用上电极层14a作为掩模,将紫外线40b照射在光敏介电材料13上。在此阶段,其上未形成上电极层14a的部分光敏介电材料13吸收紫外线40b,形成反应后的部分13b,其能够在使用特殊溶剂(例如GBL(γ-丁内酯))的显影过程中分解。其上形成有上电极14a的其它部分的光敏介电材料13不吸收紫外线40b,导致未反应部分13a继续存在。
如图1i所示,进行显影过程以除去由于紫外线而反应的光敏介电材料13的一部分13b,从而在光敏介电材料13上形成嵌入式电容器的介电层13a。
如图1j所示,将光敏树脂20b层叠在第一铜箔层12、介电层13a和上电极层14a上。
如图1k所示,将其上形成有预定电路图案的光掩模30b紧密附着到光敏树脂20b上,然后用紫外线40c照射。在此阶段,紫外线40c穿过光掩模30b的未印刷部分,在光掩模30b下面形成光敏树脂20b的硬化部分21b。紫外线40c不穿过光掩模30b的黑色印刷部分32b,因此光敏树脂20b的未硬化部分22b保留在光掩模30b的下面。
如图1l所示,在去除光掩模30b之后,进行显影过程,以除去光敏树脂20b的未硬化部分22b,并且仅有光敏树脂20b的硬化部分21b保留下来。
如图1m所示,使用光敏树脂20b的硬化部分21b作为抗蚀剂蚀刻第一铜箔层12,从而在其上形成下电极层12a和嵌入式电容器的电路图案12b。
如图1n所示,去除光敏树脂20b的硬化部分21b。在层叠绝缘层后,进行电路图案形成、抗焊剂形成、镍/金镀敷、以及外部结构形成过程。,从而产生包括嵌入式电容器的PCB 10。
制造包括嵌入式电容器的PCB 10的传统过程示意性地公开在由美国摩托罗拉申请的美国专利No.6,349,456中。
在最近一段时间,在高频系统中要求增大安装在PCB上的无源元件如电容器的自谐振频率(SRF)。此外,在用来稳定电源的去耦电容器中,必须减小高频的阻抗。
为了改善电容器的SRF和减小高频的阻抗,对于能够减小电容器中的寄生电感的嵌入式电容器的需求正在增大。在PCB设计中,由于电路图案的集成度不断增大,必须使电路图案更细。
但是,在包括嵌入式电容器的传统PCB 10中,如图1k所示,在曝光过程中,在光掩模30b和光敏树脂20b之间发生表面高度变化,在光掩模30b的黑色印刷部分32b的角部发生紫外线40c的衍射。因此,如图1l所示,传统PCB对于光敏树脂20b的图案宽度存在不希望的下限。
另外,如图1j所示,在包括嵌入式电容器的传统PCB 10中,光敏树脂20b必须涂敷在介电层13a的壁上,以便在蚀刻第一铜箔层形成下电极层12a和电路图案12b的过程中保护介电层13a。因此,如图1n所示,下电极层12a的一部分不必要地从上电极层14a和介电层13a中伸出。
下电极层12a的伸出部分在高频范围内作为导体,产生寄生电感,导致电子器件中电性能差。
此外,包括嵌入式电容器的传统PCB 10问题在于:由于电极层12a、14a形成在PCB的上下侧,嵌入式电容器的集成度差,因此限制了电容量的增大。
发明内容
所以,本发明牢记在现有技术中的上述缺点,本发明的一个目的是提供包括嵌入式电容器的PCB,其中可以实现高电容量和各种电容量设计,并涉及制造该PCB的方法。
上述目的可以通过提供一种包括嵌入式电容器的PCB来实现。该嵌入式电容器包含电介质,其穿过绝缘层形成以具有预定长度并且该长度大于其宽度;和沿着电介质的两个纵向壁延伸并与该电介质接触的第一和第二电极。
此外,本发明提供一种制造包括嵌入式电容器的PCB的方法。该方法包括(A)形成穿过覆铜层合板的开孔,使得该开孔穿过覆铜层合板的上下铜箔层形成并具有预定的长度;(B)在覆铜层合板的上下铜箔层上和开孔的壁上形成第一镀铜层;(C)在开孔中填充高介电材料,在该开孔壁上已经形成有第一镀铜层;(D)在第一镀铜层和高介电材料上形成第二镀铜层;(E)部分蚀刻上下铜箔层,和第一及第二镀铜层,其方式为形成第一和第二电极从而沿着由高介电材料构成的结构的两个纵向壁延伸并与该结构接触。
附图说明
由结合附图的以下详细说明,将更清楚地理解本发明的上述和其他目的、特征和其他优点,其中:
图1a-1n是说明制造包括嵌入式电容器的PCB的传统过程的截面图;
图2是根据本发明的第一实施方案的包括嵌入式电容器的PCB的透视图;
图3a-3l是说明根据本发明的第一实施方案制造包括嵌入式电容器的PCB的透视图;
图4是根据本发明的第二实施方案的包括嵌入式电容器的PCB的透视图;
图5是根据本发明的第三实施方案的包括嵌入式电容器的PCB的平面图;
图6是根据本发明的第四实施方案的包括嵌入式电容器的PCB的平面图。
具体实施方式
下文参考附图给出根据本发明的包括嵌入式电容器的PCB及其制造方法的详细描述。
图2是根据本发明的第一实施方案的包括嵌入式电容器的PCB的透视图。
如图2所示,根据本发明的第一实施方案的包括嵌入式电容器的PCB 100具有绝缘层110和嵌入式电容器120。
绝缘层110用来保护和保持电绝缘性质、机械强度和包括嵌入式电容器的PCB100的尺寸稳定性,可以用环氧树脂、聚酰亚胺树脂、BT树脂(双马来酰亚胺三嗪树脂)、酚醛树脂或热塑性液晶聚合物制成。另外,绝缘层110可以含有玻璃纤维、玻璃无纺织物或用作增强机械强度和耐热性的材料的纸。
嵌入式电容器120穿过绝缘层110形成,并具有电介质121、第一电极122和第二电极123。
电介质121穿过绝缘层110形成,以便具有大于其宽度的预定长度。由高介电材料构成,电介质121具有与绝缘层110表面垂直的两个纵向壁。
第一电极122和第二电极123沿着电介质121的两个纵向壁延伸并与电介质接触。在这方面,第一电极122和第二电极123用导电材料如铜(Cu)、金(Au)、镍(Ni)或锡(Sn)制成,优选通过镀覆法形成。
如图2所示,根据本发明的嵌入式电容器120的优点在于由于其通过绝缘层110形成从而具有较长的长度,因此容易控制其电容量。
此外,根据本发明的嵌入式电容器120是长的,可以假定各种形状,从而使各种设计和高电容量成为可能。
图3a-3l是说明根据本发明的第一实施方案制造包括嵌入式电容器的PCB的透视图。
如图3a所示,制备在绝缘树脂层211的两面上层叠有铜箔层212、212’的覆铜层合板210。
在这方面,根据用途,覆铜层合板210可以分类成玻璃/环氧覆铜层合板、耐热树脂覆铜层合板、纸/酚醛覆铜层合板、高频覆铜层合板、柔性覆铜层合板和复合覆铜层合板。
如图3b所示,开孔(A)穿过覆铜层合板210的上下铜箔层212、212’形成,以便具有预定的长度。
优选使用铣刀钻(router drill)或CNC钻(计算机数控钻)形成开孔(A)。
优选地,在使用铣刀钻或CNC钻形成开孔(A)后,可以进一步进行去毛刺过程以便从上下铜箔层212、212’上除去在钻孔过程中产生的毛刺,和粘附在开孔(A)的壁和铜箔层212、212’表面上的灰尘。在这种情况下,铜箔层212、212’的表面变得粗糙,从而改善在后续镀铜过程中铜与铜箔层的结合强度。
更优选地,在使用铣刀钻或CNC钻形成开孔(A)后,进一步进行去污过程,以除去由于钻孔过程期间生热导致绝缘树脂层211熔化而形成在开孔(A)壁上的污渍。
如图3c所示,在覆铜层合板210的上下铜箔层212、212’和开孔(A)的壁上形成第一镀铜层213、213’。
由于开孔(A)的壁均包括绝缘树脂层211,不可能立即进行电镀铜过程。因此,进行无电镀铜过程使得开孔(A)可如所需进行电镀铜过程。
例如,无电镀铜过程可以使用催化剂沉积法,包括脱脂步骤、软蚀刻步骤、预催化剂处理步骤、催化剂处理步骤、加速(acceleration)步骤、无电镀铜步骤、以及抗氧化步骤。
另外,无电镀铜过程可以使用溅射法,其中通过由等离子体等产生的气体离子粒子(例如Ar+)与铜靶撞击,以便在上下铜箔层212‘212’和开孔(A)的壁上形成无电镀铜层。
在完成无电镀铜过程后,将覆铜层合板浸渍在镀铜槽中,然后使用直流整流器进行电镀铜过程。优选地,电镀铜过程的进行方式为在计算待镀面积后,向直流整流器施加适量的电,以实现铜的沉积。
如图3d所示,将高介电材料214填充在覆铜层合板210的开孔(A)中,以形成嵌入式电容器的电介质。
如图3e所示,使用抛光轮等除去从覆铜层合板210(换句话说,第一镀铜层213、213’)表面突出的部分高介电材料214,使所得的覆铜层合板平坦。
如图3f所示,在覆铜层合板210的上下第一镀铜层213、213’和高介电材料214上形成第二镀铜层215、215’。
关于这一点,由于高介电材料214被暴露,优选的是在使用催化剂沉积法或溅射法进行无电镀铜过程后进行电解镀铜过程。
如图3g所示,将光敏膜220、220’(例如干膜)涂覆在上下第二镀铜层215、215’上。
如图3h所示,将其上形成有预定电路图案的光掩模230、230’安装在上下光敏膜220、220’上,然后在其上照射紫外光240、240’。
在此阶段,紫外线240、240’穿过光掩模230、230’的未印刷部分,在光掩模230、230’下面形成光敏膜220、220’的固化部分,但是不穿过光掩模230、230’的黑色印刷部分,从而在光掩模230、230’下面形成光敏膜220、220’的未固化部分。
如图3i所示,在去除光掩模230、230’后,进行显影过程,因而将光敏膜220、220’的固化部分保留下来,从而除去光敏膜220、220’的未固化部分。
如图3j所示,使用光敏膜220、220’的固化部分作为抗蚀剂,来部分蚀刻上下铜箔层212、212’,第一镀铜层213、213’,和第二镀铜层215、215’,从而形成嵌入式电容器的第一和第二电极。
如图3k所示,除去光敏膜220、220’的固化部分。
如图3l所示,除去在位置上与高介电材料214的横断面对应的部分上下铜箔层212、212’;第一镀铜层213、213’和第二镀铜层215、215’,使第一电极和第二电极彼此分开,从而产生根据本发明的包括嵌入式电容器的PCB 200。
在这种情况下,可以使用CNC钻或激光钻除去在位置上与高介电材料214的横断面相对应的部分上下铜箔层212、212’;第一镀铜层213、213’和第二镀铜层215、215’。
图4是根据本发明的第二实施方案的包括嵌入式电容器的PCB的透视图。
如图4所示,根据本发明的第二实施方案的包括嵌入式电容器的PCB 300具有绝缘层310和嵌入式电容器320。嵌入式电容器320具有电介质321,形成该电介质以使其具有大于其宽度的预定长度,还具有沿着电介质321的纵向壁延伸并与电介质321接触的第一和第二电极322、323。
如图4所示,由于根据本发明的第二实施方案的嵌入式电容器320包含电介质,该电介质的两个纵向壁相对于绝缘层310表面倾斜,在使用具有相同长度和宽度的嵌入式电容器时,根据第二实施方案的嵌入式电容器320的电容量比根据如图2所示的第一实施方案的嵌入式电容器120的电容量更高。
所以,根据本发明的第二实施方案的包括嵌入式电容器的PCB 300优点在于电介质321穿过绝缘层310形成,从而电介质321的两个纵向壁相对于绝缘层表面倾斜,因而提供高电容量。
图5是根据本发明的第三实施方案的包括嵌入式电容器的PCB的平面图。
如图5所示,在根据本发明的第三实施方案的包括嵌入式电容器的PCB 400中,10个嵌入式电容器420a-420j平行地穿过绝缘层410形成,10个嵌入式电容器420a-420j的第一电极平行地连接到电源线430,10个嵌入式电容器420a-420j的第二电极接地440。
实际上,通过图3a-3l所示的过程,在根据本发明的包括嵌入式电容器的PCB400中,可以同时制造多个嵌入式电容器。此外,通过形成用来平行连接多个嵌入式电容器的电路图案,可以提供高电容量。
图6是根据本发明的第四实施方案的包括嵌入式电容器的PCB的平面图。
如图6所示,在根据本发明的第四实施方案的包括嵌入式电容器的PCB 500中,嵌入式电容器520穿过绝缘层510形成,并反复折叠。
因此,在根据本发明的包括嵌入式电容器的PCB 500中,可以形成通过窄绝缘层510的高度集成的电容器520,并使用图3a-3l所示的过程反复折叠,从而提供高电容量。
尽管为了说明的目的公开了本发明的优选实施方案,本领域技术人员将会理解可以进行各种改进、添加和替代而不脱离如所附权利要求所公开的本发明的范围和实质。
如上所述,根据本发明的包括嵌入式电容器的PCB及其制造方法优点在于穿过绝缘层形成长的高度集成的电容器,从而提供高电容量。
另一个优点是可以以各种形状通过绝缘层形成长的嵌入式电容器,使各种电容量设计成为可能。
另一个优点在于在制造PCB过程中不形成不必要的电路图案并且可以与典型的电路图案结合实现高密度。

Claims (6)

1.一种包括嵌入式电容器的印刷电路板,其中所述嵌入式电容器包括:
电介质,其穿过绝缘层形成从而所述电介质具有大于所述电介质的宽度的预定长度;和
第一和第二电极,其沿着电介质的两个纵向壁延伸以与所述电介质接触,并且所述第一和第二电极与所述绝缘层表面的一部分接触并在纵向方向上具有到所述绝缘层的表面的突出部。
2.权利要求1的印刷电路板,其中,电介质的两个纵向壁与绝缘层表面垂直,沿着所述纵向壁形成第一和第二电极。
3.权利要求1的印刷电路板,其中,电介质的两个纵向壁相对于绝缘层表面倾斜,沿着所述纵向壁形成第一和第二电极。
4.一种制造包括嵌入式电容器的印刷电路板的方法,包括:
(A)穿过覆铜层合板形成开孔,使得该开孔穿过覆铜层合板的上下铜箔层形成,并具有预定长度;
(B)在覆铜层合板的上下铜箔层上和开孔的壁上形成第一镀铜层;
(C)在开孔中堆积高介电材料,该开孔的壁上已经形成有第一镀铜层;
(D)在第一镀铜层上和高介电材料上形成第二镀铜层;和
(E)部分蚀刻上下铜箔层、和第一及第二镀铜层,其方式使得形成第一和第二电极,从而所述第一和第二电极沿着由高介电材料构成的结构的纵向壁延伸,并与所述结构接触,
(F)除去在位置上与高介电材料的横断面对应的上下铜箔层、和第一及第二镀铜层的部分,以彼此分开第一和第二电极。
5.权利要求4的方法,其中,在步骤(A)中具有预定长度的开孔穿过覆铜层合板的上下铜箔层垂直形成。
6.权利要求4的方法,其中,在步骤(A)中具有预定长度的开孔穿过覆铜层合板的上下铜箔层倾斜形成。
CNB200510059723XA 2004-12-30 2005-03-29 包含嵌入式电容器的印刷电路板及其制造方法 Expired - Fee Related CN100518431C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040116807A KR100632554B1 (ko) 2004-12-30 2004-12-30 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR1020040116807 2004-12-30

Publications (2)

Publication Number Publication Date
CN1798471A CN1798471A (zh) 2006-07-05
CN100518431C true CN100518431C (zh) 2009-07-22

Family

ID=36639066

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510059723XA Expired - Fee Related CN100518431C (zh) 2004-12-30 2005-03-29 包含嵌入式电容器的印刷电路板及其制造方法

Country Status (4)

Country Link
US (2) US7435911B2 (zh)
JP (1) JP3866265B2 (zh)
KR (1) KR100632554B1 (zh)
CN (1) CN100518431C (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008007664A1 (ja) 2006-07-11 2009-12-10 武田薬品工業株式会社 二環性複素環化合物およびその用途
JP4912992B2 (ja) * 2007-09-12 2012-04-11 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法
JP4450071B2 (ja) * 2007-12-28 2010-04-14 Tdk株式会社 電子部品
US8278568B2 (en) 2009-07-23 2012-10-02 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8237061B2 (en) * 2009-07-23 2012-08-07 Lexmark International, Inc. Z-directed filter components for printed circuit boards
US8273996B2 (en) 2009-07-23 2012-09-25 Lexmark International, Inc. Z-directed connector components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US8198548B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed capacitor components for printed circuit boards
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
JP5651936B2 (ja) * 2009-08-25 2015-01-14 大日本印刷株式会社 容量素子具有配線板、容量素子具有配線板の製造方法
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
CN102883536B (zh) * 2012-09-29 2015-12-02 杭州华三通信技术有限公司 一种pcb板通孔加工方法及通孔结构
JP2014222718A (ja) * 2013-05-14 2014-11-27 矢崎総業株式会社 成形回路部品
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
CN104093284B (zh) * 2014-07-25 2017-05-31 惠州市金百泽电路科技有限公司 一种通过pcb布线设计形成板上电容的方法
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
JP6536057B2 (ja) * 2015-02-06 2019-07-03 日本電気株式会社 配線基板およびその製造方法
CN106341945B (zh) * 2015-07-07 2019-02-19 庆鼎精密电子(淮安)有限公司 一种柔性线路板及其制作方法
US10342127B2 (en) 2016-11-14 2019-07-02 Samsung Electronics Co., Ltd Electronic device including a reinforced printed circuit board
CN107148145A (zh) * 2017-07-13 2017-09-08 郑州云海信息技术有限公司 一种pcb板及其制备方法
CN107889350A (zh) * 2017-12-22 2018-04-06 珠海快捷中祺电子科技有限公司 多层线路板
JP7181406B2 (ja) * 2019-02-18 2022-11-30 長江存儲科技有限責任公司 新規性のあるキャパシタ構造およびそれを形成する方法
KR102541192B1 (ko) * 2021-02-01 2023-06-12 (주)포인트엔지니어링 커패시터 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
JPH11204727A (ja) 1998-01-07 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
US6606793B1 (en) * 2000-07-31 2003-08-19 Motorola, Inc. Printed circuit board comprising embedded capacitor and method of same
WO2002061765A1 (fr) * 2001-01-29 2002-08-08 Jsr Corporation Particule composite pour dielectriques, particule de resine composite ultra-microparticulaire, composition pour realiser des dielectriques et leur utilisation
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP2004087524A (ja) 2002-08-22 2004-03-18 Nec Corp 回路基板およびこれを用いた電子機器
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2004311720A (ja) 2003-04-07 2004-11-04 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP4200802B2 (ja) 2003-04-11 2008-12-24 凸版印刷株式会社 素子内蔵基板及びその製造方法

Also Published As

Publication number Publication date
JP3866265B2 (ja) 2007-01-10
US7888599B2 (en) 2011-02-15
KR20060078117A (ko) 2006-07-05
CN1798471A (zh) 2006-07-05
KR100632554B1 (ko) 2006-10-11
US7435911B2 (en) 2008-10-14
US20080314863A1 (en) 2008-12-25
JP2006190924A (ja) 2006-07-20
US20060144617A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
CN100518431C (zh) 包含嵌入式电容器的印刷电路板及其制造方法
US7293356B2 (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
EP1298972B1 (en) Multilayer wiring circuit board
US7282394B2 (en) Printed circuit board including embedded chips and method of fabricating the same using plating
KR100247717B1 (ko) 감결합 캐패시터가 삽입된 인쇄 회로 기판 및 감결합 캐패시터 제조방법
US6542379B1 (en) Circuitry with integrated passive components and method for producing
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100716810B1 (ko) 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
US20060017152A1 (en) Heterogeneous organic laminate stack ups for high frequency applications
US20150022982A1 (en) Wiring board and method for manufacturing the same
KR101392164B1 (ko) 마이크로전자장치 및 그 제조 방법
US20060115770A1 (en) Printed circuit board including embedded capacitor and method of fabricating same
US7023073B2 (en) Noise shield type multi-layered substrate
US20080251493A1 (en) Method for manufacturing printed wiring board with built-in capacitor
JP3945764B2 (ja) 配線基板
JP4508540B2 (ja) 配線基板および電子装置
KR100483609B1 (ko) 노이즈 차폐형 적층 기판의 제조방법
CN219698010U (zh) 线路板结构
JP4795860B2 (ja) コンデンサ、配線基板
CN116827290A (zh) 一种堆叠结构的滤波器、集成电路和电子设备
CN113196890A (zh) 印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20200329