KR20060078117A - 커패시터 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

커패시터 내장형 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20060078117A
KR20060078117A KR1020040116807A KR20040116807A KR20060078117A KR 20060078117 A KR20060078117 A KR 20060078117A KR 1020040116807 A KR1020040116807 A KR 1020040116807A KR 20040116807 A KR20040116807 A KR 20040116807A KR 20060078117 A KR20060078117 A KR 20060078117A
Authority
KR
South Korea
Prior art keywords
capacitor
printed circuit
circuit board
copper foil
embedded
Prior art date
Application number
KR1020040116807A
Other languages
English (en)
Other versions
KR100632554B1 (ko
Inventor
김영우
민병렬
류창명
채우림
김한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040116807A priority Critical patent/KR100632554B1/ko
Priority to CNB200510059723XA priority patent/CN100518431C/zh
Priority to US11/096,411 priority patent/US7435911B2/en
Priority to JP2005103426A priority patent/JP3866265B2/ja
Publication of KR20060078117A publication Critical patent/KR20060078117A/ko
Application granted granted Critical
Publication of KR100632554B1 publication Critical patent/KR100632554B1/ko
Priority to US12/203,081 priority patent/US7888599B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

본 발명은 절연층내에 긴 길이의 내장형 커패시터를 형성함으로써, 고용량의 커패시턴스(capacitance)를 제공하고 커패시턴스의 용량 설계가 자유로운 커패시터 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
커패시터 내장형 인쇄회로기판, 내장형 커패시터, 인쇄회로기판, PCB

Description

커패시터 내장형 인쇄회로기판 및 그 제조방법{Embedded capacitor printed circuit board and method for fabricating the same}
도 1a 내지 도 1n은 종래의 커패시터 내장형 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 커패시터 내장형 인쇄회로기판의 사시도이다.
도 3a 내지 도 3l은 본 발명의 제 1 실시예에 따른 커패시터 내장형 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 4는 본 발명의 제 2 실시예에 따른 커패시터 내장형 인쇄회로기판의 사시도이다.
도 5는 본 발명의 제 3 실시예에 따른 커패시터 내장형 인쇄회로기판의 평면도이다.
도 6은 본 발명의 제 4 실시예에 따른 커패시터 내장형 인쇄회로기판의 평면도이다.
본 발명은 커패시터 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 절연층내에 긴 길이의 내장형 커패시터를 형성함으로써, 고용량의 커패시턴스(capacitance)를 제공하고 커패시턴스의 용량 설계가 자유로운 커패시터 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 반도체 시스템이 고집적화 및 고속화가 되어감에 따라, 반도체 칩을 포함한 전체 시스템의 동작 속도와 성능은 반도체 칩 내부뿐만 아니라, 반도체 칩 외부의 요인에 의해서도 결정된다. 따라서, 반도체 칩 내부 및 외부의 신호 무결성을 확보하는 것이 무엇보다 중요한 설계요소이다.
또한, 전자 시스템에서 반도체 칩의 고속 스위칭 및 높은 주파수의 신호 전송은 전자기 간섭(electromagnetic interference)에 의한 잡음을 발생시킨다. 특히, 고밀도 회로 설계시 인접한 선로와 입출력 핀 사이에 크로스토크(cross talk) 잡음과 동시 스위칭 잡음은 신호의 무결성을 저해하는 요소로 작용하고 있다.
따라서, 인쇄회로기판의 고밀도화된 회로에 매우 많은 반도체 칩이 실장되어 파워를 사용하는 문제로부터 그라운드 파운싱(ground bouncing) 및 파워 바운싱(power bouncing)과 같은 문제들을 해결하여야 한다. 이에 따라, 디커플링 커패시터(decoupling capacitor)와 바이패스 커패시터(bypass capacitor)의 역할이 매우 중요하다.
그러나, 기존의 수동소자들은 인입선(lead line)에 의한 인덕턴스(inductance) 값으로 인하여 원하지 않는 주파수 대역에서 공진이 발생되기 때문에, 인쇄회로기판의 고밀도 실장 기술에서 이를 해결하기 위한 방법으로 인쇄회로 기판내에 수동소자를 삽입하는 방안이 제안되고 있다.
현재까지 대부분의 인쇄회로기판의 표면에 일반적인 개별 칩 저항(discrete chip resistor) 또는 일반적인 개별 칩 커패시터(discrete chip capacitor)를 실장하고 있으나, 최근에는 저항 또는 커패시터 등을 내장한 인쇄회로기판이 개발되고 있다.
이러한 내장형 인쇄회로기판에서, 인쇄회로기판의 외부 또는 내부에 커패시터가 묻혀 있는 형태로서, 인쇄회로기판의 크기에 관계없이 커패시터가 인쇄회로기판의 일부분으로 통합되어 있으면, 이것을 "내장형 커패시터(embedded(buried) capacitor)"이라고 하며, 이러한 기판을 "커패시터 내장형 인쇄회로기판(embedded capacitor printed circuit board)"이라고 한다.
통상적으로, 커패시터 내장형 인쇄회로기판 기술은 크게 4가지 방법으로 분류될 수 있다.
첫째로, 중합체 커패시터 페이스트를 도포하고, 열 경화, 즉 건조시켜 커패시터를 구현하는 중합체 후막형(polymer thick film type) 커패시터를 구현하는 방법이 있다. 이 방법은 인쇄회로기판의 내층에 중합체 커패시터 페이스트를 도포하고, 다음에 이를 건조시킨 후에 전극을 형성하도록 동 페이스트(copper paste)를 인쇄 및 건조시킴으로써 내장형 커패시터를 제조하게 된다.
둘째로, 세라믹 충진 감광성 수지(ceramic filled photo-dielectric resin)를 인쇄회로기판에 코팅(coating)하여 개별 내장형 커패시터(embedded discrete type capacitor)를 구현하는 방법으로서, 미국 모토롤라(Motorola)사가 관련 특허 기술을 보유하고 있다. 이 방법은 세라믹 분말(ceramic powder)이 함유된 감광성 수지를 기판에 코팅한 후에 동박(copper foil)을 적층시켜서 각각의 상부전극 및 하부전극을 형성하며, 이후에 회로 패턴을 형성하고 감광성 수지를 식각하여 개별 커패시터를 구현하게 된다.
셋째로, 인쇄회로기판의 표면에 실장되던 디커플링 커패시터(decoupling capacitor)를 대체할 수 있도록, 인쇄회로기판 내층에 커패시턴스 특성을 갖는 별도의 유전층을 삽입하여 커패시터를 구현하는 방법으로서, 미국 산미나(Sanmina)사가 관련 특허 기술을 보유하고 있다. 이 방법은 인쇄회로기판의 내층에 전원전극 및 접지전극으로 이루어진 유전층을 삽입하여 전원 분산형 디커플링 커패시터(power distributed decoupling capacitor)를 구현하고 있다
넷째로, BaTiO3과 에폭시 수지의 합성물로 이루어진 고유전율의 중합체 커패시터 페이스트를 인쇄회로기판의 내층 비아홀에 충진시킨 커패시터 내장형 인쇄회로기판 및 그 제조 방법에 관한 것으로, 삼성전기에서 특허 기술을 보유하고 있다. 이 방법은 인쇄회로기판에 비아홀(via hole)을 가공하여 동박적층판의 소정 부분에 복수의 내층 비아홀을 가공하는 단계에서부터 외층 비아홀 및 도통홀 내벽을 도금하는 단계까지 8단계를 가지고 있다.
도 1a 내지 도 1n은 종래의 커패시터 내장형 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 1a에서와 같이, 절연층(11)상에 제 1 동박층(12)이 형성된 동박적층판을 준비한다.
도 1b에서와 같이, 제 1 동박층(12)상에 감광성 유전체 물질(13)을 도포한다.
도 1c에서와 같이, 감광성 유전체 물질(13)상에 제 2 동박층(14)을 적층한다.
도 1d에서와 같이, 제 2 동박층(14)상에 감광성 필름(20a)을 적층한다.
도 1e에서와 같이, 소정의 커패시터 패턴이 형성된 포토마스크(photo-mask; 30a)를 감광성 필름(20a)에 밀착시킨 후, 자외선(40a)을 조사한다. 이때, 포토마스크(30a)의 인쇄되지 않은 부분(31a)은 자외선(40a)이 투과하여 포토마스크(30a) 아래의 감광성 필름(20a)에 경화된 부분(21a)을 형성하고, 포토마스크(30a)의 인쇄된 검은 부분(32a)은 자외선(40a)이 투과하지 못하여 포토마스크(30a) 아래의 감광성 필름(20a)에 경화되지 않은 부분(22a)을 형성한다.
도 1f에서와 같이, 포토마스크(30a)를 제거한 후, 감광성 필름(20a)의 경화된 부분(21a)만 남도록 현상 공정을 수행하여 감광성 필름(20a)의 경화되지 않은 부분(22a)을 제거한다.
도 1g에서와 같이, 감광성 필름(20a)의 경화된 부분(21a)을 에칭 레지스트(etching resist)로 사용하여 제 2 동박층(14)을 에칭함으로써, 제 2 동박층(14)에 내장형 커패시터의 상부 전극층(14a)을 형성한다.
도 1h에서와 같이, 감광성 필름(20a)의 경화된 부분(21a)을 제거한 후, 상부 전극층(14a)을 마스크로 사용하여 감광성 유전체 물질(13)에 자외선(40b)을 조사한 다. 이때, 상부 전극층(14a)이 형성되지 않은 부분의 감광성 유전체 물질(13)은 자외선(40b)을 흡수하여 특수한 용제(예를 들면, GBL(Gamma-Butyrolactone))에 의하여 현상공정에서 분해될 수 있도록 반응된 부분(13b)을 형성하고, 상부 전극층(14a)이 형성된 부분의 감광성 유전체 물질(13)은 자외선(40b)을 흡수하지 못하여 반응이 이루어지지 않은 부분(13a)을 형성한다.
도 1i에서와 같이, 현상 공정을 수행하여 감광성 유전체 물질(13)의 자외선에 의해 반응된 부분(13b)을 제거함으로써, 감광성 유전체 물질(13)에 내장형 커패시터의 유전체층(13a)을 형성한다.
도 1j에서와 같이, 제 1 동박층(12), 유전체층(13a) 및 상부 전극층(14a)에 감광성 수지(20b)를 코팅한다.
도 1k에서와 같이, 소정의 회로패턴이 형성된 포토마스크(30b)를 감광성 수지(20b)에 밀착시킨 후, 자외선(40c)을 조사한다. 이때, 포토마스크(30b)의 인쇄되지 않은 부분(31b)은 자외선(40c)이 투과하여 포토마스크(30b) 아래의 감광성 수지(20b)에 경화된 부분(21b)을 형성하고, 포토마스크(30b)의 인쇄된 검은 부분(32b)은 자외선(40c)이 투과하지 못하여 포토마스크(30b) 아래의 감광성 수지(20b)에 경화되지 않은 부분(22b)을 형성한다.
도 1l에서와 같이, 포토마스크(30b)를 제거한 후, 감광성 수지(20b)의 경화된 부분(21b)만 남도록 현상 공정을 수행하여 감광성 수지(20b)의 경화되지 않은 부분(22b)을 제거한다.
도 1m에서와 같이, 감광성 수지(20b)의 경화된 부분(21b)을 에칭 레지스트로 사용하여 제 1 동박층(12)을 에칭함으로써, 제 1 동박층(12)에 내장형 커패시터의 하부 전극층(12a) 및 회로패턴(12b)을 형성한다.
도 1n에서와 같이, 감광성 수지(20b)의 경화된 부분(21b)을 제거한다. 이후, 절연층을 적층하고, 회로패턴 형성 공정, 솔더 레지스트 형성 공정, 니켈/금도금 공정 및 외곽 형성 공정 등을 수행하면 커패시터 내장형 인쇄회로기판(10)에 제조된다.
상술한 종래의 커패시터 내장형 인쇄회로기판(10)의 제조방법에 대하여 미국 모토롤라사의 미국특허번호 제 6,349,456 호에 개략적으로 개시되어 있다.
한편, 최근 고주파 시스템에서 동작하는 주파수가 점점 올라감에 따라, 인쇄회로기판에 실장되는 커패시터 등의 수동소자의 SRF(Self Resonance Frequency)가 점점 높은 것을 요구하고 있다. 또한, 전원 안정화에 사용되는 디커플링 커패시터(decoupling capacitor)는 고주파에서 임피던스(impedance)를 낮추는 것이 필수적인 요구사항이다.
이와 같이, 커패시터의 SRF를 높이고 고주파에서 임피던스를 줄이는 방법으로 커패시터에 기생하는 인덕턴스(inductance)를 줄이는 내장형 커패시터의 요구가 증대되어가고 있고, 인쇄회로기판의 설계에서, 회로패턴의 밀집도가 계속적으로 증가하여 미세한 회로패턴을 요구하고 있다.
그러나, 상술한 방법으로 제조된 종래의 커패시터 내장형 인쇄회로기판(10)은, 도 1k에 도시된 바와 같이, 노광 공정에서 포토마스크(30b)와 감광성 수지(20b)간에 단차가 발생하여 포토마스크(30b)의 인쇄된 검은 부분(32b)의 모서리에 서 자외선(40c)의 회절 현상이 발생하기 때문에, 도 1l에 도시된 바와 같이, 감광성 수지(20b)의 패턴의 폭이 미세하게 형성하는데 한계가 있었다.
또한, 종래의 커패시터 내장형 인쇄회로기판(10)은 상술한 종래의 커패시터 내장형 인쇄회로기판(10)은 하부 전극층(12a) 및 회로패턴(12b)을 형성하는 제 1 동박층 식각공정에서 유전체층(13a)을 보호하기 위하여, 도 1j에 도시된 바와 같이, 감광성 수지(20b)를 유전체층(13a)의 측면에 도포해야 한다. 이에 따라, 도 1n에 도시된 바와 같이, 상부 전극층(14a) 및 유전체층(13a)보다 돌출되는 하부 전극층(12a)에 불필요한 부분이 형성되었다.
이러한 하부 전극층(12a)의 돌출된 부분은 고주파수 환경에서 일종의 도체 역할을 수행하여 기생 인덕턴스(parasitic inductance)를 발생시키기 때문에, 전자제품의 전기적 성능을 저하시키는 문제점이 되었다.
뿐만 아니라, 종래의 커패시터 내장형 인쇄회로기판(10)은 단순히 상하면에 전극층(12a, 14a)을 형성하기 때문에, 내장형 커패시터의 집적도가 낮아 커패시턴스의 용량을 증가시키는데 한계가 있는 문제점도 있었다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 고용량의 커패시턴스를 구현할 수 있고, 커패시턴스의 용량 설계가 자유로운 커패시터 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 커패시터 내장형 인쇄 회로기판은 절연층 내에 소정의 길이로 형성되며, 길이의 크기가 폭의 크기보다 큰 유전체; 및 상기 유전체의 길이 방향을 따라 서로 마주보도록 상기 유전체의 양측벽에 각각 형성되는 제 1 전극 및 제 2 전극을 포함하는 내장형 커패시터를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 커패시터 내장형 인쇄회로기판의 제조방법은 (A) 동박적층판의 상하 동박층을 관통하고 소정의 길이를 갖는 홈을 상기 동박적층판에 형성하는 단계; (B) 상기 동박적층판의 상하 동박층 및 상기 홈의 내벽에 제 1 동도금층을 형성하는 단계; (C) 상기 제 1 동도금층이 형성된 홈의 내부에 고유전율 물질을 충진하는 단계; (D) 상기 제 1 동도금층 및 상기 고유전율 물질상에 제 2 동도금층을 형성하는 단계; 및 (E) 상기 홈에 충진된 고유전율 물질의 길이 방향을 따라 서로 마주보는 제 1 전극 및 제 2 전극이 상기 고유전율 물질의 양측벽에 각각 형성되도록, 상기 상하 동박층, 제 1 동도금층 및 제 2 동도금층을 식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 커패시터 내장형 인쇄회로기판 및 그 제조방법을 상세히 설명하기로 한다.
도 2는 본 발명의 제 1 실시예에 따른 커패시터 내장형 인쇄회로기판의 사시도이다.
도 2에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 커패시터 내장형 인쇄회로기판(100)은 절연층(110) 및 내장형 커패시터(120)를 포함한다.
절연층(110)은 커패시터 내장형 인쇄회로기판(100)의 전기 절연성, 기계적 강도 및 치수 안정성 등을 보전 및 유지하는 역할을 하며, 에폭시 수지, 폴리이미드(polyimide), BT 수지(Bismaleimide Triazine resin), 페놀 수지 및 열가소성 액정 폴리머(liquid crystal polymer) 등을 사용할 수 있다. 또한, 절연층(110)은 유리섬유, 유리부직포 및 종이 등이 기계적 강도 및 내열성의 보강기재로서 사용될 수 있다.
내장형 커패시터(120)는 절연층(110)내에 형성되며, 유전체(121), 제 1 전극(122) 및 제 2 전극(123)을 포함한다.
유전체(121)는 절연층(110)내에 소정의 길이로 형성되며, 길이의 크기가 폭의 크기보다 크다. 여기서 유전체(121)는 고유전율 물질로 이루어지며, 길이 방향의 양측벽이 절연층(110)의 표면과 수직을 이룬다.
제 1 전극(122) 및 제 2 전극(123)은 유전체(121)의 길이 방향을 따라 유전체(121)의 양측벽에 각각 형성되며, 서로 마주보도록 형성된다. 여기서 제 1 전극(122) 및 제 2 전극(123)은 동(Cu), 금(Au), 니켈(Ni), 주석(Sn) 등의 전도성 물질로 이루어지며, 도금 공정을 이용하여 형성되는 것이 바람직하다.
도시된 바와 같이, 본 발명에 따른 내장형 커패시터(120)는 절연층(110)내에 긴 길이를 갖는 형태로 형성되므로, 커패시턴스의 용량을 조절하기 용이한 장점이 있다.
또한, 본 발명에 따른 내장형 커패시터(120)는 긴 길이를 가지면 그 형태에 제약을 받지 않으므로, 설계가 자유롭고 고용량의 커패시턴스를 가질 수 있다.
도 3a 내지 도 3l은 본 발명의 제 1 실시예에 따른 커패시터 내장형 인쇄회 로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 3a에서와 같이, 절연수지층(211)의 양면에 동박층(212, 212')이 입혀진 동박적층판(210)을 준비한다.
여기서 동박적층판(210)은 그 용도에 따라 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(210)(flexible copper clad laminate), 복합 동박적층판 등을 사용할 수 있다.
도 3b에서와 같이, 동박적층판(210)에 상하 동박층(212, 212')을 관통하고 소정의 길이를 갖는 홈(A)을 형성한다.
여기서 홈(A)을 형성하는 공정은 라우터 드릴(router drill) 또는 CNC 드릴(Computer Numerical Control drill) 등을 이용하여 홈(A)을 형성하는 것이 바람직하다.
바람직한 실시예에서, 라우터 드릴 또는 CNC 드릴을 이용하여 홈(A)을 가공한 후에, 드릴링 시 발생하는 상하 동박층(212, 212')의 버(burr), 홈(A) 내벽의 먼지, 동박층(212, 212') 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 더 수행하는 것이 바람직하다. 이 경우, 동박층(212, 212') 표면에 거칠기(roughness)가 부여됨으로써, 이후 동도금 공정에서 동과의 밀착력이 향상되는 장점이 있다.
보다 바람직한 실시예에서, 라우터 드릴 또는 CNC 드릴을 이용하여 홈(A)을 형성한 후에, 드릴링 시 발생하는 열로 인하여 절연수지층(211)이 녹아서 홈(A)의 내벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 더 수행하는 것이 바람직하다.
도 3c에서와 같이, 동박적층판(210)의 상하 동박층(212, 212') 및 홈(A)의 내벽에 제 1 동도금층(213, 213')을 형성한다.
여기서 홈(A)의 내벽에 절연수지층(211)이 노출되어 있으므로, 바로 전해 동도금을 수행할 수 없다. 따라서, 형성된 홈(A)에 전해 동도금 수행하기 위하여 무전해 동도금을 수행한다.
일실시예로, 무전해 동도금 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함하는 촉매 석출 방식을 이용할 수 있다.
다른 실시예로, 무전해 동도금 공정은 플라즈마(plasma) 등에 의하여 발생되는 기체의 이온 입자(예를 들면, Ar+)를 구리 타겟(copper target)에 충돌시킴으로써, 상하 동박층(212, 212') 및 홈(A)의 내벽에 무전해 동도금층을 형성하는 스퍼터링(sputtering) 방식를 이용할 수도 있다.
이러한 무전해 동도금 공정이 완료된 후, 동박적층판(210)을 동도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
도 3d에서와 같이, 동박적층판(210)의 홈(A) 내부에 고유전율 물질(214)을 충진함으로써, 내장형 커패시터의 유전체를 형성한다.
도 3e에서와 같이, 동박적층판(210)의 표면(즉, 제 1 동도금층(213, 213'))밖으로 돌출된 고유전율 물질(214)을 버프(buff) 등을 이용하여 평탄하게 제거한다.
도 3f에서와 같이, 동박적층판(210)의 상하 제 1 동도금층(213, 213') 및 고유전율 물질(214)상에 제 2 동도금층(215, 215')을 형성한다.
여기서 고유전율 물질(214)이 노출되어 있으므로, 촉매 석출 방식 및 스퍼터링 방식 등으로 무전해 동도금 공정을 수행한 후, 전해 동도금층 수행하는 것이 바람직하다.
도 3g에서와 같이, 상하 제 2 동도금층(215, 215')상에 감광성 필름(220, 220')(예를 들면, 드라이 필름(dry film))을 각각 도포한다.
도 3h에서와 같이, 상하 감광성 필름(220, 220')상에 소정의 회로패턴이 형성된 포토마스크(photo-mask; 230, 230')를 밀착시킨 후, 자외선(240, 240')을 조사한다.
이때, 포토마스크(230, 230')의 인쇄되지 않은 부분은 자외선(240, 240')이 투과하여 포토마스크(230, 230') 아래의 감광성 필름(220, 220')에 경화된 부분을 형성하고, 포토마스크(230, 230')의 인쇄된 검은 부분은 자외선(240, 240')이 투과하지 못하여 포토마스크(230, 230') 아래의 감광성 필름(220, 220')에 경화되지 않은 부분을 형성한다.
도 3i에서와 같이, 포토마스크(230, 230')를 제거한 후, 감광성 필름(220, 220')의 경화된 부분이 남도록 현상 공정을 수행하여 감광성 필름(220, 220')의 경화되지 않은 부분을 제거한다.
도 3j에서와 같이, 감광성 필름(220, 220')의 경화된 부분을 에칭 레지스트(etching resist)로 사용하여 상하 동박층(212, 212'), 제 1 동도금층(213, 213') 및 제 2 동도금층(215, 215')을 에칭함으로써, 내장형 커패시터의 제 1 전극 및 제 2 전극을 형성한다.
도 3k에서와 같이, 감광성 필름(220, 220')의 경화된 부분을 제거한다.
도 3l에서와 같이, 충진된 고유전율 물질(214)의 폭 방향을 따라 양측면에 상하 동박층(212, 212'), 제 1 동도금층(213, 213') 및 제 2 동도금층(215, 215')을 제거하여 제 1 전극 및 제 2 전극을 분리시킴으로써, 본 발명에 따른 커패시터 내장형 인쇄회로기판(200)을 제조한다.
여기서 고유전율 물질(214)의 폭 방향을 따라 양측면에 상하 동박층(212, 212'), 제 1 동도금층(213, 213') 및 제 2 동도금층(215, 215')을 제거하는 공정은 CNC 드릴 또는 레이저 드릴을 사용할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 커패시터 내장형 인쇄회로기판의 사시도이다.
도 4에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 커패시터 내장형 인쇄회로기판(300)은 절연층(310) 및 내장형 커패시터(320)를 포함하며, 여기서 내장형 커패시터(320)는 소정의 길이로 형성되며 길이의 크기가 폭의 크기보다 큰 유전체(321), 및 유전체(321)의 길이 방향을 따라 유전체(321)의 양측벽에 각각 형성 된 제 1 전극(322) 및 제 2 전극(323)을 포함한다.
도시된 바와 같이, 본 발명의 제 2 실시예에 따른 내장형 커패시터(320)는 절연층(310)내에 형성된 유전체(321)의 길이 방향의 양측벽이 비스듬하게 형성되어 있기 때문에, 동일한 길이와 동일한 폭을 갖는 내장형 커패시터의 경우, 제 2 실시예에 따른 내장형 커패시터(320)의 커패시턴스가 도 2에 도시된 제 1 실시예에 따른 내장형 커패시터(120)의 커패시턴스보다 큰 값을 갖는다.
따라서, 본 발명의 제 2 실시예에 따른 커패시터 내장형 인쇄회로기판(300)은 절연층(310)의 표면과 유전체(321)의 길이 방향의 양측벽을 비스듬하게 형성됨으로써, 고용량의 커패시턴스를 제공하는 장점이 있다.
도 5는 본 발명의 제 3 실시예에 따른 커패시터 내장형 인쇄회로기판의 평면도이다.
도 5에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 커패시터 내장형 인쇄회로기판(400)은 절연층(410)내에 10개의 내장형 커패시터(420a, …, 420j)가 평행하게 형성되어 있으며, 10개의 내장형 커패시터(420a, …, 420j)의 한쪽 전극들은 파워 신호라인(430)에 병렬로 연결되고, 10개의 내장형 커패시터(420a, …, 420j)의 다른 전극들은 각각 접지(440)되어 있다.
실질적으로, 본 발명에 따른 커패시터 내장형 인쇄회로기판(400)은 다수의 내장형 커패시터를 도 3a 내지 도 3l에 도시된 제조방법을 통하여 동시에 제조할 수 있으며, 이와 함께 다수의 내장형 커패시터를 병렬로 연결하는 회로패턴을 형성함으로써, 고용량의 커패시턴스를 제공할 수 있다.
도 6은 본 발명의 제 4 실시예에 따른 커패시터 내장형 인쇄회로기판의 평면도이다.
도 6에 도시된 바와 같이, 본 발명의 제 4 실시예에 따른 커패시터 내장형 인쇄회로기판(500)은 절연층(510)내에 하나의 내장형 커패시터(520)가 굴곡진 형태로 형성되어 있다.
따라서, 본 발명에 따른 커패시터 내장형 인쇄회로기판(500)은 절연층(510)내의 좁은 공간에 굴곡진 형태로 고집적화된 내장형 커패시터(520)를 도 3a 내지 도 3l에 도시된 제조방법을 통하여 제조할 수 있으므로, 고용량의 커패시턴스를 제공할 수 있다.
이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.
상술한 바와 같이, 본 발명에 따른 커패시터 내장형 인쇄회로기판 및 그 제조방법은 절연층내에 긴 길이 및 고집적도의 내장형 커패시터를 형성하므로, 고용향의 커패시턴스를 제공하는 효과가 있다.
또한, 본 발명에 따른 커패시터 내장형 인쇄회로기판 및 그 제조방법은 절연층내에 긴 길이의 내장형 커패시터를 다양한 형태로 형성할 수 있으므로, 커패시턴 스의 용량 설계가 자유로운 효과도 있다.
또한, 본 발명에 따른 커패시터 내장형 인쇄회로기판 및 그 제조방법은 제조과정에서 불필요한 회로패턴이 형성되지 않고, 일반적인 회로패턴과 함께 고밀도로 형성할 수 있는 효과도 있다.

Claims (6)

  1. 절연층 내에 소정의 길이로 형성되며, 길이의 크기가 폭의 크기보다 큰 유전체; 및
    상기 유전체의 길이 방향을 따라 서로 마주보도록 상기 유전체의 양측벽에 각각 형성되는 제 1 전극 및 제 2 전극을 포함하는 내장형 커패시터를 포함하는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 제 1 전극 및 제 2 전극이 형성된 상기 유전체의 길이 방향의 양측벽은 상기 절연층의 표면과 수직을 이루는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 제 1 전극 및 제 2 전극이 형성된 상기 유전체의 길이 방향의 양측벽은 상기 절연층의 표면에 비스듬한 것을 특징으로 하는 커패시터 내장형 인쇄회로기판.
  4. (A) 동박적층판의 상하 동박층을 관통하고 소정의 길이를 갖는 홈을 상기 동박적층판에 형성하는 단계;
    (B) 상기 동박적층판의 상하 동박층 및 상기 홈의 내벽에 제 1 동도금층을 형성하는 단계;
    (C) 상기 제 1 동도금층이 형성된 홈의 내부에 고유전율 물질을 충진하는 단계;
    (D) 상기 제 1 동도금층 및 상기 고유전율 물질상에 제 2 동도금층을 형성하는 단계; 및
    (E) 상기 홈에 충진된 고유전율 물질의 길이 방향을 따라 서로 마주보는 제 1 전극 및 제 2 전극이 상기 고유전율 물질의 양측벽에 각각 형성되도록, 상기 상하 동박층, 제 1 동도금층 및 제 2 동도금층을 식각하는 단계를 포함하는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 (A) 단계는 상기 동박적층판의 상하 동박층을 수직으로 관통하고 소정의 길이를 갖는 홈을 상기 동박적층판에 형성하는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판의 제조방법.
  6. 제 4 항에 있어서,
    상기 (A) 단계는 상기 동박적층판의 상하 동박층을 비스듬하게 관통하고 소정의 길이를 갖는 홈을 상기 동박적층판에 형성하는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판의 제조방법.
KR1020040116807A 2004-12-30 2004-12-30 커패시터 내장형 인쇄회로기판 및 그 제조방법 KR100632554B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040116807A KR100632554B1 (ko) 2004-12-30 2004-12-30 커패시터 내장형 인쇄회로기판 및 그 제조방법
CNB200510059723XA CN100518431C (zh) 2004-12-30 2005-03-29 包含嵌入式电容器的印刷电路板及其制造方法
US11/096,411 US7435911B2 (en) 2004-12-30 2005-03-31 Printed circuit board including embedded capacitor and method of fabricating same
JP2005103426A JP3866265B2 (ja) 2004-12-30 2005-03-31 キャパシタ内蔵型プリント基板およびその製造方法
US12/203,081 US7888599B2 (en) 2004-12-30 2008-09-02 Printed circuit board including embedded capacitor and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116807A KR100632554B1 (ko) 2004-12-30 2004-12-30 커패시터 내장형 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060078117A true KR20060078117A (ko) 2006-07-05
KR100632554B1 KR100632554B1 (ko) 2006-10-11

Family

ID=36639066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116807A KR100632554B1 (ko) 2004-12-30 2004-12-30 커패시터 내장형 인쇄회로기판 및 그 제조방법

Country Status (4)

Country Link
US (2) US7435911B2 (ko)
JP (1) JP3866265B2 (ko)
KR (1) KR100632554B1 (ko)
CN (1) CN100518431C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220111140A (ko) * 2021-02-01 2022-08-09 (주)포인트엔지니어링 커패시터 및 그 제조방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008007664A1 (ja) 2006-07-11 2009-12-10 武田薬品工業株式会社 二環性複素環化合物およびその用途
JP4912992B2 (ja) 2007-09-12 2012-04-11 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法
JP4450071B2 (ja) * 2007-12-28 2010-04-14 Ｔｄｋ株式会社 電子部品
US8278568B2 (en) 2009-07-23 2012-10-02 Lexmark International, Inc. Z-directed variable value components for printed circuit boards
US8198548B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed capacitor components for printed circuit boards
US8237061B2 (en) * 2009-07-23 2012-08-07 Lexmark International, Inc. Z-directed filter components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US8198547B2 (en) * 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US8273996B2 (en) 2009-07-23 2012-09-25 Lexmark International, Inc. Z-directed connector components for printed circuit boards
JP5651936B2 (ja) * 2009-08-25 2015-01-14 大日本印刷株式会社 容量素子具有配線板、容量素子具有配線板の製造方法
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
CN102883536B (zh) * 2012-09-29 2015-12-02 杭州华三通信技术有限公司 一种pcb板通孔加工方法及通孔结构
JP2014222718A (ja) * 2013-05-14 2014-11-27 矢崎総業株式会社 成形回路部品
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
CN104093284B (zh) * 2014-07-25 2017-05-31 惠州市金百泽电路科技有限公司 一种通过pcb布线设计形成板上电容的方法
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
JP6536057B2 (ja) * 2015-02-06 2019-07-03 日本電気株式会社 配線基板およびその製造方法
CN106341945B (zh) * 2015-07-07 2019-02-19 庆鼎精密电子（淮安）有限公司 一种柔性线路板及其制作方法
US10342127B2 (en) 2016-11-14 2019-07-02 Samsung Electronics Co., Ltd Electronic device including a reinforced printed circuit board
CN107148145A (zh) * 2017-07-13 2017-09-08 郑州云海信息技术有限公司 一种pcb板及其制备方法
CN107889350A (zh) * 2017-12-22 2018-04-06 珠海快捷中祺电子科技有限公司 多层线路板
JP7181406B2 (ja) * 2019-02-18 2022-11-30 長江存儲科技有限責任公司 新規性のあるキャパシタ構造およびそれを形成する方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
JPH11204727A (ja) 1998-01-07 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
US6606793B1 (en) * 2000-07-31 2003-08-19 Motorola, Inc. Printed circuit board comprising embedded capacitor and method of same
CN1226752C (zh) * 2001-01-29 2005-11-09 捷时雅株式会社 介电体用复合颗粒、超微颗粒复合树脂颗粒、介电体形成用组合物及其用途
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP2004087524A (ja) 2002-08-22 2004-03-18 Nec Corp 回路基板およびこれを用いた電子機器
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2004311720A (ja) 2003-04-07 2004-11-04 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP4200802B2 (ja) 2003-04-11 2008-12-24 凸版印刷株式会社 素子内蔵基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220111140A (ko) * 2021-02-01 2022-08-09 (주)포인트엔지니어링 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
KR100632554B1 (ko) 2006-10-11
JP3866265B2 (ja) 2007-01-10
JP2006190924A (ja) 2006-07-20
CN1798471A (zh) 2006-07-05
US7888599B2 (en) 2011-02-15
CN100518431C (zh) 2009-07-22
US20060144617A1 (en) 2006-07-06
US20080314863A1 (en) 2008-12-25
US7435911B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
KR100632554B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR100716810B1 (ko) 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
US7282394B2 (en) Printed circuit board including embedded chips and method of fabricating the same using plating
EP1298972B1 (en) Multilayer wiring circuit board
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
JP4955263B2 (ja) プリント配線板
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
US7629692B2 (en) Via hole having fine hole land and method for forming the same
US20080251493A1 (en) Method for manufacturing printed wiring board with built-in capacitor
KR100645625B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
JP2000216513A (ja) 配線基板及びそれを用いた製造方法
KR100601486B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
KR101580285B1 (ko) 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법
US20200413529A1 (en) Circuit board
KR20030042339A (ko) 인쇄배선기판의 관통 홀 형성방법
JPH0817963A (ja) Ｐｇａ型パッケージおよびそのプリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee