JP2015023251A - 多層配線基板およびその製造方法、並びに半導体製品 - Google Patents

Abstract

【課題】総板厚を厚くすることなく、反りを抑制することができる。【解決手段】溝形成部は、ビアホールを形成したものと同じレーザ穴あけ設備で、ビルドアップ層の上の面の所定の位置に、ビルドアップ層の下の面（すなわち、内層配線）まで貫通しない溝を形成する。溝を形成するレーザ種類は、CO2レーザとする。溝の深さが、絶縁樹脂（例えば、ビルドアップ層）の１／２程度となるように、レーザ出力、パルス幅、およびパルス数が調整される。溝の幅は、50μm乃至150μmが望ましいが、これに限らない。本開示は、例えば、半導体チップが搭載される多層配線基板に適用することができる。【選択図】図２

Description

本開示は、多層配線基板およびその製造方法、並びに半導体製品に関し、特に、総板厚を厚くすることなく、反りを抑制することができるようにした多層配線基板およびその製造方法、並びに半導体製品に関する。

複数の材料を積み重ねることで得られる多層配線基板は、それぞれの材料の熱膨張係数の違いや熱硬化収縮の違いによって反りが発生することがある。反りを抑制させる方法としては、例えば、導体厚、絶縁層厚を厚くし、剛性を持たせることや、熱膨張係数、熱硬化収縮が小さい材料を導入することや、異なる導体層の残銅率を合わせることなどが一般的に知られている。

しかしながら、導体厚、絶縁層厚を厚くすることは総板厚が厚くなり、薄型化、小型化の要求を満たせなくなる。また、熱膨張係数が小さい材料は高価であるため、低コストの要求を満たせなくなる。

そこで、特許文献１においては、製品となる配線とは関係のない製品外周に導体でダミーパターンを設けて剛性を持たせ、反りを抑制することが提案されている。また、特許文献２においては、捨て板部に導通孔を設けて剛性を持たせることで、反りを抑制することが提案されている。

さらに、特許文献３においては、製品となる導体パターンによる回路部領域以外の領域に内層導体まで貫通するダミースリットを配置し、剛性を持たせ、反りを抑制することが提案されている。

特開２０００−１３０１９号公報 特開２００２−３２４９５２号公報 特開２００７−６７０１０号公報

しかしながら、特許文献１に記載の提案は、薄型化の要求により導体を薄くする必要があるため、期待されるほどの剛性が得られなくなっており、反り低減効果が薄れてしまうことがある。特許文献２に記載の提案は、基板への実装工程においては剛性を持たせることが期待できるが、製品部には導通孔を設けておらず、実装後に製品部分を分割した際、反りが発生してしまうことがある。

特許文献３に記載の提案は、製品となる配線とは関係のない領域に絶縁層を貫通するダミースリットを設けなければならず、内層にダミースリットを受ける配線が必要となる。そのため、小型化の要求によりダミースリットが配置できない領域ができ、反り抑制効果が薄れる場合がある。

以上のように、薄型化、小型化、低コスト化が進む中で、厚みを厚くすることなく、高価な材料を使用せずに、反りを抑制する方法が求められている。

本開示は、このような状況に鑑みてなされたものであり、総板厚を厚くすることなく、反りを抑制することができるものである。

本技術の第１の側面の多層配線基板は、絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで形成されている溝と、前記溝に対して施されている銅めっきとを備える。

前記絶縁層は、ビルドアップ層である。

前記絶縁層は、コア層である。

前記絶縁層は、ガラスクロスを含むエポキシ材である。

前記銅めっきは、前記溝を充填するように施されている。

前記溝は、前記絶縁層の一方の面から他方の面に貫通しないように形成されている。

前記溝は、前記絶縁層の厚みの略半分の深さで形成されている。

前記溝は、グランドまたは電源パターン部における前記絶縁層の一方の面に形成されている。

本技術の第１の側面の多層配線基板の製造方法は、絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで溝を形成し、前記絶縁層に形成された溝に対して銅めっきを施す。

本技術の第２の側面の半導体製品は、絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで形成されている溝と、前記溝に対して施されている銅めっきとからなる多層配線基板を備える。

前記半導体製品は、カメラモジュールである。

本技術の第１の側面においては、絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで溝が形成され、前記絶縁層に形成された溝に対して銅めっきが施される。

本技術の第２の側面においては、絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで形成されている溝と、前記溝に対して施されている銅めっきとからなる多層配線基板が備えられる。

本技術によれば、総板厚を厚くすることなく、反りを抑制することができる。

なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。

本技術を適用した多層配線基板の形成処理装置の構成例を示すブロック図である。 多層配線基板の製造処理を説明するフローチャートである。 多層配線基板の製造工程を示す図である。 多層配線基板の製造工程を示す図である。 内層コアの他の構造例を示す図である。 貫通する構造の場合の配置例を示す図である。 貫通しない構造（溝）の場合の配置例を示す図である。 溝の配置可能エリアを示す図である。 ダミースリットを備える多層配線基板が用いられるカメラモジュールの例を示す図である。 溝を備える多層配線基板が用いられるカメラモジュールの例を示す図である。

以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（多層配線基板）
２．第２の実施の形態（半導体製品）

＜１．第１の実施の形態＞
[形成処理装置の構成例]
図１は、本技術を適用した多層配線基板の形成処理装置の構成を示すブロック図である。

この形成処理装置は、内層コア作製部１１、ビルドアップ層形成部１２、銅箔表面処理部１３、ビアホール形成部１４、溝形成部１５、めっき層形成部１６、および多層配線基板形成部１７により構成されている。

内層コア作製部１１は、内層コア６１（図３Ａ）を作製する。ビルドアップ層形成部１２は、内層コア６１の上下に、ビルドアップ層７３（図３Ｂ）を形成する。銅箔表面処理部１３は、ビルドアップ層７３の形成後、銅箔表面処理を行う。

ビアホール形成部１４は、銅箔表面処理後、ビルドアップ層７３の所定の位置に、ビルドアップ層７３を貫通するビアホール７６（図３Ｂ）を形成する。溝形成部１５は、ビルドアップ層７３の上面の所定の位置に、ビルドアップ層７３の下面まで貫通しない溝７５（図３Ｂ）を形成する。

めっき層形成部１６は、ビアホール７６や溝７５が形成されたビルドアップ層７３に対して、シード層（図示せず）を形成し、電解銅めっき層８１（図３Ｃ）を形成する。多層配線基板形成部１７は、電解銅めっき層８１にエッチングレジストを形成し、銅をエッチングすることにより回路形成を行い、多層配線基板１０１（図４Ａ）を形成する。

[多層配線基板の形成処理]
次に、図２のフローチャート、並びに図３および図４の工程図を参照して、多層配線基板の形成処理装置が行う多層配線基板の製造処理について説明する。

まず、ステップＳ１１において、内層コア作製部１１は、多層配線基板の中心である内層コア６１を作製する。すなわち、図３Ａに示されるように、内層コア作製部１１は、コア材５１に、スルーホール５３を形成し、そのスルーホール５３に導体５２を施すことにより、内層コア６１を作製する。

コア材５１としては、ガラスクロスを含むエポキシ材やポリイミド材など、配線基板を構成する一般的な材料を用いることができる。

ステップＳ１２において、ビルドアップ層形成部１２は、図３Ｂに示されるように、内層コア６１の上下に、絶縁樹脂７１、銅箔７２を積層し、ビルドアップ層７３を形成する。絶縁樹脂７１には、ガラスクロス７７を含むエポキシ材など、配線基板を構成する一般的な材料を用いることができる。

ステップＳ１３において、銅箔表面処理部１３は、ビルドアップ層７３の形成後、レーザ光の吸収をよくするために銅箔表面処理を行う。銅箔表面処理の図示については、省略されている。

ステップＳ１４において、ビアホール形成部１４は、図３Ｂに示されるように、銅箔表面処理後、ビルドアップ層７３の所定の位置に、ビルドアップ層７３の上面から下面までを貫通するビアホール７６を、図示せぬレーザ穴あけ設備で形成する。なお、本実施の形態において、ビルドアップ層７３の下面とは、内層コア６１に接している面のことであり、ビルドアップ層７３の上面とは、その後、電解銅めっき層８１が施される面のことである。

ステップＳ１５において、溝形成部１５は、ビアホール７６を形成したものと同じレーザ穴あけ設備で、図３Ｂに示されるように、ビルドアップ層７３の上面の所定の位置に、ビルドアップ層７３の下面（すなわち、内層配線）まで貫通しない溝７５を形成する。ここで、貫通しないとは、溝７５の深さ（深さ方向の長さ）が、絶縁層であるビルドアップ層７３の厚さ（厚さ方向の長さ）より短いということである。換言するに、溝の深さが、ビルドアップ層７３の深さより浅い。すなわち、溝７５は、ビルドアップ層７３の上面に、下面まで貫通しない、前記ビルドアップ層７３の厚みより浅い深さで形成される。

溝７５を形成するレーザ種類は、CO2レーザとする。溝７５の深さが、絶縁層（例えば、ビルドアップ層７３）の１／２程度となるように、レーザ出力、パルス幅、およびパルス数が調整される。溝７５の深さは、浅すぎると効果が薄く、また、深すぎるとビルドアップ層７３の下面まで貫通してしまうため好ましくないが、上述した深さに限定されない。溝７５の幅は、50μm乃至150μmが望ましいが、これに限らない。

なお、ビルドアップ層７３のガラスクロス７７は、エポキシ材と比較して、CO2レーザで熱分解しにくい材料である。したがって、ガラスクロス７７がビルドアップ層７３を利用して、溝７５の深さを所望の深さ（絶縁層の１／２程度）で止めることができるよう、なるべく１ショットで加工出力、パルス幅を調整する。これにより、ビルドアップ層７３上面から下面まで貫通せず、安定した深さで溝７５を形成することができる。

ステップＳ１６において、めっき層形成部１６は、図３Ｃに示されるように、ビアホール７６や溝７５が形成されたビルドアップ層７３に対して、シード層（図示せず）を形成し、電解銅めっき層８１を形成する。すなわち、めっき層形成部１６は、ビルドアップ層７３に形成されたビアホール７６と溝７５など、外表面全体に無電解めっきやスパッタリングによって、シード層を形成し、電解銅めっき層８１を形成する。

この際、溝７５は、電解銅めっき層８１で外表面まで埋め（充填し）なくてもよいが、図３Ｃに示されるように、埋める（充填する）方が好ましい。

ステップＳ１７において、多層配線基板形成部１７は、電解銅めっき層８１にエッチングレジストを形成し、塩鉄などで銅をエッチングすることにより、図４Ａに示されるように、回路９１の形成を行い、多層配線基板１０１を形成する。

以上のようにして、ビルドアップ層７３の上面から下面を貫通しないように、すなわち、ビルドアップ層７３の上面に、ビルドアップ層７３の厚み（深さ）よりも浅く形成された溝７５を備える多層配線基板１０１が形成される。

［変形例］
なお、図４Ｂに示されるように、必要に応じて、多層配線基板１０１に対して、さらに、ビルドアップ層７３を形成して、ビルドアップ層７３を多層積み上げることもできる。そして、その都度、溝７５が形成され、電解銅めっき層８１が充填され、回路９１が形成された多層配線基板１１１を形成することができる。

また、図３Ａの例において、多層配線基板の中心である内層コア６１は、スルーホール５３を形成するものであったが、これに限らない。例えば、図５に示されるように、ビアホール７６で層間接続している内層コア１２１でもよい。この場合、ビルドアップ層７３の場合と同様に、ビアホール７６のレーザ加工時に、内層コア１２１の一方の面には、内層コア１２１の厚みより浅く溝７５を形成することができる。

さらに、上記説明において、ビルドアップ層７３にビアホール７６と溝７５とをレーザで形成後、外層表面全体に、無電解めっきやスパッタリングでシード層を形成すると説明したが、回路形成の方法はこれに限らない。例えば、ビルドアップ層７３にビアホール７６と溝７５とをレーザで形成後、めっきレジストを形成して、銅めっきすることにより回路形成を行うセミアディティブ法により回路形成することもできる。

以上のように、本技術においては、絶縁層の厚みを利用して、内層配線まで貫通しないよう、すなわち、絶縁層の厚み（深さ）よりも浅く、レーザ加工で溝が形成されて、銅めっきされる。これにより、総板厚を厚くすることなく、剛性を持たせることができる。

［配置領域］
また、図６に示されるように、例えば、ダミースリットとして、内層配線まで貫通する構造で剛性を持たせ、反り抑制効果を得るものは、製品となる配線領域に配置することが困難であり、その剛性を持たせるための構造は、製品とならない配線領域にしか配置することができなかった。

これに対して、溝７５は、絶縁樹脂層の厚みより浅く形成されており、絶縁樹脂層の一方の面から他方の面まで貫通していない、すなわち、内層導体まで貫通していない。したがって、図７に示されるように、多層配線基板１１１において、製品とならない配線領域は、もちろんのこと、高速伝送に関わらない製品内のグランドや電源パターン部などであれば、製品となる配線領域に配置することができる。

なお、溝は、配線形状的に反る部分に配置してもよい。したがって、図８に示されるように、高速伝送に関わる配線部１３１に配置することも可能であるが、層間絶縁の観点からいうと、高速伝送に関わらない製品内のグランドや電源パターン部などが配置される配線領域１３２に配置することが好ましい。

以上のように、本技術によれば、製品となる配線領域とそれ以外の領域に剛性を持たせることができるため、薄型化・小型化を実現しながら、反りを抑制することができる。

本技術は、多層配線基板に限らず、多層配線基板を用いる半導体製品（チップ）にも適用することができる。

＜２．第２の実施の形態＞
［半導体製品］
図９は、剛性を持たせるための構造としてダミースリットを有し、電子デバイスが配置された多層配線基板からなる半導体製品（チップ）の例として、多層配線基板にイメージセンサが配置されているカメラモジュールを示す図である。

図９の例において、カメラモジュール２０１は、少なくとも、イメージセンサ２１１が配置されている多層配線基板２１２、およびレンズ２１３を含むように構成されている。多層配線基板２１２は、例えば、製品とならない配線領域に、ダミースリットなどを有している。

これに対して、図１０は、剛性を持たせるための構造として、溝７５を有し、電子デバイスが配置された多層配線基板からなる半導体製品（チップ）の例として、多層配線基板に、イメージセンサが配置されているカメラモジュールを示す図である。

図１０の例において、カメラモジュール２２１は、少なくとも、イメージセンサ２１１が配置されている多層配線基板１１１、およびレンズ２１３を含むように構成されている。すなわち、多層配線基板１１１は、配線領域にも、剛性を持たせる溝７５を有している。

図９の多層配線基板２１２は、製品となる配線領域に剛性を持たせるための構造がないため、多層配線基板２１２そのものが反ることにより、レンズ２１３の焦点がずれてしまい、イメージセンサ２１１で取得される画像の品質を損なう恐れがあった。

これに対して、図１０の多層配線基板１１１は、製品となる配線領域にも剛性を持たせる溝７５を有しているので、多層配線基板１１１の反りが抑制されており、また、レンズ２１３の焦点がずれることが抑制されている。

これにより、イメージセンサ２１１においては、焦点の合った、よりよい品質の画像を取得することができる。

なお、本明細書において、上述した一連の処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。

また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。

さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。

また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するのであれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

なお、本技術は以下のような構成も取ることができる。
（１） 絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで形成されている溝と、
前記溝に対して施されている銅めっきと
を備える多層配線基板。
（２） 前記絶縁層は、ビルドアップ層である
前記（１）に記載の多層配線基板。
（３） 前記絶縁層は、コア層である
前記（１）または（２）に記載の多層配線基板。
（４） 前記絶縁層は、ガラスクロスを含むエポキシ材である
前記（１）乃至（３）のいずれかに記載の多層配線基板。
（５） 前記銅めっきは、前記溝を充填するように施されている
前記（１）乃至（４）のいずれかに記載の多層配線基板。
（６） 前記溝は、前記絶縁層の一方の面から他方の面に貫通しないように形成されている
前記（１）乃至（５）のいずれかに記載の多層配線基板。
（７） 前記溝は、前記絶縁層の略半分の深さに形成されている
前記（１）乃至（６）のいずれかに記載の多層配線基板。
（８） 前記溝は、グランドまたは電源パターン部における前記絶縁層の一方の面に形成されている
前記（１）乃至（７）のいずれかに記載の多層配線基板。
（９） 絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで溝を形成し、
前記絶縁層に形成された溝に対して銅めっきを施す
多層配線基板の製造方法。
（１０） 絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで形成されている溝と、
前記溝に対して施されている銅めっきと
からなる多層配線基板
を備える半導体製品。
（１１） 前記半導体製品は、カメラモジュールである
前記（１０）に記載の半導体製品。

１１ 内層コア作製部， １２ ビルドアップ層形成部， １３ 銅箔表面処理部， １４ ビアホール形成部， １５ 溝形成部， １６ めっき層形成部， １７ 多層配線基板形成部，５１ コア材， ５２ 導体， ５３ スルーホール， ６１ 内層コア， ７１ 絶縁層， ７２ 銅箔， ７３ ビルドアップ層， ７５ 溝， ７６ ビアホール， ７７ ガラスクロス， ８１ 電解銅めっき層， ９１ 回路， １０１ 多層配線基板， １１１ 多層配線基板， １２１ 内層コア， １３１ 配線部， １３２ 配線領域， ２１１ イメージセンサ， ２１３ レンズ， ２２１ カメラモジュール

Claims (11)

1. 絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで形成されている溝と、
   前記溝に対して施されている銅めっきと
   を備える多層配線基板。
2. 前記絶縁層は、ビルドアップ層である
   請求項１の記載の多層配線基板。
3. 前記絶縁層は、コア層である
   請求項１の記載の多層配線基板。
4. 前記絶縁層は、ガラスクロスを含むエポキシ材である
   請求項１の記載の多層配線基板。
5. 前記銅めっきは、前記溝を充填するように施されている
   請求項１に記載の多層配線基板。
6. 前記溝は、前記絶縁層の一方の面から他方の面に貫通しないように形成されている
   請求項１に記載の多層配線基板。
7. 前記溝は、前記絶縁層の厚みの略半分の深さで形成されている
   請求項１に記載の多層配線基板。
8. 前記溝は、グランドまたは電源パターン部における前記絶縁層の一方の面に形成されている
   請求項１に記載の多層配線基板。
9. 絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで溝を形成し、
   前記絶縁層に形成された溝に対して銅めっきを施す
   多層配線基板の製造方法。
10. 絶縁層の一方の面に、前記絶縁層の厚みより浅い深さで形成されている溝と、
    前記溝に対して施されている銅めっきと
    からなる多層配線基板
    を備える半導体製品。
11. 前記半導体製品は、カメラモジュールである
    請求項１０に記載の半導体製品。

Images