CN104349580B - 多层配线基板及其制造方法与半导体制品 - Google Patents
多层配线基板及其制造方法与半导体制品 Download PDFInfo
- Publication number
- CN104349580B CN104349580B CN201410337330.XA CN201410337330A CN104349580B CN 104349580 B CN104349580 B CN 104349580B CN 201410337330 A CN201410337330 A CN 201410337330A CN 104349580 B CN104349580 B CN 104349580B
- Authority
- CN
- China
- Prior art keywords
- groove
- insulating layer
- wiring board
- layered wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10121—Optical component, e.g. opto-electronic component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了多层配线基板及其制造方法与半导体制品。该多层配线基板包括:形成在绝缘层的一个表面上的沟槽,该沟槽的深度比绝缘层的厚度浅;以及被施加到沟槽的铜镀。另外,该半导体制品包括该多层配线基板。
Description
相关申请的交叉参考
本申请要求于2013年7月23日提交的日本在先专利申请JP2013-152896的利益,其全部内容通过引用并入本文。
技术领域
本发明涉及一种多层配线基板及其制造方法,以及半导体制品。更具体地,本发明涉及一种在不增厚总板厚度的情况下防止翘曲(wraping,扭曲)的多层配线基板及其制造方法与半导体制品。
背景技术
通过层压多种材料提供的一种多层配线基板可以由于相应的材料的热膨胀系数之间或者热固化收缩率之间的差异而翘曲。为了防止翘曲,如通常已知的,导体和绝缘层的厚度被扩大以提供刚度,采用具有低热膨胀系数或热固化收缩率的材料,匹配不同导体层的铜残留率,等等。
然而,如果导体和绝缘层的厚度被扩大,其总厚度增加,则不能满足对薄的和小型的多层配线基板的要求。此外,因为具有低热膨胀系数的材料是昂贵的,所以不能满足对低成本的要求。
日本专利申请公开号2000-13019提出,导体虚设图案被布置在制品的外周上,其不被用于制品配线,以提供刚度并防止翘曲。日本专利申请公开号2002-324952提出,将导体虚设图案布置在未被用于制品配线的制品的外周边,以提供刚度并防止翘曲。日本专利申请公开号2002-324952提出导通孔被布置在可舍去(wastable)基板以提供刚度并防止翘曲。
此外,日本专利申请公开号2007-67010提出,虚设缝隙被布置在除具有制品的导体图案的电路区域以外的区域,并穿透内层导体,以提供刚度并防止翘曲。
发明内容
在日本专利申请公开号2000-13019的提议中,提供了低于预期的刚度,而翘曲防止效果可能降低,作为响应薄的多层配线基板上的需求,薄的导体是有必要的。在日本专利申请公开号2002-324952的提议中,预期可以在基板的安装步骤中提供刚度。然而,制品区域没有导通孔。在安装之后,当制品区域被分离时,可能会产生翘曲。
在日本专利申请公开号2007-67010的提议中,穿透绝缘层的虚设缝隙,应当布置在不被用于制品配线的区域,而且配线对于内层中的虚设缝隙是必要的。因此,由于对小尺寸多层配线基板的需求,存在其中不能布置虚设缝隙的区域,所以翘曲防止效果可能会降低。
鉴于上述情况,需要在不增厚和使用昂贵的材料的情况下,防止多层配线基板的翘曲,同时可以以低的成本提供薄和小尺寸的多层配线基板。
可期望的是不增厚总板厚度的情况下提供在防止翘曲的多层配线基板。
根据本技术的一个实施方式,提供了一种多层配线基板,包括:
在绝缘层的一个表面上形成的沟槽,所述沟槽的深度比绝缘层的厚度浅;以及
对所述沟槽施加的铜镀(copper plating,镀铜)。
绝缘层是堆积层(build-up layer)。
绝缘层是核心层。
绝缘层是包括玻璃纤维织物(glass cloth)的环氧材料。
铜镀层被施加以填充沟槽。
形成未从所述沟槽的一个表面穿透到另一侧表面的沟槽。
沟槽产生在约绝缘层的一半深度处。
沟槽产生在接地或电源图案(a ground or a power source pattern)中的绝缘层的一个表面上。
根据本技术的实施方式,提供了一种制造多层配线基板的方法,包括:
在绝缘层的一个表面上产生深度比绝缘层厚度浅的沟槽;以及
对产生在绝缘层上的沟槽施加铜镀。
根据本技术的实施方式中,提供一种半导体制品,包括:
多层配线基板,具有:
在绝缘层的一个表面上产生的沟槽,所述沟槽的深度比绝缘层的厚度浅;以及
施加于所述沟槽的铜镀。
半导体制品是相机模块。
根据本技术的实施方式,深度比绝缘层厚度更浅的沟槽产生在绝缘层的一个表面上,并且铜被镀到绝缘层上所产生的沟槽中。
根据本技术的实施方式,多层配线基板包括:产生在绝缘层的一个表面上的其深度比绝缘层的厚度更浅的沟槽,以及施加到所述沟槽的铜镀。
根据本技术,提供了一种在不增加总板厚度的情况下防止翘曲的多层配线基板。
本领域技术人员应当理解,根据设计需求和其他因素,在所附权利要求或其等价物范围内,可以进行各种变形、组合、子组合、以及修改。
如附图所示,鉴于对其最佳模式实施方式的如下详细描述,本发明公开的这些和其他目标、特征和优点将会变得更加明显。
附图说明
图1是示出制造根据本技术一个实施方式的多层配线基板的装置的构造的方框图;
图2是用于制造多层配线基板的步骤的流程图;
图3A至图3C各示出了用于制造多层配线基板的步骤;
图4A和图4B各示出了用于制造多层配线基板的步骤;
图5示出了内层核心的其它构造;
图6示出了穿透结构的配置;
图7表示非穿透结构(沟槽)的配置;
图8示出了沟槽的配置;
图9示出了使用具有虚设缝隙的多层配线基板的相机模块的实施方式;以及
图10示出了使用具有沟槽的多层配线基板的相机模块的实施方式。
具体实施方式
在下文中,将参照附图对本公开的实施方式进行说明。
本发明的实施方式将按照以下顺序进行描述。
1,第一实施方式(多层配线基板)
2,第二实施方式(半导体制品)
<1.第一实施方式>
【制造装置的构造】
图1是示出制造应用本技术一个实施方式的多层配线基板的装置的构造的方框图。
所述制造装置由内层核心制造单元11、堆积层制造单元12、铜箔表面处理单元13、通孔制造单元14、沟槽制造单元15,镀层制造单元16、以及多层配线基板制造单元17构成。
内层核心制造单元11制造内层核心61(图3A)。堆积层制造单元12在内层核心61的上部和下部形成堆积层73(图3B)。在制造堆积层73之后,铜箔表面处理单元13执行铜箔表面处理。
在铜箔表面处理后,通孔制造单元14产生通孔76(图3B),其在堆积层73的预定位置穿透堆积层73。沟槽制造单元15制造沟槽75(图3B),其在堆积层73的上表面上的预定位置未穿透到堆积层73的下表面。
镀层制造单元16在堆积层73上通孔76和沟槽75产生之处产生籽晶层(未示出)和电解铜镀层81(图3C)。多层配线基板制造单元17在电解铜镀层81上产生蚀刻抗蚀剂,并蚀刻铜,以产生电路,由此产生多层配线基板101(图4A)。
【多层配线基板的制造】
接着,参照图2中所示的流程图以及图3和图4所示的步骤图。将描述由制造多层配线基板的装置执行的制造多层配线基板的步骤。
首先,在步骤S11中,内层核心制造单元11制造内层核心61,其为所述多层配线基板的中心。具体地说,如图3A所示,内层核心制造单元11在芯材(core material)51中产生贯通孔53。围绕贯通孔53,导体52被施加以产生内层核心61。
作为芯材51,可以使用用于配线基板的普通材料,诸如环氧材料和包括玻璃纤维织物的聚酰亚胺材料。
在步骤S12中,堆积层制造单元12在内层核心61的上部和下部层压绝缘树脂71和铜箔72以产生堆积层73。作为绝缘树脂71,可以使用构成配线基板的一般的材料,如包括玻璃纤维织物77的环氧材料(epoxy material)。
在步骤S13中,为了很好地吸收激光,在产生堆积层73后,铜箔表面处理单元13执行铜箔表面处理。铜箔表面处理未示出。
在步骤S14中,在铜箔表面处理后,通孔制造单元14使用激光束钻孔设备(未示出)在堆积层73的预定位置处制造从堆积层73的上表面穿透到下表面的通孔76,如图3B所示。在本实施方式中,各堆积层73的下表面是指与内层核心61接触的表面,而各堆积层73的上表面是指电解铜镀层81此后施加到其上的表面。
在步骤S15中,沟槽制造单元15使用用于制造通孔76的激光束钻孔设备在堆积层73的上表面的预定位置产生未穿透到堆积层73的下表面(即,内层配线)的沟槽,如图3B所示。在此,“未穿透到”是指各沟槽75的深度(在深度方向上的长度)比作为绝缘层的堆积层73的厚度(在厚度方向上的长度)短。换句话说,各沟槽的深度比堆积层73的深度浅,具体地说,各沟槽75产生在堆积层的上表面73,使得各沟槽75未穿透到下表面,并且比堆积层73的厚度浅。
沟槽75是利用CO2激光器产生的。调整激光输出、脉冲宽度和脉冲数,使得各沟槽75的深度大约是绝缘层(例如,堆积层73)厚度的1/2。如果各个沟槽75的深度过浅,那么它是无效的。如果各个沟槽75的深度越深,沟槽75不被期望地穿透到堆积层73的下表面。然而,深度不限于以上所述。各个沟槽75的宽度期望为从50μm至150μm之间,但并不限于此。
与环氧材料相比,堆积层73的玻璃纤维织物77较少被CO2激光器热分解。因此,激光的脉冲宽度和处理输出被调节差不多一次使得玻璃纤维织品77利用堆积层73停在各个沟槽75的期望深度(大约为绝缘层的1/2)。以这种方式,沟槽75可被制造在未从上表面穿透到下表面的稳定的深度。
在步骤S16中,镀层制造单元16在其中形成通孔76和沟槽75的堆积层73上产生籽晶层(未示出)和电解铜镀层81,如图3C所示。换句话说,镀层制造单元16通过化学镀(electroless plating)或溅射在包括形成在堆积层73上的通孔76和沟槽75的整个外表面上产生籽晶层。
在这种情况下,沟槽75可以不被电解铜镀层81埋没(填充)至外表面,而也可以利用其埋没(填充),如图3C所示。
在步骤S17中,多层配线基板制造单元17在电解铜镀层81上产生蚀刻抗蚀剂,并用盐铁蚀刻铜,以产生电路91,由此产生多层配线基板101,如图4A所示。
如上所述,多层配线基板101具有产生的未从堆积层73的上表面穿透到下表面的沟槽75,即,沟槽75在堆积层73的上表面上比堆积层73的厚度(深度)浅。
【变形例】
如图4B所示,根据需要,额外的堆积层73可以产生在多层配线基板101上。多个堆积层73可以被层压。每次层压堆积层73,产生沟槽75,填充(electrolyte copper platinglayer)电解铜镀层81,并且形成电路91,由此产生多层配线基板111。
在图3A所示的实施方式中,作为多层配线基板的中心的内层核心61产生贯通孔53,但它并不局限于此。例如,如图5所示,内层核心121,其中层间连接是产生在通孔76处的。在这种情况下,类似于堆积层73,沟槽75可以在内层核心121的一个表面上产生,使得在通孔76的激光处理时,沟槽75比内层核心121的厚度浅。
此外,虽然在上面的描述中,在通孔76和沟槽75产生在堆积层73上之后,籽晶层通过化学镀或溅射形成在外层的整个表面上,形成电路的方法不限于此。例如,在通孔76和沟槽75通过激光在堆积层73上产生之后,所述电路可以通过半加成方法(semi-additivemethod)形成,其中,镀抗蚀剂可以形成以镀铜。
如上所述,根据本技术,利用绝缘层的厚度以通过激光处理形成沟槽,使得未穿透内部配线层,即,沟槽比绝缘层的厚度(深度)浅,并且沟槽是铜镀的。因此,刚度可以在不加厚总板厚度情况下来提供。
【配置区域】
此外,图6示出了具有虚设缝隙(dummy slits)以穿透内层配线的结构,从而提供刚度和翘曲防止效果。用于提供刚度的结构难以被放置在用于制品的配线区域,并只能放置在不被用于制品的配线区域。
与此相反,形成的沟槽75比绝缘层的厚度浅,并且不从绝缘层的一个表面穿透到另一面,即,不穿透内层导体。鉴于此,如图7所示,在多层配线基板111中,根据本公开的一个实施方式的结构可以被放置在用于制品的配线区域,只要该结构是不参与高速传输的接地图案或电源图案,也可以被布置在不被用于制品的配线区域。
此外,沟槽可以被放置在配线的翘曲位置。如图8所示,沟槽可以被放置在用于高速传输的配线区域131。从层间绝缘性的观点考虑,沟槽最好被放置在配线区域132,其中,不参与高速传输的接地或电源图案。
如上所述,根据本技术,因为用于制品的配线区域和该区域的其余部分可以具有刚性,所以多层配线基板可以是薄和小尺寸的,并且可以防止翘曲。
本技术不仅可以应用于多层配线基板,也可以应用于使用多层配线基板的半导体制品(芯片)。
<2.第二实施方式>
【半导体制品】
图9示出了使用多层配线基板的相机模块,图像传感器被布置在其上,作为具有多层配线基板的半导体制品(芯片)的实例,该基板具有用于刚性的虚设缝隙,电子设备被布置在多层配线基板上。
在图9中,相机模块201至少包括多层配线基板212,在其上布置了图像传感器211和透镜(lens)213。例如,多层配线基板212在不用于制品的配线区域具有虚设缝隙。
与此相反,图10示出了使用多层配线基板的相机模块,图像传感器被设置在其上,作为具有多层配线基板的半导体制品(芯片)的实例,该基板具有用于刚性的沟槽75,电子设备被布置在其上。
在图10中,相机模块221至少包括多层配线基板111,图像传感器211和透镜213被布置在其上。换句话说,多层配线基板111在用于制品的配线区域具有用于刚性的沟槽75。
因为如图9所示的多层配线基板212在用于制品的配线区域没有用于刚性的结构,所以多层配线基板212本身是翘曲的,因此透镜213可能焦点未对准。其结果是,通过图像传感器211获取的图像质量可能劣化。
与此相反,图10中所示的多层配线基板111在用于制品的配线区域具有用于刚性的沟槽75,防止多层配线基板111的翘曲,并且防止透镜213焦点未对准。
以这种方式中,图像传感器211可以获取具有对焦的更好图像质量。
在本说明书的上下文中,描述一系列处理的上述步骤不仅涉及按照所述序列的时间系列的处理,还涉及不总是在时间序列的处理,而且涉及并行和单独的处理。
本发明并不限于上述实施方式,可以在不脱离本发明的范围的情况下进行变化和修改。
此外,在上述流程图中所描述的各个步骤,可以在单个装置中执行,但也可以由多个装置共同执行。
此外,当一个步骤包括多个处理时,包括在一个步骤中的多个处理,可以在单个装置中执行,但也可以由多个装置共同执行。
在本次争论中,单个装置(或单个处理单元)可以被划分成多个装置(或多个处理单元)。相反,多个装置(或多个处理单元)可以被共同配置为单个设备(或单个处理单元)。应当理解,除上文所描述之外的任何其他构造可以被添加到每个装置(或每个处理单元)中。只要构造和动作与整个系统基本上相同,一些装置(或一些处理单元)的一部分可以被包括在其它装置(或其它处理单元)中。换言之,本技术不限于上述实施方式,并且可以在不脱离本技术范围的情况下进行变化和修改。
虽然参照附图描述了根据本发明的期望实施方式,但应当理解的是,本发明并不局限于此。很显然,本领域的普通技术人员在根据本发明要求的技术构思内可以很容易地实现各种变化和修改。应当理解的是,这些改变和修改显然包括在本发明的技术范围内。
本技术可具有以下配置。
(1)多层配线基板,其包括:
在绝缘层的一个表面上形成的沟槽,所述沟槽的深度比绝缘层的厚度浅;以及
被施加到所述沟槽的铜镀。
(2)根据上述(1)的多层配线基板,其中绝缘层是堆积层。
(3)根据上述(1)或(2)的多层配线基板,在此绝缘层是核心层。
(4)根据(1)至(3)中任一项的多层配线基板,其中绝缘层是环氧材料,该环氧材料包括玻璃纤维织物。
(5)根据(1)至(4)中任一项的多层配线基板,其中铜镀被施加于填充沟槽。
(6)根据(1)至(5)中任一项的多层配线基板,其中形成从所述沟槽的一个表面未穿透到另一侧表面的沟槽。
(7)根据(1)至(6)中任一项的多层配线基板,其中以绝缘层约一半的深度形成沟槽。
(8)根据上述(1)至(7)中任一项的多层配线基板,其中沟槽产生在接地或电源图案的绝缘层的一个表面上。
(9)制造多层配线基板的方法,其包括:
在绝缘层的一个表面上产生沟槽,其深度比绝缘层的厚度浅;以及对产生在绝缘层上的沟槽施加铜镀。
(10)半导体制品,其中包括:
多层配线基板,具有:
在绝缘层的一个表面上产生的沟槽,所述沟槽的深度比绝缘层厚度浅;以及
施加到所述沟槽的铜镀。
(11)根据上述(10)的半导体制品,半导体制品是相机模块。
本领域技术人员应当理解,根据设计需求和其他因素,在所附权利要求或其等价物范围内,可以进行各种修改、组合、子组合、以及更改。
Claims (9)
1.一种多层配线基板,包括:
沟槽,形成在绝缘层的一个表面上,所述沟槽的深度比所述绝缘层的厚度浅;以及
铜镀,被施加到所述沟槽,
其中,所述沟槽形成于接地或电源图案中的所述绝缘层的一个表面上,
其中,所述绝缘层是环氧材料,
其中,所述沟槽被形成为从所述绝缘层的一个表面未穿透到另一个表面,并且
其中,玻璃纤维织物设置在所述绝缘层中,并且所述玻璃纤维织物到所述绝缘层的形成有所述沟槽的一个表面的距离等于所述沟槽的深度。
2.根据权利要求1的多层配线基板,其中
所述绝缘层是堆积层。
3.根据权利要求1的多层配线基板,其中
所述绝缘层是核心层。
4.根据权利要求1的多层配线基板,其中
所述铜镀被施加为填充所述沟槽。
5.根据权利要求1的多层配线基板,其中
所述沟槽是以所述绝缘层的一半的深度形成的。
6.根据权利要求1的多层配线基板,其中
所述沟槽的宽度是从50μm至150μm。
7.一种制造多层配线基板的方法,包括:
在绝缘层的一个表面上形成深度比所述绝缘层的厚度浅的沟槽;以及
对形成于所述绝缘层上的所述沟槽施加铜镀,
其中,所述沟槽形成于接地或电源图案中的所述绝缘层的一个表面上,
其中,所述绝缘层是环氧材料,
其中,所述沟槽被形成为从所述绝缘层的一个表面未穿透到另一个表面,并且
其中,所述绝缘层中具有玻璃纤维织物,并且所述玻璃纤维织物到所述绝缘层的形成有所述沟槽的一个表面的距离等于所述沟槽的深度。
8.一种半导体制品,包括:
多层配线基板,具有:
沟槽,形成在绝缘层的一个表面上,所述沟槽的深度比所述绝缘层的厚度浅;以及
铜镀,被施加到所述沟槽,
其中,所述沟槽形成于接地或电源图案中的所述绝缘层的一个表面上,
其中,所述绝缘层是环氧材料,
其中,所述沟槽被形成为从所述绝缘层的一个表面未穿透到另一个表面,并且
其中,玻璃纤维织物设置在所述绝缘层中,并且所述玻璃纤维织物到所述绝缘层的形成有所述沟槽的一个表面的距离等于所述沟槽的深度。
9.根据权利要求8所述的半导体制品,所述半导体制品是相机模块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013152896A JP2015023251A (ja) | 2013-07-23 | 2013-07-23 | 多層配線基板およびその製造方法、並びに半導体製品 |
JP2013-152896 | 2013-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104349580A CN104349580A (zh) | 2015-02-11 |
CN104349580B true CN104349580B (zh) | 2019-04-26 |
Family
ID=52390362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410337330.XA Active CN104349580B (zh) | 2013-07-23 | 2014-07-15 | 多层配线基板及其制造方法与半导体制品 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9717142B2 (zh) |
JP (1) | JP2015023251A (zh) |
CN (1) | CN104349580B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113365427B (zh) * | 2021-05-27 | 2022-11-15 | 深圳市景旺电子股份有限公司 | 不对称板的制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102318452A (zh) * | 2009-02-12 | 2012-01-11 | 住友电木株式会社 | 布线板用树脂组合物,布线板用树脂片,复合体,复合体的制造方法及半导体装置 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0478320A3 (en) * | 1990-09-28 | 1993-06-30 | Kabushiki Kaisha Toshiba | Method for manufacturing printed circuit board |
CN1265691C (zh) * | 1996-12-19 | 2006-07-19 | 揖斐电株式会社 | 多层印刷布线板及其制造方法 |
JP2000013019A (ja) | 1998-06-23 | 2000-01-14 | Sharp Corp | ビルトアップ多層プリント配線板およびその製造方法 |
US6224965B1 (en) * | 1999-06-25 | 2001-05-01 | Honeywell International Inc. | Microfiber dielectrics which facilitate laser via drilling |
US6871396B2 (en) * | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
JP2001274556A (ja) * | 2000-03-23 | 2001-10-05 | Nec Corp | プリント配線板 |
JP3775970B2 (ja) * | 2000-03-27 | 2006-05-17 | 新光電気工業株式会社 | 電子部品実装用基板の製造方法 |
US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
DE10112023A1 (de) * | 2001-03-07 | 2002-10-02 | Atotech Deutschland Gmbh | Verfahren zum Bilden eines Metallmusters auf einen dielektrischen Substrat |
JP2002324952A (ja) | 2001-04-24 | 2002-11-08 | Denso Corp | プリント基板 |
US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
JP3822549B2 (ja) * | 2002-09-26 | 2006-09-20 | 富士通株式会社 | 配線基板 |
KR100455891B1 (ko) * | 2002-12-24 | 2004-11-06 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 |
US20040142573A1 (en) * | 2003-01-16 | 2004-07-22 | Jun Osanai | Method for manufacturing MOSFET semiconductor device |
JP4483179B2 (ja) * | 2003-03-03 | 2010-06-16 | 株式会社デンソー | 半導体装置の製造方法 |
KR100520222B1 (ko) * | 2003-06-23 | 2005-10-11 | 삼성전자주식회사 | 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법 |
CN1836472B (zh) * | 2003-08-12 | 2010-06-16 | 株式会社藤仓 | 印刷布线板及其制造方法 |
US20060207888A1 (en) * | 2003-12-29 | 2006-09-21 | Taylor E J | Electrochemical etching of circuitry for high density interconnect electronic modules |
US7202525B2 (en) * | 2004-03-01 | 2007-04-10 | International Rectifier Corporation | Trench MOSFET with trench tip implants |
US20050260790A1 (en) * | 2004-05-24 | 2005-11-24 | Goodner Michael D | Substrate imprinting techniques |
US20060165877A1 (en) * | 2004-12-27 | 2006-07-27 | Mitsuboshi Belting Ltd. | Method for forming inorganic thin film pattern on polyimide resin |
JP2006339365A (ja) * | 2005-06-01 | 2006-12-14 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 |
US7566622B2 (en) * | 2005-07-06 | 2009-07-28 | International Rectifier Corporation | Early contact, high cell density process |
JP2007067010A (ja) | 2005-08-29 | 2007-03-15 | Fujikura Ltd | 多層配線基板およびその製造方法 |
KR100783467B1 (ko) * | 2006-02-24 | 2007-12-07 | 삼성전기주식회사 | 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법 |
JP4904891B2 (ja) * | 2006-03-31 | 2012-03-28 | 富士通株式会社 | 回路基板および電子装置、回路基板の製造方法 |
JP2007291469A (ja) * | 2006-04-26 | 2007-11-08 | Ebara Corp | 基板処理方法、半導体装置及び基板処理装置 |
TWI304313B (en) * | 2006-05-25 | 2008-12-11 | Advanced Semiconductor Eng | Method for manufacturing a circuit board without incoming line |
CN101507058B (zh) * | 2006-07-14 | 2013-05-01 | 斯塔布科尔技术公司 | 具有构成电路一部分的核心层的增层印刷线路板衬底 |
US8163381B2 (en) * | 2007-10-26 | 2012-04-24 | E. I. Du Pont De Nemours And Company | Multi-layer chip carrier and process for making |
CN101442887B (zh) * | 2007-11-22 | 2013-03-20 | 味之素株式会社 | 多层印刷线路板的制造方法及多层印刷线路板 |
US8017022B2 (en) * | 2007-12-28 | 2011-09-13 | Intel Corporation | Selective electroless plating for electronic substrates |
US7909977B2 (en) * | 2008-03-27 | 2011-03-22 | Intel Corporation | Method of manufacturing a substrate for a microelectronic device, and substrate formed thereby |
KR20090110596A (ko) * | 2008-04-18 | 2009-10-22 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP5302635B2 (ja) * | 2008-11-13 | 2013-10-02 | パナソニック株式会社 | 多層配線基板 |
JP5497334B2 (ja) * | 2009-05-19 | 2014-05-21 | パナソニック株式会社 | 多層配線基板 |
TWI405506B (zh) * | 2009-09-23 | 2013-08-11 | Unimicron Technology Crop | 埋入式電路板結構及其製作方法 |
TWI393508B (zh) * | 2009-12-17 | 2013-04-11 | Unimicron Technology Corp | 線路板及其製程 |
TWI405515B (zh) * | 2009-12-30 | 2013-08-11 | Unimicron Technology Corp | 線路板及其製程 |
TWI399150B (zh) * | 2009-12-31 | 2013-06-11 | Unimicron Technology Corp | 線路板及其製程 |
WO2012005524A2 (en) * | 2010-07-08 | 2012-01-12 | Lg Innotek Co., Ltd. | The printed circuit board and the method for manufacturing the same |
EP2448380A1 (en) * | 2010-10-26 | 2012-05-02 | ATOTECH Deutschland GmbH | Composite build-up material for embedding of circuitry |
US20120199386A1 (en) * | 2011-02-04 | 2012-08-09 | Ibiden Co., Ltd. | Multilayer printed wiring board |
KR101382811B1 (ko) * | 2012-03-14 | 2014-04-08 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
US9258907B2 (en) * | 2012-08-09 | 2016-02-09 | Lockheed Martin Corporation | Conformal 3D non-planar multi-layer circuitry |
US20140174791A1 (en) * | 2012-12-26 | 2014-06-26 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
-
2013
- 2013-07-23 JP JP2013152896A patent/JP2015023251A/ja active Pending
-
2014
- 2014-07-10 US US14/328,131 patent/US9717142B2/en active Active
- 2014-07-15 CN CN201410337330.XA patent/CN104349580B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102318452A (zh) * | 2009-02-12 | 2012-01-11 | 住友电木株式会社 | 布线板用树脂组合物,布线板用树脂片,复合体,复合体的制造方法及半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US9717142B2 (en) | 2017-07-25 |
US20150029677A1 (en) | 2015-01-29 |
JP2015023251A (ja) | 2015-02-02 |
CN104349580A (zh) | 2015-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9717151B2 (en) | Flex-rigid wiring board | |
KR102333084B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
US9538642B2 (en) | Wiring board and method for manufacturing the same | |
CN105555014B (zh) | 印刷电路板、制造印刷电路板的方法以及模块 | |
JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
US20140318834A1 (en) | Wiring board and method for manufacturing the same | |
MY159991A (en) | Manufacturing method of printed wiring board and printed wiring board | |
MY188258A (en) | Copper foil for printed circuit board production, copper foil with carrier, and copper-clad laminate plate, and printed circuit board production method using copper foil for printed circuit board production, copper foil with carrier, and copper-clad laminate plate | |
JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
US10021785B2 (en) | Printed circuit board and method of manufacturing the same | |
KR101044105B1 (ko) | 휨 발생 방지를 위한 기판의 제조방법 | |
US20190313535A1 (en) | Method for forming laminated circuit board, and laminated circuit board formed using same | |
CN104349580B (zh) | 多层配线基板及其制造方法与半导体制品 | |
US10219374B2 (en) | Printed wiring board | |
KR102442389B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2017084914A (ja) | 印刷配線板およびその製造方法 | |
KR20160010996A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
KR102483612B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI577250B (zh) | 印刷電路板及其製造方法與模組 | |
JP6417765B2 (ja) | 配線基板用の積層体、これを用いた配線基板及びその製造方法 | |
JP2018018934A (ja) | プリント配線板及びその製造方法 | |
KR20160116837A (ko) | 인쇄회로기판 | |
JP2010245120A5 (ja) | 配線基板およびその製造方法 | |
JP2007311723A (ja) | 多層回路基板 | |
CN104582323A (zh) | 高密度互连电路板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |