KR20160133164A - 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법 - Google Patents

동박적층판 및 이를 이용한 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20160133164A
KR20160133164A KR1020150065857A KR20150065857A KR20160133164A KR 20160133164 A KR20160133164 A KR 20160133164A KR 1020150065857 A KR1020150065857 A KR 1020150065857A KR 20150065857 A KR20150065857 A KR 20150065857A KR 20160133164 A KR20160133164 A KR 20160133164A
Authority
KR
South Korea
Prior art keywords
layer
copper
forming
insulating layer
polymer resin
Prior art date
Application number
KR1020150065857A
Other languages
English (en)
Other versions
KR102412000B1 (ko
Inventor
한연규
이상재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150065857A priority Critical patent/KR102412000B1/ko
Priority to JP2016083799A priority patent/JP2016213446A/ja
Priority to US15/133,471 priority patent/US10952329B2/en
Publication of KR20160133164A publication Critical patent/KR20160133164A/ko
Application granted granted Critical
Publication of KR102412000B1 publication Critical patent/KR102412000B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/082—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising vinyl resins; comprising acrylic resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 절연층, 상기 절연층의 일면에 구비된 제 1 동박층 및 상기 절연층의 타면에 구비된 제 2 동박층을 포함하되, 상기 제 2 동박층은 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 동박적층판을 제공하고, 상기 동박적층판을 이용한 인쇄회로기판의 제조방법을 제공하여, 미세패턴 및 미세 비아홀이 형성된 인쇄회로기판을 제조할 수 있다.

Description

동박적층판 및 이를 이용한 인쇄회로기판의 제조방법{COPPER CLAD LAMINATES AND METHOD FOR PRINTED CIRCUIT BOARD USING THE SAME}
본 발명은 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.
최근에는 전자기기에 대한 요구가 소형화, 경량화에만 머물지 않고 고속 통신대응, 대용량 통신 대응도 함께 요구되고 있다. 그와 더불어 전자부품의 소형화, 부품 수의 증가, 입·출력수의 증가 등이 끊임없이 이어지고 있다. 따라서, 소형화, 경량화의 관점에서 보면 이러한 전자부품을 탑재하는 인쇄회로기판의 면적에 제약이 있고, 보다 고밀도의 배선형성이 요구된다.
인쇄회로기판은 내층회로를 형성하는 코어층보다 빌드업층의 외층회로에 고밀도의 회로패턴을 형성시키는 것이 일반적이다. 이는 내층회로가 주로 그라운드나 전원패턴을 중점으로 구성되어 있기 때문이기도 하지만, 내층을 형성시키는 데 사용되는 재료가 텐팅(Tenting) 공법 혹은 모디파이드 세미 애디티브법 (mSAP, modified semi-additive process)에 적합하기 때문이기도 하다.
텐팅(Tenting) 공법은 불필요한 부분을 에칭 가공하여 제거하는 서브트랙티브(subtractive) 공법으로 회로가공이 간편하다는 이점이 있으나 미세가공에 한계를 갖는다. 또한 모디파이드 세미 애디티브법 (mSAP, modified semi-additive process)은 동박을 에칭하여 얇은 씨드층위로 회로를 형성시키는 방법으로 L/S 15/15㎛이상을 형성시키기는 유리하나 그 이하의 L/S를 형성시키기에는 해결해야할 기술적 과제가 많이 있다. 모디파이드 세미 애디티브법 (mSAP, modified semi-additive process)을 이용해 L/S 15/15㎛ 이하의 미세 패턴을 형성시키기 위해서는 회로를 프리프레그(prepreg)에 묻어 회로의 밀착력을 높이는 EPP(Embedded pattern process)의 개량이 필요하다.
L/S 12/12㎛ 이하의 미세회로가공은 세미 애디티브법 (SAP, semi-additive process)이 유리하다. 이 공법은 도금으로 회로를 형성시키지만, 회로의 상부와 하부에 선폭의 차가 거의 생기지 않는다. 하지만, 공정이 복잡하고 재료표면에 무전해 도금이 필요하다는 특수성이 요구되는 것이 단점이다. 일반적으로 사용되는 코어재료인 CCL(copper clad laminate)를 구성하는 프리프레그(prepreg)는 도금밀착력이 낮아 세미 애디티브법 (SAP, semi-additive process)으로 패턴을 형성하기에 적합하지 않다.
또한, 고밀도의 회로를 형성하기 위해서는 미세패턴 외에도 미세 비아홀의 형성이 필요하다. 일반적인 CO2 레이저가공으로는 40㎛이하의 홀을 형성시키기가 어렵기 때문에 YAG 레이저 혹은 피코레이저를 이용되곤 한다. 하지만 YAG 레이저나 피코레이저는 CO2 레이저에 비해 고비용이 요구된다는 단점이 있다.
대한민국 공개특허공보 제 2010-0052835 호
본 발명은 종래의 인쇄회로기판의 미세패턴 및 미세 비아홀의 가공시 제기되는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 절연층, 상기 절연층의 일면에 구비된 제 1 동박층 및 상기 절연층의 타면에 구비된 제 2 동박층을 포함하되, 상기 제 2 동박층은 고분자 수지층, 제 2 구리층 및 캐리어 호일층을 포함하여 인쇄회로기판의 미세패턴 및 미세 비아홀 가공이 가능한 동박적층판을 제공하는데 목적이 있다.
본 발명의 상기 목적은 절연층, 상기 절연층의 일면에 구비된 제 1 동박층 및 상기 절연층의 타면에 구비된 제 2 동박층을 포함하되, 상기 제 2 동박층은 고분자 수지층, 제 2 구리층 및 캐리어 호일층을 포함하는 동박적층판이 제공됨에 의해서 달성된다.
이때, 상기 절연층은 보강기재, 충진재 및 수지를 포함할 수 있으며, 상기 보강기재는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물 또는 유기고분자 섬유 직물일 수 있고, 상기 충진재는 실리카, 알루미나, 황산바륨, 탈크, 진흙, 운모가루, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화 붕소, 붕산 알루미늄, 티탄산바륨, 티탄산칼슘, 티탄산마그네슘, 티탄산비스머스, 산화 티탄, 지르콘산바륨, 지르콘산칼슘 중 어느 하나 또는 둘 이상일 수 있으며, 상기 제 1 동박층은 제 1 구리층과 흑화 등의 표면처리층을 포함하고, 상기 절연층에서 외측 방향으로 제 1 구리층, 표면 처리층의 순서로 형성될 수 있고, 상기 제 1 동박층은 상기 제 1 구리층과 표면처리층을 대신하여 레이저 흡수율을 높인 극박 동박을 사용할 수 있다.
또한, 상기 제 2 동박층은 상기 절연층을 기준으로 외측 방향으로 상기 고분자 수지층, 상기 캐리어 호일층, 상기 제 2 구리층의 순서로 형성될 수 있고, 상기 고분자 수지층은 에폭시계 수지, 아크릴계 수지, 폴리이미드, 폴리아미드이미드, 폴리아미드, 액정 고분자(LCP, Liquid Crystal Polymer), 환상 올레핀 고분자(COP, Cyclic Olefin Polymer) 중 어느 하나 또는 둘 이상을 혼합한 것일 수 있다.
본 발명의 다른 목적은 절연층을 준비하는 단계, 상기 절연층의 일면에는 제 1 동박층을, 타면에는 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계, 상기 제 1 동박층의 표면에 레이저를 조사하여 비아홀을 형성하는 단계, 상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계 및 상기 일면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공됨에 의해서 달성된다.
이상에서 설명한 바와 같이, 본 발명에 따른 동박적층판을 사용하여 인쇄회로기판을 제조하면, 미세패턴 및 미세 비아홀이 형성된 인쇄회로기판을 제조할 수 있으며, 특히, 비용이 저렴한 CO2 레이저를 통하여 미세 비아홀을 가공할 수도 있기 때문에 제조비용의 절감을 이룰 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 동박적층판의 단면도.
도 2는 본 발명의 제 2 실시예에 따른 동박적층판의 단면도.
도 3은 본 발명의 제 3 실시예에 따른 동박적층판의 단면도.
도 4는 본 발명의 제 4 실시예에 따른 동박적층판의 단면도.
도 5는 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 단면도.
도 6은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 제 1 동박층과 제 2 동박층을 형성한 후의 단면도.
도 7은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 레이저로 비아홀을 형성한 후의 단면도.
도 8은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 씨드 층(seed layer)을 형성한 후의 단면도.
도 9는 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 미세회로 패턴과 솔더 레지스트를 형성한 후의 단면도.
도 10은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 단면도.
도 11은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 제 1 구리층과 제 2 동박층을 형성한 후의 단면도.
도 12는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 제 1 구리층에 표면처리를 통하여 표면처리층을 형성한 후의 단면도.
도 13은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 레이저로 비아홀을 형성한 후의 단면도.
도 14는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 씨드 층(seed layer)을 형성한 후의 단면도.
도 15는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 미세회로 패턴과 솔더 레지스트를 형성한 후의 단면도.
도 16은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 단면도.
도 17은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 제 1 동박층과 제 2 동박층을 형성한 후의 단면도.
도 18은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 레이저로 비아홀을 형성한 후의 단면도.
도 19는 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 씨드 층(seed layer)을 형성한 후의 단면도.
도 20는 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 미세회로 패턴과 솔더 레지스트를 형성한 후의 단면도.
도 21은 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 단면도.
도 22는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 일면과 타면에 제 2 동박층을 형성한 후의 단면도.
도 23은 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 레이저로 비아홀을 형성한 후의 단면도.
도 24는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 씨드 층(seed layer)을 형성한 후의 단면도.
도 25는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 일면과 타면에 미세회로 패턴과 솔더 레지스트를 형성한 후의 단면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 동박적층판의 단면도이고, 도 9는 본 발명의 제 1 실시예에 따른 동박적층판을 사용하여 제조한 인쇄회로기판의 단면도이다.
도 1과 도 9를 참조하면, 본 실시예에 따른 동박적층판은 절연층(200), 상기 절연층(200)의 일면(510)에 구비된 제 1 동박층(400) 및 상기 절연층(200)의 타면(520)에 구비된 제 2 동박층(300)을 포함하되, 상기 제 2 동박층(300)은 고분자 수지층(310), 제 2 구리층(320) 및 캐리어 호일층(330)을 포함할 수 있다.
상기 절연층(200)은 보강기재, 충진재 및 수지를 포함할 수 있으며, 상기 보강기재는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물 또는 유기고분자 섬유 직물일 수 있다.
또한, 상기 충진재는 실리카, 알루미나, 황산바륨, 탈크, 진흙, 운모가루, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화 붕소, 붕산 알루미늄, 티탄산바륨, 티탄산칼슘, 티탄산마그네슘, 티탄산비스머스, 산화 티탄, 지르콘산바륨, 지르콘산칼슘 중 어느 하나 또는 둘 이상일 수 있으나, 이에 한정되는 것은 아니다.
상기 제 1 동박층(400)은 구리를 포함할 수 있으며, 상기 제 2 동박층(300)은 상기 절연층(200)을 기준으로 외측 방향으로 고분자 수지층(310), 제 2 구리층(320), 캐리어 호일층(330)의 순서로 형성될 수 있다.
상기 고분자 수지층(310)은 에폭시계 수지, 아크릴계 수지, 폴리이미드, 폴리아미드이미드, 폴리아미드, 액정 고분자(LCP, Liquid Crystal Polymer), 환상 올레핀 고분자(COP, Cyclic Olefin Polymer) 중 어느 하나 또는 둘 이상을 혼합한 것일 수 있으며, 에폭시와 유기 용제에 녹는 고분자를 바니쉬화하여 사용할 수도 있다.
상기 고분자 수지층(310)은 세미 애디티드 공정(SAP, Semi-Additive Process)의 적용이 가능한 고분자 수지층일 수 있고, 세미 애디티드 공정 중 금속 씨드층과의 접합성이 우수한 성질을 가질 수 있으며, 이를 통하여 인쇄회로기판(110)에서 미세회로 패턴(810)의 구현이 가능할 수 있다.
상기 캐리어 호일층(330)은 벤조 트리아졸계 유기 박리제 또는 코발트 등의 금속 박리제로 코팅된 것일 수 있다.
도 2는 본 발명의 제 2 실시예에 따른 동박적층판의 단면도이고, 도 15는 본 발명의 제 2 실시예에 따른 동박적층판을 사용하여 제조한 인쇄회로기판의 단면도이다.
도 2와 도 15를 참조하면, 본 실시예에 따른 동박적층판은 절연층(200), 상기 절연층(200)의 일면(510)에 구비된 제 1 동박층(410) 및 상기 절연층(200)의 타면(520)에 구비된 제 2 동박층(300)을 포함하되, 상기 제 1 동박층(410)은 제 1 구리층(411)과 표면처리층(412)를 포함할 수 있고, 상기 제 2 동박층(300)은 고분자 수지층(310), 제 2 구리층(320) 및 캐리어 호일층(330)을 포함할 수 있다.
상기 절연층(200)은 보강기재, 충진재 및 수지를 포함할 수 있으며, 상기 보강기재는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물 또는 유기고분자 섬유 직물일 수 있다.
또한, 상기 충진재는 실리카, 알루미나, 황산바륨, 탈크, 진흙, 운모가루, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화 붕소, 붕산 알루미늄, 티탄산바륨, 티탄산칼슘, 티탄산마그네슘, 티탄산비스머스, 산화 티탄, 지르콘산바륨, 지르콘산칼슘 중 어느 하나 또는 둘 이상일 수 있으나, 이에 한정되는 것은 아니다.
상기 제 1 동박층(400)은 제 1 구리층(411)과 표면처리층(412)를 포함할 수 있는데, 상기 표면처리층(412)은 상기 제 1 구리층(411)의 표면을 흑화처리를 통해 산화시켜 CuO, Cu2O 등의 산화구리를 구리층의 표면에 석출시키는 방법으로 형성할 수 있으며, H2SO4 등으로 표면을 에칭한 뒤 ClO2(Chlorite) 등의 옥사이드 용액에 의하여 구리층 표면을 균일하게 산화시켜줄 수 있다.
상기 표면처리층(412)은 상기 표면에 석출된 CuO와 Cu2O의 비율에 따라서 적색 또는 흑색을 띄게 되는데, 이를 통하여 비아홀 형성을 위한 레이저에 식각 공정에서 레이저의 반사를 줄여 정밀한 비아홀 가공에 도움을 줄 수 있다.
상기 제 2 동박층(300)은 상기 절연층(200)을 기준으로 외측 방향으로 고분자 수지층(310), 제 2 구리층(320), 캐리어 호일층(330)의 순서로 형성될 수 있다.
상기 고분자 수지층(310)은 에폭시계 수지, 아크릴계 수지, 폴리이미드, 폴리아미드이미드, 폴리아미드, 액정 고분자(LCP, Liquid Crystal Polymer), 환상 올레핀 고분자(COP, Cyclic Olefin Polymer) 중 어느 하나 또는 둘 이상을 혼합한 것일 수 있으며, 에폭시와 유기 용제에 녹는 고분자를 바니쉬화하여 사용할 수도 있다.
상기 고분자 수지층(310)은 세미 애디티드 공정(SAP, Semi-Additive Process)의 적용이 가능한 고분자 수지층일 수 있고, 세미 애디티드 공정 중 금속 씨드층과의 접합성이 우수한 성질을 가질 수 있으며, 이를 통하여 인쇄회로기판(110)에서 미세회로 패턴(810)의 구현이 가능할 수 있다.
상기 캐리어 호일층(330)은 벤조 트리아졸계 유기 박리제 또는 코발트 등의 금속 박리제로 코팅된 것일 수 있다.
도 3은 본 발명의 제 3 실시예에 따른 동박적층판의 단면도이고, 도 20은 본 발명의 제 3 실시예에 따른 동박적층판을 사용하여 제조한 인쇄회로기판의 단면도이다.
도 3과 도 20을 참조하면, 본 실시예에 따른 동박적층판은 절연층(200), 상기 절연층(200)의 일면(510)에 구비된 제 1 동박층(410) 및 상기 절연층(200)의 타면(520)에 구비된 제 2 동박층(300)을 포함하되, 상기 제 1 동박층(420)은 극박 동박(421)과 금속 산화물 코팅층(422)을 포함할 수 있고, 상기 제 2 동박층(300)은 고분자 수지층(310), 제 2 구리층(320) 및 캐리어 호일층(330)을 포함할 수 있다.
상기 절연층(200)은 보강기재, 충진재 및 수지를 포함할 수 있으며, 상기 보강기재는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물 또는 유기고분자 섬유 직물일 수 있다.
또한, 상기 충진재는 실리카, 알루미나, 황산바륨, 탈크, 진흙, 운모가루, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화 붕소, 붕산 알루미늄, 티탄산바륨, 티탄산칼슘, 티탄산마그네슘, 티탄산비스머스, 산화 티탄, 지르콘산바륨, 지르콘산칼슘 중 어느 하나 또는 둘 이상일 수 있으나, 이에 한정되는 것은 아니다.
상기 제 1 동박층(420)은 극박 동박(421)과 금속 산화물 코팅층(422)을 포함할 수 있는데, 상기 금속 산화물 코팅층(422)은 니켈 산화물 또는 코발트 산화물을 상기 극박 동박(421)에 코팅한 것일 수 있으며, 레이저에 의한 비아홀 형성 공정에서 레이저의 흡수율을 높여 정밀한 비아홀 가공에 도움을 줄 수 있다.
상기 제 2 동박층(300)은 상기 절연층(200)을 기준으로 외측 방향으로 고분자 수지층(310), 제 2 구리층(320), 캐리어 호일층(330)의 순서로 형성될 수 있다.
상기 고분자 수지층(310)은 에폭시계 수지, 아크릴계 수지, 폴리이미드, 폴리아미드이미드, 폴리아미드, 액정 고분자(LCP, Liquid Crystal Polymer), 환상 올레핀 고분자(COP, Cyclic Olefin Polymer) 중 어느 하나 또는 둘 이상을 혼합한 것일 수 있으며, 에폭시와 유기 용제에 녹는 고분자를 바니쉬화하여 사용할 수도 있다.
상기 고분자 수지층(310)은 세미 애디티드 공정(SAP, Semi-Additive Process)의 적용이 가능한 고분자 수지층일 수 있고, 세미 애디티드 공정 중 금속 씨드층과의 접합성이 우수한 성질을 가질 수 있으며, 이를 통하여 인쇄회로기판(110)에서 미세회로 패턴(810)의 구현이 가능할 수 있다.
상기 캐리어 호일층(330)은 벤조 트리아졸계 유기 박리제 또는 코발트 등의 금속 박리제로 코팅된 것일 수 있다.
도 4는 본 발명의 제 4 실시예에 따른 동박적층판의 단면도이고, 도 25는 본 발명의 제 4 실시예에 따른 동박적층판을 사용하여 제조한 인쇄회로기판의 단면도이다.
도 4와 도 25를 참조하면, 본 실시예에 따른 동박적층판은 절연층(200), 상기 절연층의 일면(510)과 타면(520)에 구비된 제 2 동박층(300, 300')을 포함할 수 있으며, 상기 제 2 동박층은 고분자 수지층(310, 310'), 제 2 구리층(320, 320') 및 캐리어 호일층(330, 330')을 포함할 수 있다.
상기 제 2 동박층(300, 300')은 상기 절연층(200)을 기준으로 외측 방향으로 고분자 수지층(310, 310'), 제 2 구리층(320, 320'), 캐리어 호일층(330, 330')의 순서로 형성될 수 있다.
상기 고분자 수지층(310, 310')은 에폭시계 수지, 아크릴계 수지, 폴리이미드, 폴리아미드이미드, 폴리아미드, 액정 고분자(LCP, Liquid Crystal Polymer), 환상 올레핀 고분자(COP, Cyclic Olefin Polymer) 중 어느 하나 또는 둘 이상을 혼합한 것일 수 있으며, 에폭시와 유기 용제에 녹는 고분자를 바니쉬화하여 사용할 수도 있다.
상기 고분자 수지층(310, 310')은 세미 애디티드 공정(SAP, Semi-Additive Process)의 적용이 가능한 고분자 수지층일 수 있으며, 세미 애디티드 공정 중 금속 씨드층과의 접합성이 우수한 성질을 가질 수 있으며, 이를 통하여 인쇄회로기판(110)에서 미세회로 패턴(810)의 구현이 가능할 수 있다.
상기 캐리어 호일층(330, 330')은 벤조 트리아졸계 유기 박리제 또는 코발트 등의 금속 박리제로 코팅된 것일 수 있다.
도 5는 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 단면도이고, 도 6은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 제 1 동박층과 제 2 동박층을 형성한 후의 단면도이며, 도 7은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 레이저로 비아홀을 형성한 후의 단면도이고, 도 8은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 씨드 층(seed layer)을 형성한 후의 단면도이며, 도 9는 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조방법 중 미세회로 패턴과 솔더 레지스트를 형성한 후의 단면도이다.
도 5 내지 도 9를 참조하면, 본 실시예에 따른 인쇄회로기판의 제조방법은 절연층을 준비하는 단계, 상기 절연층의 일면에는 제 1 동박층을, 타면에는 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계, 상기 제 1 동박층의 표면에 레이저를 조사하여 비아홀을 형성하는 단계, 상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계 및 상기 일면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성하는 단계를 포함할 수 있다.
상기 절연층(200)은 보강기재, 충진재 및 수지를 포함할 수 있으며, 상기 보강기재는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물 또는 유기고분자 섬유 직물일 수 있다.
또한, 상기 충진재는 실리카, 알루미나, 황산바륨, 탈크, 진흙, 운모가루, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화 붕소, 붕산 알루미늄, 티탄산바륨, 티탄산칼슘, 티탄산마그네슘, 티탄산비스머스, 산화 티탄, 지르콘산바륨, 지르콘산칼슘 중 어느 하나 또는 둘 이상일 수 있으나, 이에 한정되는 것은 아니다.
상기 절연층(200)의 일면(510)에는 제 1 동박층(400)을, 타면(520)에는 고분자 수지층(310), 캐리어 호일층(320) 및 제 2 구리층(330)을 포함하는 제 2 동박층(300)을 형성하여 동박적층판을 형성하는 단계에서는 상기 절연층(200)을 중심으로 일면(510)에는 제 1 동박층(400)을, 타면(520)에는 제 2 동박층(300)을 적층하여 동박적층판을 제조할 수 있다.
상기 제 2 동박층(300)은 상기 절연층(200)을 기준으로 외측 방향으로 상기 고분자 수지층(310), 상기 제 2 구리층(320), 상기 캐리어 호일층(330)의 순서로 형성될 수 있다.
상기 제 1 동박층의 표면에 레이저를 조사하여 비아홀(600)을 형성하는 단계에서는 도 6의 동박적층판(100)의 일면(510)에 레이저를 조사하여 비아홀을 형성한다.
상기 레이저는 YAG 레이저, CO2 레이저 또는 피코 레이저 등을 사용할 수 있으나, 이에 한정되지는 않는다.
레이저에 의한 비아홀의 가공시에는 비아홀의 입구에 비하여 비아홀의 바닥쪽이 홀의 지름이 작게 형성되는 것이 일반적인데, 본 실시예에서는 동박적층판의 일면(510)에서 타면(520) 방향으로 비아홀을 가공하기 때문에 타면(520)쪽의 비아홀 입구가 작게 형성되어 미세 비아홀의 가공이 가능하며, 타면(520)쪽에 미세 비아(610)와 미세패턴(810)을 함께 형성할 수 있는 장점이 있다.
상기 비아홀(600)은 고분자 수지층(310)까지 식각할 수 있다.
상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계에서는 상기 제 2 구리층(320)과 상기 캐리어 호일층(330)을 디태치(detach) 방식에 의하여 제거할 수 있으며, 상기 제 1 동박층(400)은 에칭에 의하여 제거할 수 있다.
다만, 상기 제 1 동박층은 도 8에서와 같이 에칭에 의하여 완전히 제거되지 않고 일부 남아서 무전해 도금에 의한 구리 씨드층 형성 시 구리 씨드층과 절연층 간의 결합력 향상에 도움을 줄 수 있다.
이후, 무전해 도금을 통하여 구리 씨드층(700)을 형성하게 되는데, 상기 구리 씨드층은 외층회로패턴(800), 미세패턴(810), 비아(610)의 형성을 위한 전해도금의 씨드층의 역할을 할 수 있다.
특히, 타면(520) 쪽의 구리 씨드층(700)은 고분자 수지층(310)상에 도금되는데, 상기 고분자 수지층(310)으로 인하여 절연층(200)과의 밀착력이 향상되기 때문에 세미 애디티브법에 의한 미세패턴(810) 형성이 용이할 수 있다.
이후, 솔더 레지스트(900)를 도포하고 개구부를 형성할 수 있으며, 필요에 따라 추가적인 빌드업층의 적층 및 회로패턴 형성을 통하여 다층의 인쇄회로기판을 구현할 수 있다.
도 10은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 단면도이고, 도 11은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 제 1 구리층과 제 2 동박층을 형성한 후의 단면도이며, 도 12는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 제 1 구리층에 표면처리를 통하여 표면처리층을 형성한 후의 단면도이고, 도 13은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 레이저로 비아홀을 형성한 후의 단면도이며, 도 14는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 씨드 층(seed layer)을 형성한 후의 단면도이고, 도 15는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조방법 중 미세회로 패턴과 솔더 레지스트를 형성한 후의 단면도이다.
도 10 내지 도 15를 참조하면, 본 실시예에 따른 인쇄회로기판의 제조방법은 절연층을 준비하는 단계, 상기 절연층의 일면에는 제 1 구리층과 표면처리층을 포함하는 제 1 동박층을, 타면에는 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계, 상기 제 1 동박층의 표면에 레이저를 조사하여 비아홀을 형성하는 단계, 상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계 및 상기 일면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성하는 단계를 포함할 수 있다.
상기 절연층(200)은 보강기재, 충진재 및 수지를 포함할 수 있으며, 상기 보강기재는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물 또는 유기고분자 섬유 직물일 수 있다.
또한, 상기 충진재는 실리카, 알루미나, 황산바륨, 탈크, 진흙, 운모가루, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화 붕소, 붕산 알루미늄, 티탄산바륨, 티탄산칼슘, 티탄산마그네슘, 티탄산비스머스, 산화 티탄, 지르콘산바륨, 지르콘산칼슘 중 어느 하나 또는 둘 이상일 수 있으나, 이에 한정되는 것은 아니다.
상기 절연층(200)의 일면(510)에는 제 1 구리층(411)과 표면처리층(412)을 포함하는 제 1 동박층(410)을, 타면(520)에는 고분자 수지층(310), 캐리어 호일층(320) 및 제 2 구리층(330)을 포함하는 제 2 동박층(300)을 형성하여 동박적층판을 형성하는 단계에서는 상기 절연층(200)을 중심으로 일면(510)에는 절연층에서 외층 방향으로 제 1 구리층(411), 표면처리층(412)의 순서로 적층하여 제 1 동박층(400)을 형성하고, 타면(520)에는 제 2 동박층(300)을 적층하여 동박적층판을 제조할 수 있다.
상기 제 2 동박층(300)은 상기 절연층(200)을 기준으로 외측 방향으로 상기 고분자 수지층(310), 상기 제 2 구리층(320), 상기 캐리어 호일층(330)의 순서로 형성될 수 있다.
상기 표면처리층(412)은 상기 제 1 구리층(411)의 표면을 흑화처리를 통해 산화시켜 CuO, Cu2O 등의 산화구리를 구리층의 표면에 석출시키는 방법으로 형성할 수 있으며, H2SO4 등으로 표면을 에칭한 뒤 ClO2(Chlorite) 등의 옥사이드 용액에 의하여 구리층 표면을 균일하게 산화시켜줄 수 있다.
상기 표면처리층(412)은 상기 표면에 석출된 CuO와 Cu2O의 비율에 따라서 적색 또는 흑색을 띄게 되는데, 이를 통하여 비아홀 형성을 위한 레이저에 식각 공정에서 레이저의 반사를 줄여 정밀한 비아홀 가공에 도움을 줄 수 있다.
상기 제 1 동박층(410)의 표면에 레이저를 조사하여 비아홀(600)을 형성하는 단계에서는 도 12의 동박적층판(101)의 일면(510)에 레이저를 조사하여 비아홀(600)을 형성한다.
상기 레이저는 YAG 레이저, CO2 레이저 또는 피코 레이저 등을 사용할 수 있으나, 이에 한정되지는 않는다.
이때, 표면 처리층(412)을 통하여 레이저에 의한 반사를 줄여줄 수 있기 때문에 비교적 저렴한 비용으로 공정을 진행할 수 있는 CO2 레이저의 사용이 용이할 수도 있다.
레이저에 의한 비아홀의 가공시에는 비아홀의 입구에 비하여 비아홀의 바닥쪽이 홀의 지름이 작게 형성되는 것이 일반적인데, 본 실시예에서는 동박적층판의 일면(510)에서 타면(520) 방향으로 비아홀을 가공하기 때문에 타면(520)쪽의 비아홀 입구가 작게 형성되어 미세 비아홀의 가공이 가능하며, 타면(520)쪽에 미세 비아(610)와 미세패턴(810)을 함께 형성할 수 있는 장점이 있다.
상기 비아홀(600)은 고분자 수지층(310)까지 식각할 수 있다.
상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계에서는 상기 제 2 구리층(320)과 상기 캐리어 호일층(330)을 디태치(detach) 방식에 의하여 제거할 수 있으며, 상기 제 1 동박층은 에칭에 의하여 제거할 수 있다.
다만, 상기 제 1 동박층의 표면처리층(412)는 완전히 제거되나, 제 1 구리층(411)은 도 14에서와 같이 에칭에 의하여 완전히 제거되지 않고 일부 남아서 무전해 도금에 의한 구리 씨드층 형성 시 구리 씨드층과 절연층 간의 결합력 향상에 도움을 줄 수 있다.
이후, 무전해 도금을 통하여 구리 씨드층(700)을 형성하게 되는데, 상기 구리 씨드층은 외층회로패턴(800), 미세패턴(810), 비아(610)의 형성을 위한 전해도금의 씨드층의 역할을 할 수 있다.
특히, 타면(520) 쪽의 구리 씨드층(700)은 고분자 수지층(310)상에 도금되는데, 상기 고분자 수지층(310)으로 인하여 절연층(200)과의 밀착력이 향상되기 때문에 세미 애디티브법에 의한 미세패턴(810) 형성이 용이할 수 있다.
이후, 솔더 레지스트(900)를 도포하고 개구부를 형성할 수 있으며, 필요에 따라 추가적인 빌드업층의 적층 및 회로패턴 형성을 통하여 다층의 인쇄회로기판을 구현할 수 있다.
도 16은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 단면도이고, 도 17은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 제 1 동박층과 제 2 동박층을 형성한 후의 단면도이며, 도 18은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 레이저로 비아홀을 형성한 후의 단면도이고, 도 19는 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 씨드 층(seed layer)을 형성한 후의 단면도이며, 도 20는 본 발명의 제 3 실시예에 따른 인쇄회로기판의 제조방법 중 미세회로 패턴과 솔더 레지스트를 형성한 후의 단면도이다.
도 16 내지 도 20을 참조하면, 본 실시예에 따른 인쇄회로기판의 제조방법은 절연층을 준비하는 단계, 상기 절연층의 일면에는 니켈 산화물 또는 코발트 산화물이 코팅된 극박 동박을 포함하는 제 1 동박층을, 타면에는 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계, 상기 제 1 동박층의 표면에 레이저를 조사하여 비아홀을 형성하는 단계, 상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계 및 상기 일면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성하는 단계를 포함할 수 있다.
상기 절연층(200)은 보강기재, 충진재 및 수지를 포함할 수 있으며, 상기 보강기재는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물 또는 유기고분자 섬유 직물일 수 있다.
또한, 상기 충진재는 실리카, 알루미나, 황산바륨, 탈크, 진흙, 운모가루, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화 붕소, 붕산 알루미늄, 티탄산바륨, 티탄산칼슘, 티탄산마그네슘, 티탄산비스머스, 산화 티탄, 지르콘산바륨, 지르콘산칼슘 중 어느 하나 또는 둘 이상일 수 있으나, 이에 한정되는 것은 아니다.
상기 절연층(200)의 일면(510)에는 니켈 산화물 또는 코발트 산화물이 코팅된 극박 동박을 포함하는 제 1 동박층(420)을, 타면(520)에는 고분자 수지층(310), 캐리어 호일층(320) 및 제 2 구리층(330)을 포함하는 제 2 동박층(300)을 형성하여 동박적층판을 형성하는 단계에서는 상기 절연층(200)을 중심으로 일면(510)에는 절연층에서 외층 방향으로 극박 동박(421),니켈 산화물 또는 코발트 산화물로 구성된 금속 산화물 코팅층(422)의 순서로 적층하여 제 1 동박층(400)을 형성하고, 타면(520)에는 제 2 동박층(300)을 적층하여 동박적층판을 제조할 수 있다.
상기 제 2 동박층(300)은 상기 절연층(200)을 기준으로 외측 방향으로 상기 고분자 수지층(310), 상기 제 2 구리층(320), 상기 캐리어 호일층(330)의 순서로 형성될 수 있다.
상기 금속 산화물 코팅층(422)은 레이저의 흡수율을 높이기 위하여 극박 동박(421)에 코팅된 것일 수 있다.
상기 제 1 동박층(420)의 표면에 레이저를 조사하여 비아홀(600)을 형성하는 단계에서는 도 17의 동박적층판(102)의 일면(510)에 레이저를 조사하여 비아홀(600)을 형성한다.
상기 레이저는 YAG 레이저, CO2 레이저 또는 피코 레이저 등을 사용할 수 있으나, 이에 한정되지는 않는다.
이때, 금속 산화물 코팅층(421)을 통하여 레이저의 흡수율을 높일 수 있기 때문에 비교적 저렴한 비용으로 공정을 진행할 수 있는 CO2 레이저의 사용이 용이할 수도 있다.
레이저에 의한 비아홀의 가공시에는 비아홀의 입구에 비하여 비아홀의 바닥쪽이 홀의 지름이 작게 형성되는 것이 일반적인데, 본 실시예에서는 동박적층판의 일면(510)에서 타면(520) 방향으로 비아홀을 가공하기 때문에 타면(520)쪽의 비아홀 입구가 작게 형성되어 미세 비아홀의 가공이 가능하며, 타면(520)쪽에 미세 비아(610)와 미세패턴(810)을 함께 형성할 수 있는 장점이 있다.
상기 비아홀(600)은 고분자 수지층(310)까지 식각할 수 있다.
상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계에서는 상기 제 2 구리층(320)과 상기 캐리어 호일층(330)을 디태치(detach) 방식에 의하여 제거할 수 있으며, 상기 제 1 동박층(420)은 에칭에 의하여 제거할 수 있다.
다만, 상기 제 1 동박층의 금속 산화물 코팅층(422)은 완전히 제거되나, 극박 동박(421)은 도 19에서와 같이 에칭에 의하여 완전히 제거되지 않고 일부 남아서 무전해 도금에 의한 구리 씨드층 형성 시 구리 씨드층과 절연층 간의 결합력 향상에 도움을 줄 수 있다.
이후, 무전해 도금을 통하여 구리 씨드층(700)을 형성하게 되는데, 상기 구리 씨드층은 외층회로패턴(800), 미세패턴(810), 비아(610)의 형성을 위한 전해도금의 씨드층의 역할을 할 수 있다.
특히, 타면(520) 쪽의 구리 씨드층(700)은 고분자 수지층(310)상에 도금되는데, 상기 고분자 수지층(310)으로 인하여 절연층(200)과의 밀착력이 향상되기 때문에 세미 애디티브법에 의한 미세패턴(810) 형성이 용이할 수 있다.
이후, 솔더 레지스트(900)를 도포하고 개구부를 형성할 수 있으며, 필요에 따라 추가적인 빌드업층의 적층 및 회로패턴 형성을 통하여 다층의 인쇄회로기판을 구현할 수 있다.
도 21은 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 단면도이고, 도 22는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 일면과 타면에 제 2 동박층을 형성한 후의 단면도이며, 도 23은 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 레이저로 비아홀을 형성한 후의 단면도이고. 도 24는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 씨드 층(seed layer)을 형성한 후의 단면도이며, 도 25는 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조방법 중 절연층의 일면과 타면에 미세회로 패턴과 솔더 레지스트를 형성한 후의 단면도이다.
도 21 내지 도 25를 참조하면, 본 실시예에 따른 인쇄회로기판의 제조방법은 절연층을 준비하는 단계, 상기 절연층의 일면과 타면에 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계, 상기 일면의 제 2 동박층에 레이저를 조사하여 비아홀을 형성하는 단계, 상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 무전해 도금으로 구리 씨드층을 형성하는 단계 및 상기 일면 및 타면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성하는 단계를 포함할 수 있다.
상기 절연층(200)은 보강기재, 충진재 및 수지를 포함할 수 있으며, 상기 보강기재는 유리 섬유 직물, 유리 섬유 부직포, 탄소 섬유 직물 또는 유기고분자 섬유 직물일 수 있다.
또한, 상기 충진재는 실리카, 알루미나, 황산바륨, 탈크, 진흙, 운모가루, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화 붕소, 붕산 알루미늄, 티탄산바륨, 티탄산칼슘, 티탄산마그네슘, 티탄산비스머스, 산화 티탄, 지르콘산바륨, 지르콘산칼슘 중 어느 하나 또는 둘 이상일 수 있으나, 이에 한정되는 것은 아니다.
상기 절연층의 일면에는 니켈 산화물 또는 코발트 산화물이 코팅된 극박 동박을 포함하는 제 1 동박층을, 타면에는 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계에서는 절연층의 일면(510)과 타면(520)에 절연층(200)을 기준으로 외측 방향으로 고분자 수지층(310, 310'), 제 2 구리층(320, 320'), 캐리어 호일층(330, 330')의 순서로 적층하여 동박적층판(103)을 형성한다.
상기 일면의 제 2 동박층에 레이저를 조사하여 비아홀을 형성하는 단계에서는 상기 동박적층판의 일면(510)에 형성된 제 2 동박층(300')의 표면에 레이저를 조사하여 비아홀(600)을 형성한다.
상기 비아홀(600)은 타면(520)에 형성된 제 2 동박층(300)의 고분자 수지층(310)까지 식각할 수 있다.
상기 레이저는 YAG 레이저, CO2 레이저 또는 피코 레이저 등을 사용할 수 있으나, 이에 한정되지는 않는다.
상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 무전해 도금으로 구리 씨드층을 형성하는 단계에서는 상기 제 2 구리층(320, 320')과 상기 캐리어 호일층(330, 330')을 디태치(detach) 방식에 의하여 제거할 수 있으며, 무전해 도금을 통하여 구리 씨드층을 형성할 수 있다.
이후, 상기 일면 및 타면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성할 수 있는데, 절연층(200)의 일면(510)과 타면(520)에 모두 고분자 수지층(310, 310')이 남아있기 때문에 일면(510)과 타면(520)에 모두 세미 애디티드법에 의한 미세회로 패턴(810, 810')을 구현할 수 있다.
이후, 솔더 레지스트를 형성하는 공정을 추가로 진행할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100, 101, 102, 103 : 동박적층판
110, 111, 112, 113 : 인쇄회로기판
200 : 절연층
300, 300' : 제 2 동박층
310, 310' : 고분자 수지층
320, 320' : 제 2 구리층
330, 330' : 캐리어 호일층
400, 410, 420 : 제 1 동박층
411 : 제 1 구리층
412 : 표면처리층
421 : 극박동박
422 : 금속 산화물 코팅층
510 : 일면
520 : 타면
600 : 비아홀
610 : 비아
700 : 구리 씨드층
800 : 외층 회로
810 : 미세패턴
900 : 솔더 레지스트

Claims (17)

  1. 절연층;
    상기 절연층의 일면에 구비된 제 1 동박층; 및
    상기 절연층의 타면에 구비된 제 2 동박층을 포함하되,
    상기 제 2 동박층은 고분자 수지층, 제 2 구리층 및 캐리어 호일층을 포함하는 동박적층판.
  2. 제 1 항에 있어서,
    상기 고분자 수지층은 에폭시계 수지, 아크릴계 수지, 폴리이미드, 폴리아미드이미드, 폴리아미드, 액정 고분자(LCP, Liquid Crystal Polymer), 환상 올레핀 고분자(COP, Cyclic Olefin Polymer) 중 어느 하나 또는 둘 이상을 혼합한 것인 동박적층판.
  3. 제 1 항에 있어서,
    상기 캐리어 호일층은 벤조 트리아졸계 유기 박리제 또는 코발트 등의 금속 박리제로 코팅된 것인 동박적층판.
  4. 절연층;
    상기 절연층의 일면에 구비된 제 1 동박층; 및
    상기 절연층의 타면에 구비된 제 2 동박층을 포함하되,
    상기 제 1 동박층은 제 1 구리층과 표면 처리층을 포함하고,
    상기 제 2 동박층은 고분자 수지층, 제 2 구리층 및 캐리어 호일층을 포함하는 동박적층판.
  5. 제 4 항에 있어서,
    상기 고분자 수지층은 에폭시계 수지, 아크릴계 수지, 폴리이미드, 폴리아미드이미드, 폴리아미드, 액정 고분자(LCP, Liquid Crystal Polymer), 환상 올레핀 고분자(COP, Cyclic Olefin Polymer) 중 어느 하나 또는 둘 이상을 혼합한 것인 동박적층판.
  6. 제 4 항에 있어서,
    상기 캐리어 호일층은 벤조 트리아졸계 유기 박리제 또는 코발트 등의 금속 박리제로 코팅된 것인 동박적층판.
  7. 제 4 항에 있어서,
    상기 표면처리층은 제 1 구리층에 흑화처리를 통하여 산화구리를 석출시킨 것인 동박적층판.
  8. 절연층;
    상기 절연층의 일면에 구비된 제 1 동박층; 및
    상기 절연층의 타면에 구비된 제 2 동박층을 포함하되,
    상기 제 1 동박층은 니켈 산화물 또는 코발트 산화물이 코팅된 극박 동박을 포함하고,
    상기 제 2 동박층은 고분자 수지층, 제 2 구리층 및 캐리어 호일층을 포함하는 동박적층판.
  9. 제 8 항에 있어서,
    상기 고분자 수지층은 에폭시계 수지, 아크릴계 수지, 폴리이미드, 폴리아미드이미드, 폴리아미드, 액정 고분자(LCP, Liquid Crystal Polymer), 환상 올레핀 고분자(COP, Cyclic Olefin Polymer) 중 어느 하나 또는 둘 이상을 혼합한 것인 동박적층판.
  10. 제 8 항에 있어서,
    상기 캐리어 호일층은 벤조 트리아졸계 유기 박리제 또는 코발트 등의 금속 박리제로 코팅된 것인 동박적층판.
  11. 절연층;
    상기 절연층의 일면에 구비된 제 1 동박층; 및
    상기 절연층의 타면에 구비된 제 2 동박층을 포함하되,
    상기 제 1 동박층과 상기 제 2 동박층은 각각 고분자 수지층, 제 2 구리층 및 캐리어 호일층을 포함하는 동박적층판.
  12. 제 11 항에 있어서,
    상기 고분자 수지층은 에폭시계 수지, 아크릴계 수지, 폴리이미드, 폴리아미드이미드, 폴리아미드, 액정 고분자(LCP, Liquid Crystal Polymer), 환상 올레핀 고분자(COP, Cyclic Olefin Polymer) 중 어느 하나 또는 둘 이상을 혼합한 것인 동박적층판.
  13. 제 11 항에 있어서,
    상기 캐리어 호일층은 벤조 트리아졸계 유기 박리제 또는 코발트 등의 금속 박리제로 코팅된 것인 동박적층판.
  14. 절연층을 준비하는 단계;
    상기 절연층의 일면에는 제 1 동박층을, 타면에는 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계;
    상기 제 1 동박층의 표면에 레이저를 조사하여 비아홀을 형성하는 단계;
    상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계; 및
    상기 일면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  15. 절연층을 준비하는 단계;
    상기 절연층의 일면에는 제 1 구리층과 표면처리층을 포함하는 제 1 동박층을, 타면에는 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계;
    상기 제 1 동박층의 표면에 레이저를 조사하여 비아홀을 형성하는 단계;
    상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계; 및
    상기 일면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  16. 절연층을 준비하는 단계;
    상기 절연층의 일면에는 니켈 산화물 또는 코발트 산화물이 코팅된 극박 동박을 포함하는 제 1 동박층을, 타면에는 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계;
    상기 제 1 동박층의 표면에 레이저를 조사하여 비아홀을 형성하는 단계;
    상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 상기 제 1 동박층을 에칭 후 무전해 도금으로 구리 씨드층을 형성하는 단계; 및
    상기 일면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  17. 절연층을 준비하는 단계;
    상기 절연층의 일면과 타면에 고분자 수지층, 캐리어 호일층 및 제 2 구리층을 포함하는 제 2 동박층을 형성하여 동박적층판을 형성하는 단계;
    상기 일면의 제 2 동박층에 레이저를 조사하여 비아홀을 형성하는 단계;
    상기 제 2 동박층을 상기 고분자 수지층만 남기고 제거하고, 무전해 도금으로 구리 씨드층을 형성하는 단계; 및
    상기 일면 및 타면에 세미 애디티브(SAP, Semi-Additive Process) 공법에 의하여 미세회로 패턴을 형성하고, 비아 및 외층 회로를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
KR1020150065857A 2015-05-12 2015-05-12 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법 KR102412000B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150065857A KR102412000B1 (ko) 2015-05-12 2015-05-12 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법
JP2016083799A JP2016213446A (ja) 2015-05-12 2016-04-19 銅張積層板及びこれを用いたプリント回路基板の製造方法
US15/133,471 US10952329B2 (en) 2015-05-12 2016-04-20 Copper clad laminates and method for manufacturing a printed circuit board using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150065857A KR102412000B1 (ko) 2015-05-12 2015-05-12 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20160133164A true KR20160133164A (ko) 2016-11-22
KR102412000B1 KR102412000B1 (ko) 2022-06-22

Family

ID=57277506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150065857A KR102412000B1 (ko) 2015-05-12 2015-05-12 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법

Country Status (3)

Country Link
US (1) US10952329B2 (ko)
JP (1) JP2016213446A (ko)
KR (1) KR102412000B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277462A1 (ko) * 2021-07-02 2023-01-05 와이엠티 주식회사 캐리어박 부착 금속박, 이를 이용한 프린트 배선판용 적층체 및 이의 제조방법
US12016128B2 (en) 2020-09-03 2024-06-18 Lg Innotek Co., Ltd. Circuit board and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230519A (ja) * 2000-02-16 2001-08-24 Mitsubishi Gas Chem Co Inc 炭酸ガスレーザーによる孔形成方法及びその後処理方法
JP2006022406A (ja) * 2000-09-22 2006-01-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔
KR20090004961A (ko) * 2006-03-24 2009-01-12 우베 고산 가부시키가이샤 동배선 폴리이미드 필름의 제조방법 및 동배선 폴리이미드 필름
KR20100052835A (ko) 2008-11-11 2010-05-20 삼성전기주식회사 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법
WO2014136763A1 (ja) * 2013-03-05 2014-09-12 三井金属鉱業株式会社 レーザー加工用銅箔、キャリア箔付レーザー加工用銅箔、銅張積層体及びプリント配線板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54107985A (en) * 1978-02-10 1979-08-24 Nikkan Ind Copper laminate with metal foil release type sheet and manufacture therefor
JPS61270151A (ja) * 1985-05-27 1986-11-29 住友ベークライト株式会社 銅張積層板の製造方法
JP3452674B2 (ja) * 1995-02-09 2003-09-29 日立化成工業株式会社 高剛性銅張積層板の製造方法
EP0948247B1 (en) * 1998-04-01 2005-08-31 Mitsui Mining & Smelting Co., Ltd. Method For Making A Multi-Layer Printed Wiring Board
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP3370636B2 (ja) * 2000-03-03 2003-01-27 三井金属鉱業株式会社 キャリア箔付金属箔及びその製造方法
JP2002026475A (ja) * 2000-07-07 2002-01-25 Mitsui Mining & Smelting Co Ltd キャリア箔付銅箔回路及びそれを用いたプリント配線板の製造方法並びにプリント配線板
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
JP2006257399A (ja) * 2005-02-21 2006-09-28 Kureha Corp 離型フィルム、積層離型フィルム及びそれらの製造方法
US20070190882A1 (en) * 2006-02-13 2007-08-16 General Electric Laminate and method
KR20090035591A (ko) * 2006-07-24 2009-04-09 가부시키가이샤 구라레 프린트 배선판 제조용 이형 필름
KR100857165B1 (ko) * 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
TWI455671B (zh) * 2007-10-23 2014-10-01 Ube Industries 印刷電路板之製造方法
JP4293278B1 (ja) * 2008-04-04 2009-07-08 日立化成工業株式会社 ２枚合わせ片面金属箔張積層板およびその製造方法、ならびに、片面プリント配線板およびその製造方法
JP4888736B2 (ja) * 2008-08-29 2012-02-29 Ｔｄｋ株式会社 配線基板の製造方法
JP2010073809A (ja) * 2008-09-17 2010-04-02 Tdk Corp プリント配線板の製造方法
TWI499690B (zh) * 2009-03-13 2015-09-11 Ajinomoto Kk Paste metal laminates
KR20120053921A (ko) 2010-11-18 2012-05-29 삼성전기주식회사 인쇄 회로 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230519A (ja) * 2000-02-16 2001-08-24 Mitsubishi Gas Chem Co Inc 炭酸ガスレーザーによる孔形成方法及びその後処理方法
JP2006022406A (ja) * 2000-09-22 2006-01-26 Furukawa Circuit Foil Kk キャリア付き極薄銅箔
KR20090004961A (ko) * 2006-03-24 2009-01-12 우베 고산 가부시키가이샤 동배선 폴리이미드 필름의 제조방법 및 동배선 폴리이미드 필름
KR20100052835A (ko) 2008-11-11 2010-05-20 삼성전기주식회사 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법
WO2014136763A1 (ja) * 2013-03-05 2014-09-12 三井金属鉱業株式会社 レーザー加工用銅箔、キャリア箔付レーザー加工用銅箔、銅張積層体及びプリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12016128B2 (en) 2020-09-03 2024-06-18 Lg Innotek Co., Ltd. Circuit board and method of manufacturing the same
WO2023277462A1 (ko) * 2021-07-02 2023-01-05 와이엠티 주식회사 캐리어박 부착 금속박, 이를 이용한 프린트 배선판용 적층체 및 이의 제조방법

Also Published As

Publication number Publication date
JP2016213446A (ja) 2016-12-15
US10952329B2 (en) 2021-03-16
US20160338194A1 (en) 2016-11-17
KR102412000B1 (ko) 2022-06-22

Similar Documents

Publication Publication Date Title
US8413324B2 (en) Method of manufacturing double-sided circuit board
US9144157B2 (en) Manufacturing method of printed wiring board and printed wiring board
US20200296841A1 (en) Wiring board and method for manufacturing the same
US20220201853A1 (en) Method for manufactunring a multilayer circuit structure having embedded trace layers
WO2016136222A1 (ja) 印刷配線板及びその製造方法
US9497853B2 (en) Printed circuit board and method for manufacturing the same
KR100736633B1 (ko) 보강 기판 및 제조 방법
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP2022008960A (ja) 回路基板の製造方法
TWI650049B (zh) 印刷配線板及其製造方法
JP5485299B2 (ja) 多層プリント配線板の製造方法
JP2006344697A (ja) 多層配線板及びその製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
KR20160133164A (ko) 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법
WO2017094470A1 (ja) 多層プリント配線基板及びその製造方法
JP2014216406A (ja) 多層積層配線板のコア基板の製造方法、多層積層配線板のコア基板および多層積層配線板
JP6274491B2 (ja) 多層配線基板の製造方法
JP2006294956A (ja) 多層プリント配線板とその製造方法
JP2009239105A (ja) 多層回路基板の製造方法
JP4153328B2 (ja) 多層プリント配線板の製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
JP2015142061A (ja) 微細なバイアホールを有するプリント配線基板及びその製造方法
JP2007288102A (ja) プリント配線板及び多層プリント配線板並びにそれらの製造方法
JP2009032957A (ja) プリント基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right