KR20100052835A - 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법 - Google Patents

구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20100052835A
KR20100052835A KR1020080111697A KR20080111697A KR20100052835A KR 20100052835 A KR20100052835 A KR 20100052835A KR 1020080111697 A KR1020080111697 A KR 1020080111697A KR 20080111697 A KR20080111697 A KR 20080111697A KR 20100052835 A KR20100052835 A KR 20100052835A
Authority
KR
South Korea
Prior art keywords
copper foil
core
laminate
copper
printed circuit
Prior art date
Application number
KR1020080111697A
Other languages
English (en)
Other versions
KR101058695B1 (ko
Inventor
강혜현
이양제
임경환
신용상
고태호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080111697A priority Critical patent/KR101058695B1/ko
Publication of KR20100052835A publication Critical patent/KR20100052835A/ko
Application granted granted Critical
Publication of KR101058695B1 publication Critical patent/KR101058695B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/34—Laser welding for purposes other than joining
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 구리 다이렉트 레이저(Copper Direct Laser) 방식에 의한 코어 비아의 형성시 바람직하지 아니한 과가공 및 오가공의 문제점을 해결할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것을 주요 목적으로 하며, 또한, 본 발명은 기존의 레이저 방식에 의한 인쇄회로기판의 제조시 기판의 박판으로 인한 추후공정에서의 흐름성 문제를 해결하고 그 생산성을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것을 또다른 주요 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명에 의한 인쇄회로기판의 제조방법은, 코어와, 상기 코어의 일면에 부착된 제1 동박, 및 상기 코어의 타면에 부착되며 제1 동박보다 두꺼운 두께로 구성된 제2 동박을 포함하는 동박 코팅 적층판을 2개 준비하는 단계; 상기 준비된 2개의 동박 코팅 적층판 각각의 제2 동박을 접착막에 의하여 서로 대칭적으로 부착하는 단계; 상기 서로 대칭적으로 부착된 동박 코팅 적층판의 표면에 대하여 유기물 처리하는 단계; 상기 유기물 처리된 적층판에 대하여 레이저 가공하는 단계; 상기 레이저 가공된 적층판에 대하여 도금 충진하는 단계; 상기 도금 충진된 적층판에 대하여 고온 건조하여 상기 접착막의 접착력을 제거하여 상기 적층판의 상하 대칭 구조를 별개의 두 개의 적층판으로 서로 분리하는 단계; 및 상기 분리된 적층판 각각에 대하여 회로 형성하는 단계를 포함한다.

Description

구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한 인쇄회로기판의 제조방법{COPPER CLAD LAMINATING SUBSTRATE USED FOR MANUFACTURING A PCB BY COPPER DIRECT LASER METHOD, AND MANUFACTURING METHOD OF A PCB THEREWITH}
본 발명은 구리 다이렉트 레이저 가공방식에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판(CCL) 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.
최근, 휴대용 단말기 및 노트북의 보급에 수반하여 고속 동작이 요구되는 전자기기가 널리 사용되고 있으며, 이에 따라 고속 동작이 가능한 인쇄회로기판이 요구되고 있다. 이와 같은 고속동작을 위해서는 인쇄회로기판에 있어서 배선 및 전자부품의 고밀도화가 필요하다.
이와 같은 고밀도화를 달성하기 위한 수단으로서, 현재 마스크를 사용하는 컨포멀 레이저(conformal laser) 가공 방식과 구리 다이렉트 레이저(Copper direct laser) 가공 방식에 의하여 코어 비아(core via)를 형성하고 있다.
먼저, 도 1a는 컨포멀 레이저 가공 방식에 의한 코어 비아 형성 방법을 도시하고 있다.
구체적으로 도 1a에 도시된 바와 같이, 동박 코팅 적층판(Copper Clad Laminate, CCL) 원판에 대하여 기준홀을 형성한 후 노광, 에칭 및 CO2 레이저 가공을 한 후 디스미어 등과 같은 전처리 공정과 함께 도금 처리 공정을 순차적으로 수행하게 된다.
그러나, 이러한 방식은 노광 및 에칭의 작업으로 인하여 공정 원가가 상승하며 리드 타임이 증가되는 문제점을 포함하고 있다. 또한, 0.1T 이하의 박판의 경우 기판의 흐름성 문제로 인한 기판의 말림 불량이 발생하는 문제점이 발생되고 있다.
한편, 도 1b는 구리 다이렉트 레이저 가공 방식에 의한 코어 비아 형성 방법을 도시하고 있다.
구체적으로 도 1b에 도시된 바와 같이, 먼저 약 18 ㎛ 두께의 동박이 양면에 적층된 동박 코팅 적층판(CCL) 원판에 대하여 약 9 ㎛ 두께의 동박이 되도록 해프 에칭(H/E, Half Etching) 가공을 수행한 후, 기준홀을 형성한다. 여기서, 해프 에칭 가공은 선택적인 공정으로서 동박 두께에 따라서는 생략될 수도 있다. 이러한 기준홀이 형성된 원판에 대해 흑화(black oxide) 처리를 수행한 후 CO2 레이저 가공을 한다. 그 후 흑화 처리를 제거하기 위하여 빠른 해프 에칭을 수행한 후 디스미어 등과 같은 전처리 과정을 거쳐 도금 처리 공정을 순차적으로 수행하게 된다.
그러나, 이러한 다이렉트 레이저 방식에 있어서는 그 작업 조건을 설정하는 것이 매우 곤란하다.
즉, 동박 코팅 적층판의 코어 양면에 적층된 동박의 두께가 얇을 경우, 도 2a에 도시된 바와 같이 조사되는 레이저의 열에 의하여 바닥부에 형성된 동박이 오버(over) 가공되는 문제점이 발생한다.
또한, 동박 코팅 적층판의 코어 양면에 적층된 동박의 두께가 두꺼울 경우, 도 2b에 도시된 바와 같이 홀 오픈 사이즈가 작아지고 원형도(roundness)의 미확보로 인한 홀 찌그러짐이 발생되는 문제점이 발생한다.
한편, 도 1a 및 도 1b에 도시된 레이저 가공 방식을 0.1T 이하의 박판 제품에 적용할 경우, 도금 충진이 불가능하여 도 3에 도시된 바와 같이 후판 더미를 추가적으로 구성하는 더미 작업이 불가피하게 된다.
이러한 후판 더미에 대한 탈부착으로 인하여 작업 공수는 더욱 증가하게 되어 결과적으로 리드 타임이 증가하게 되는 문제점이 발생되고 있다. 일반적으로 후판 더미 1매의 탈부착시 약 20분의 시간이 소요되고 있다.
결국, 현재 원가 절감을 위해서는 컨포멀 레이저 방식으로부터 구리 다이렉트 레이저 방식으로의 전환이 필수적이라 할 것이며, 이를 위해서는 구리 다이렉트 레이저 방식의 작업 방법 설정과 박판에 대한 요구가 증가됨으로 인해 박판 도금 충진 공정에 대한 해법이 요구되는 실정이다.
따라서, 본 발명은 구리 다이렉트 레이저 방식에 의한 코어 비아의 형성시 바람직하지 아니한 과가공 및 오가공의 문제점을 해결할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것을 주요 목적으로 한다.
또한, 본 발명은 기존의 레이저 방식에 의한 인쇄회로기판의 제조시 기판의 박판으로 인한 추후공정에서의 흐름성 문제를 해결하고 그 생산성을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것을 또다른 주요 목적으로 한다.
한편, 본 발명은 이상과 같은 주요 목적을 염두에 두고 창안된 것이지만 반드시 이에 한정되는 것은 아니며, 후술하는 본 발명의 구성으로부터 창출되거나 예측 가능한 새로운 목적 및 효과를 배제하는 것은 아님에 주의하여야 한다.
상기 목적을 달성하기 위한 본 발명에 있어서의, 다이렉트 레이저 가공방식에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판(CCL)은, 상기 동박 코팅 적층판의 중심부에 해당하는 코어; 상기 코어의 일면에 부착된 제1 동박; 및 상기 코어의 타면에 부착되며 제1 동박보다 두꺼운 두께로 구성된 제2 동박을 포함한다.
여기서, 레이저 가공에 의하여 상기 코어에 비아홀을 형성할 경우, 상기 제1 동박이 레이저 조사면을 향하도록 배치되는 것이 바람직하다.
또한, 상기 제1 동박은 5 내지 12 ㎛ 의 두께를 갖고, 상기 제2 동박은 18 내지 35 ㎛의 두께를 갖는 것이 더욱 바람직하다.
그리고, 상기 목적을 달성하기 위한 본 발명에 있어서의, 다이렉트 레이저 가공방식에 의하여 제조되는 인쇄회로기판에 사용되는 또다른 동박 코팅 적층판(CCL)은, 미리 설정된 온도 이상에서 접착력이 상실되도록 구성된 접착막; 상기 접착막의 양면에 각각 부착된 한쌍의 제1 동박층; 상기 한쌍의 제1 동박층 각각에 적층된 한쌍의 코어층; 및 상기 한쌍의 코어층 각각에 적층되며, 상기 한쌍의 제1 동박층 두께보다 얇게 형성된 한쌍의 제2 동박층을 포함하고, 상기 접착막을 중심으로 상하 대칭구조로 이루어진다.
여기서, 상기 접착막을 중심으로 상하 대칭 구조로 이루어진 동박 코팅 적층판에 대하여 도금 충진 공정이 수행된 후, 가열 공정에 의하여 상기 접착막에 의한 접착력이 제거되어 상기 상하 대칭 구조가 별개의 두 개의 적층판으로 서로 분리되는 것이 바람직하다.
또한, 상기 한쌍의 제1 동박층 각각은 5 내지 12 ㎛의 두께를 갖고, 상기 한쌍의 제2 동박층 각각은 18 내지 35 ㎛의 두께를 갖는 것이 더욱 바람직하다.
한편, 상술한 목적을 달성하기 위한 본 발명에 의한 인쇄회로기판의 제조방법은, 중심부에 해당하는 코어와, 상기 코어의 일면에 부착된 제1 동박, 및 상기 코어의 타면에 부착되며 제1 동박보다 두꺼운 두께로 구성된 제2 동박으로 구성되는 동박 코팅 적층판을 준비하는 단계; 상기 준비된 동박 코팅 적층판의 표면에 대 하여 유기물 처리하는 단계; 상기 유기물 처리된 적층판에 대하여 레이저 가공하는 단계; 상기 레이저 가공된 적층판에 대하여 도금 충진하는 단계; 및 상기 도금 충진된 적층판에 대하여 회로 형성하는 단계를 포함한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 의한 또다른 인쇄회로기판의 제조방법은, 코어와, 상기 코어의 일면에 부착된 제1 동박, 및 상기 코어의 타면에 부착되며 제1 동박보다 두꺼운 두께로 구성된 제2 동박을 포함하는 동박 코팅 적층판을 2개 준비하는 단계; 상기 준비된 2개의 동박 코팅 적층판 각각의 제2 동박을 접착막에 의하여 서로 대칭적으로 부착하는 단계; 상기 서로 대칭적으로 부착된 동박 코팅 적층판의 표면에 대하여 유기물 처리하는 단계; 상기 유기물 처리된 적층판에 대하여 레이저 가공하는 단계; 상기 레이저 가공된 적층판에 대하여 도금 충진하는 단계; 상기 도금 충진된 적층판에 대하여 고온 건조하여 상기 접착막의 접착력을 제거하여 상기 적층판의 상하 대칭 구조를 별개의 두 개의 적층판으로 서로 분리하는 단계; 및 상기 분리된 적층판 각각에 대하여 회로 형성하는 단계를 포함한다.
여기서, 상기 회로 형성 단계는 분리된 적층판 각각에 대하여 마이크로 비아 홀(MVH)을 형성하는 것을 포함하고, 상기 분리된 적층판 중 하나에 대하여 감광성 레지스트를 도포하여 비아를 형성하여 일괄 적층하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함하는 것이 바람직하다.
또한, 상기 회로 형성 단계는 분리된 적층판 각각에 대하여 마이크로 비아 홀(MVH)을 형성하는 것을 포함하고, 상기 분리된 적층판 중 하나에 대하여 범프를 형성하고 범프가 형성된 적층판이 절연층을 관통하도록 한 후 일괄 적층되도록 하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 주의해야 할 점은, 본 명세서에 걸쳐서 사용되는 '실질적' 및 '대략' 등의 용어는, 본 발명에 개시된 구성과 완전히 동일한 구성의 경우뿐만 아니라 사전적 의미에서의 문언상 차이가 존재하더라도, 실질적으로 동일한 효과를 얻을 수 있을 정도로 변형 실시가 가능하다면 이는 본 발명의 기술적 범위에 포함됨을 의미하도록 사용되었다. 아울러, 본 발명에 해당하는 기술이지만, 현 당업계에서 널리 알려지고 사용되고 있는 기술 내용에 대한 설명은 생략하도록 한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.
이제 본 발명의 실시예에 따른 인쇄회로기판 및 그 제조방법에 대하여 관련 도면을 참고로 하여 상세하게 설명한다.
동박 코팅 적층판(CCL)의 실시예
먼저, 도 4은 다이렉트 레이저 가공방식에 의하여 제조되는 인쇄회로기판에 사용되는 본 실시예에 의한 동박 코팅 적층판(10)의 단면도를 나타낸다.
도 4에 도시된 바와 같이 본 발명의 실시예에 의한 동박 코팅 적층판(10)은, 그 중심부에 해당하는 코어(11)와, 상기 코어(11)의 일면(상면)에 부착된 제1 동박(13), 및 상기 코어(11)의 타면(하면)에 부착된 제2 동박(12)으로 구성된다.
여기서, 코어의 하면에 부착되는 제2 동박(12)은 그 상면에 부착되는 제1 동박(13)보다 두꺼운 두께로 구성되는데, 이는 레이저 가공에 의하여 코어(11)에 비아홀을 형성할 경우, 제1 동박(13)이 레이저 조사면을 향하도록 배치되도록 하기 위함이다.
즉, 이와 같이 레이저가 조사된 방향을 향하도록 배치된 동박의 두께를 코어의 반대면에 형성된 동막의 두께보다 더 두껍게 되도록 함에 의하여, 비아홀 형성을 위한 레이저 가공시에도, 홀 오픈 사이즈가 작아지거나 원형성이 미확보로 인한 홀이 찌그러지는 현상을 방지함과 동시에 바닥부에 해당하는 제2 동막(12)이 레이저의 열에 의하여 과가공되는 것을 방지할 수 있게 된다.
한편, 제1 동박(13)은 5 내지 12 ㎛ 의 두께, 더욱 바람직하게는 8 ㎛ 의 두께를 갖고, 제2 동박(12)은 18 내지 35 ㎛의 두께, 더욱 바람직하게는 18 ㎛ 의 두께를 갖는다.
도 5는 다이렉트 레이저 가공방식에 의하여 제조되는 인쇄회로기판에 사용되는 또다른 동박 코팅 적층판의 단면도를 나타낸다.
도 5에 도시된 바와 같이, 본 발명의 실시예에 의한 동박 코팅 적층판은, 미리 설정된 온도 이상에서 접착력이 상실되도록 구성된 접착막(20)과, 상기 접착막(20)의 양면에 각각 부착된 한쌍의 제1 동박층(12, 12')과, 상기 한쌍의 제1 동박층(12, 12') 각각에 적층된 한쌍의 코어층(11, 11'), 및 상기 한쌍의 코어층(11, 11') 각각에 적층되며, 상기 한쌍의 제1 동박층(12, 12') 두께보다 얇게 형성된 한쌍의 제2 동박층(13, 13')을 포함하고, 상기 접착막(20)을 중심으로 상하 대칭구조로 이루어진다.
즉, 도 5에 도시된 구조는 도 4에 도시된 동박 코팅 적층판 2개(10, 10')가 양면 접착막을 중심으로 서로 대칭적으로 부착된 구조임을 이해할 것이다.
여기서, 상하 대칭 구조의 동박 코팅 적층판 각각(10, 10')은, 접착막(20)을 중심으로 상하 대칭 구조로 이루어진 동박 코팅 적층판에 대하여 도금 충진 공정이 수행된 후, 가열 공정에 의하여 접착막(20)에 의한 접착력이 제거됨에 의하여 별개의 두 개의 적층판으로 서로 분리된다(후술하는 제조방법 참조).
그리고, 접착막(20)으로서 가령 양면 테이프가 사용될 수 있는데, 이러한 양면 테이프는 고온에서 점착성을 갖고 변형되지 않으며 떼어낸 후 표면에 잔류물을 남기지 않는 것이 바람직하며, 이와 같은 양면 테이프로는 실리콘 점착성분을 사용하는 폴리이미드계 테이프 등이 있다.
동박 코팅 적층판(CCL)을 이용한 인쇄회로기판의 제조방법에 관한 실시예
이하, 도 6 내지 도 9를 참조하여, 앞서 설명한 도 4에 의한 동박 코팅 적층판을 이용한 인쇄회로기판 제조방법(실시예 1) 및 도 5에 의한 동박 코팅 적층판을 이용한 인쇄회로기판 제조방법(실시예 2)에 대하여 상세히 설명하도록 한다.
[실시예 1]
도 6 내지 도 8을 참조하여, 앞서 설명한 동박 코팅 적층판(도 4 참조)을 이용한 인쇄회로기판 제조방법에 대하여 설명하도록 한다.
먼저, 도 6a에 도시된 바와 같이, 중심부에 해당하는 코어(11)와, 상기 코어(11)의 일면에 부착된 제1 동박(13), 및 상기 코어(11)의 타면에 부착되며 제1 동박(13)보다 두꺼운 두께로 구성된 제2 동박(12)으로 구성되는 동박 코팅 적층판(10)을 준비한다. 이에 대한 구조 등에 대하여는 이미 앞서 충분히 설명하였으므로, 생략하도록 한다.
다음, 도 6b에 도시된 바와 같이, 미리 준비된 동박 코팅 적층판(10)의 표면에 대하여 유기물 처리를 수행한다. 유기물 처리는 흑화(black oxide) 공정을 의미하는 것으로서, 이러한 흑화 공정은 동박 적층판의 양면에 적층된 동박의 표면을 산화시키는 것으로, 이에 의해 동박의 표면이 거칠어져 적층이 더욱 용이하게 된다.
그 다음, 도 6c에 도시된 바와 같이, 흑화 공정과 같은 유기물 처리된 적층판에 대하여 CO2 레이저 가공을 하여, 코어(11)에 비아홀을 형성하게 된다.
여기서, 레이저가 조사되는 방향을 향하도록 배치된 동박의 두께를 코어의 반대면에 형성된 동막의 두께보다 더 두껍게 되도록 하였으므로, 비아홀 형성을 위한 레이저 가공시에도, 제1 동막(13)에 있어서 홀 오픈 사이즈가 작아지거나 원형성이 미확보로 인한 홀이 찌그러지는 현상을 방지함과 동시에 제2 동막(12)에 있어서 레이저의 열에 의하여 과가공되는 것을 방지할 수 있게 된다.
다음으로, 도 6d에 도시된 바와 같이, 레이저 가공된 적층판에 대하여 도금을 충진하게 된다. 물론 이러한 도금 충진 단계 이전에 디스미어 등과 같은 전처리 공정이 수행될 수도 있다.
마지막으로 도 6e에 도시된 바와 같이, 도금 충진된 적층판에 대하여 회로 형성하는 단계를 수행함으로써 기본적인 인쇄회로기판은 완성되게 된다. 여기서, 이러한 회로 형성 단계는 적층판에 대하여 마이크로 비아 홀(MVH; 30)을 형성하는 것을 포함할 수 있다.
이후에, 추가적으로 적층판 상에 범프(40)를 형성하고 범프가 형성된 적층판이 도 7b에 도시된 바와 같이 절연층을 관통하도록 한 후 일괄 적층되도록 하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함할 수도 있으며(도 7a 내지 도 7c 참조), 대안적으로, 적층판 상에 감광성 레지스트(50)를 도포하여 비아를 형성하여 일괄 적층하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함할 수도 있다(도 8a 내지 도 8c 참조).
[실시예 2]
도 9 내지 도 11을 참조하여, 앞서 설명한 또다른 동박 코팅 적층판(도 5 참조)을 이용한 인쇄회로기판 제조방법에 대하여 설명하도록 한다.
먼저, 도 9a에 도시된 바와 같이, 중심부에 해당하는 코어(11)와, 상기 코어(11)의 일면에 부착된 제1 동박(13), 및 상기 코어(11)의 타면에 부착되며 제1 동박(13)보다 두꺼운 두께로 구성된 제2 동박(12)으로 구성되는 동박 코팅 적층판(10)을 준비하고, 이러한 동박 코팅 적층판(10)과 동일한 구조를 갖는 동박 코팅 적층판(10')을 하나 더 준비한다.
이렇게 준비된 2개의 동박 코팅 적층판(10, 10')을 접착막을 중심으로 서로 대칭되는 구조가 되도록 상기 접착막에 부착한다. 부착시, 동박 코팅 적층판(10, 10') 각각에 포함된 두께가 더 두꺼운 동막(12, 12') 부분이 상기 접착막의 양면에 직접 부착되도록 한다. 결국, 이러한 방식으로 서로 부착된다면, 도 9b에 도시된 바와 같이, 미리 설정된 온도 이상에서 접착력이 상실되도록 구성된 접착막(20)과, 상기 접착막(20)의 양면에 각각 부착된 한쌍의 제1 동박층(12, 12')과, 상기 한쌍의 제1 동박층(12, 12') 각각에 적층된 한쌍의 코어층(11, 11'), 및 상기 한쌍의 코어층(11, 11') 각각에 적층되며, 상기 한쌍의 제1 동박층(12, 12') 두께보다 얇게 형성된 한쌍의 제2 동박층(13, 13')을 포함하는 구조로 이루어질 것이다.
다음, 도 9c에 도시된 바와 같이, 미리 준비된 동박 코팅 적층판(10, 10')의 표면에 대하여 유기물 처리를 수행한다. 유기물 처리는 흑화(black oxide) 공정을 의미하는 것으로서, 이러한 흑화 공정은 동박 코팅 적층판의 양면에 적층된 동박의 표면을 산화시키는 것으로, 이에 의해 동박의 표면이 거칠어져 적층이 더욱 용이하 게 된다.
그 다음, 도 9d에 도시된 바와 같이, 흑화 공정과 같은 유기물 처리된 적층판에 대하여 CO2 레이저 가공을 하여, 코어(11, 11')에 비아홀을 형성하게 된다. 여기서, 레이저가 조사되는 방향을 향하도록 배치된 동박의 두께를 코어의 반대면에 형성된 동막의 두께보다 더 두껍게 되도록 하였으므로, 비아홀 형성을 위한 레이저 가공시에도, 제1 동막(13, 13')에 있어서 홀 오픈 사이즈가 작아지거나 원형성이 미확보로 인한 홀이 찌그러지는 현상을 방지함과 동시에 제2 동막(12, 12')에 있어서 레이저의 열에 의하여 과가공되는 것을 방지할 수 있게 된다.
다음으로, 도 9e에 도시된 바와 같이, 레이저 가공된 적층판에 대하여 도금을 충진하게 된다. 물론 이러한 도금 충진 단계 이전에 디스미어 등과 같은 전처리 공정이 수행될 수도 있다.
여기서, 종래기술에 의하여 레이저 가공 방식을 0.1T 이하의 박판 제품에 적용할 경우, 도금 충진이 불가능하여 후판 더미를 추가적으로 구성하는 더미 작업이 불가피하였음에 비하여, 본 실시예에서는 두 개의 동박 코팅 적층판이 일체로 결합된 채로 도금 충진 및 후속 공정을 거치게 되므로 별도의 더미 작업을 필요치 않게 되어 작업 공수와 리드 타임을 줄일 수 있는 장점을 갖는다.
그 다음, 도 9f에 도시된 바와 같이, 도금 충진된 적층판에 대하여 고온 건조하여 상기 접착막(20)의 접착력을 제거하여 상기 적층판의 상하 대칭 구조를 별개의 두 개의 적층판으로 서로 분리하게 된다. 상기 분리 공정은 통상적인 건조기 내부에서 이루어질 수 있으며, 약 150 도의 열을 가하게 되면 접착막의 접착력을 제거할 수 있다.
이와같은 방식에 의하여, 한 번에 두 개의 코어를 제작할 수 있어 도금의 생산성을 두 배로 향상시킬 수 있으며, 나아가 후술하겠지만 이런 방법으로 여러 장의 코어를 제작하여 일괄 적층하는 방식으로 전층 IVH를 구현할 수 있으며, 이를 통하여 리드 타임과 비용을 함께 줄일 수 있게 된다.
마지막으로 도 9g에 도시된 바와 같이, 도금 충진된 각각의 분리된 적층판에 대하여 회로 형성하는 단계를 수행함으로써 기본적인 인쇄회로기판은 완성되게 된다. 여기서, 이러한 회로 형성 단계는 각각의 적층판에 대하여 마이크로 비아 홀(MVH; 30)을 형성하는 것을 포함할 수 있다.
이후에, 추가적으로 서로 분리된 적층판 중 하나 상에 범프(40, 40')를 형성하고 범프가 형성된 적층판이 절연층을 관통(도 10b 참조)하도록 한 후 일괄 적층되도록 하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함할 수도 있으며(도 10a 내지 도 10c 참조), 대안적으로, 서로 분리된 적층판 중 하나 상에 감광성 레지스트(50, 50')를 도포하여 비아를 형성하여 일괄 적층하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함할 수도 있다(도 11a 내지 도 11c 참조).
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 종래기술에 의한 코어 비아 형성 방법을 나타내는 공정도.
도 2 및 도 3은 도 1에 의한 코어 비아 형성 방법의 문제점을 설명하는 도면.
도 4는 본 발명의 실시예 1에 의한 동박 코팅 적층판을 나타내는 단면도.
도 5는 본 발명의 실시예 2에 의한 동박 코팅 적층판을 나타내는 단면도.
도 6은 본 발명의 실시예 1에 의한 동박 코팅 적층판을 이용한 인쇄회로기판의 제조방법을 나타내는 공정도.
도 7 및 도 8은 각각 도 6에 의한 코어를 층구성하여 전층 IVH를 구현하는 방법을 나타내는 공정도.
도 9는 본 발명의 실시예 2에 의한 동박 코팅 적층판을 이용한 인쇄회로기판의 제조방법을 나타내는 공정도.
도 10 및 도 11은 각각 도 9에 의한 코어를 층구성하여 전층 IVH를 구현하는 방법을 나타내는 공정도.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 10': 동박 코팅 적층판 11, 11': 코어
12, 12': 제2 동박 13, 13': 제1 동박
20: 접착막

Claims (10)

  1. 다이렉트 레이저 가공방식에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판(CCL)에 있어서,
    상기 동박 코팅 적층판의 중심부에 해당하는 코어;
    상기 코어의 일면에 부착된 제1 동박; 및
    상기 코어의 타면에 부착되며 제1 동박보다 두꺼운 두께로 구성된 제2 동박
    을 포함하는 동박 코팅 적층판.
  2. 제1항에 있어서,
    레이저 가공에 의하여 상기 코어에 비아홀을 형성할 경우, 상기 제1 동박이 레이저 조사면을 향하도록 배치되는 것을 특징으로 하는 동박 코팅 적층판.
  3. 제1항에 있어서,
    상기 제1 동박은 5 내지 12 ㎛ 의 두께를 갖고, 상기 제2 동박은 18 내지 35 ㎛의 두께를 갖는 것을 특징으로 하는 동박 코팅 적층판.
  4. 다이렉트 레이저 가공방식에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판(CCL)에 있어서,
    미리 설정된 온도 이상에서 접착력이 상실되도록 구성된 접착막;
    상기 접착막의 양면에 각각 부착된 한쌍의 제1 동박층;
    상기 한쌍의 제1 동박층 각각에 적층된 한쌍의 코어층; 및
    상기 한쌍의 코어층 각각에 적층되며, 상기 한쌍의 제1 동박층 두께보다 얇게 형성된 한쌍의 제2 동박층
    을 포함하고, 상기 접착막을 중심으로 상하 대칭구조로 이루어지는 동박 코팅 적층판.
  5. 제5항에 있어서,
    상기 접착막을 중심으로 상하 대칭 구조로 이루어진 동박 코팅 적층판에 대하여 도금 충진 공정이 수행된 후, 가열 공정에 의하여 상기 접착막에 의한 접착력이 제거되어 상기 상하 대칭 구조가 별개의 두 개의 적층판으로 서로 분리되는 것을 특징으로 하는 동박 코팅 적층판.
  6. 제5항에 있어서,
    상기 한쌍의 제1 동박층 각각은 5 내지 12 ㎛의 두께를 갖고, 상기 한쌍의 제2 동박층 각각은 18 내지 35 ㎛의 두께를 갖는 것을 특징으로 하는 동박 코팅 적층판.
  7. 인쇄회로기판의 제조방법에 있어서,
    코어와, 상기 코어의 일면에 부착된 제1 동박, 및 상기 코어의 타면에 부착되며 제1 동박보다 두꺼운 두께로 구성된 제2 동박을 포함하는 동박 코팅 적층판을 준비하는 단계;
    상기 준비된 동박 코팅 적층판의 표면에 대하여 유기물 처리하는 단계;
    상기 유기물 처리된 적층판에 대하여 레이저 가공하는 단계;
    상기 레이저 가공된 적층판에 대하여 도금 충진하는 단계; 및
    상기 도금 충진된 적층판에 대하여 회로 형성하는 단계
    를 포함하는 인쇄회로기판 제조방법.
  8. 인쇄회로기판의 제조방법에 있어서,
    코어와, 상기 코어의 일면에 부착된 제1 동박, 및 상기 코어의 타면에 부착되며 제1 동박보다 두꺼운 두께로 구성된 제2 동박을 포함하는 동박 코팅 적층판을 2개 준비하는 단계;
    상기 준비된 2개의 동박 코팅 적층판 각각의 제2 동박을 접착막에 의하여 서 로 대칭적으로 부착하는 단계;
    상기 서로 대칭적으로 부착된 동박 코팅 적층판의 표면에 대하여 유기물 처리하는 단계;
    상기 유기물 처리된 적층판에 대하여 레이저 가공하는 단계;
    상기 레이저 가공된 적층판에 대하여 도금 충진하는 단계;
    상기 도금 충진된 적층판에 대하여 고온 건조하여 상기 접착막의 접착력을 제거하여 상기 적층판의 상하 대칭 구조를 별개의 두 개의 적층판으로 서로 분리하는 단계; 및
    상기 분리된 적층판 각각에 대하여 회로 형성하는 단계
    를 포함하는 인쇄회로기판 제조방법.
  9. 제8항에 있어서,
    상기 회로 형성 단계는 분리된 적층판 각각에 대하여 마이크로 비아 홀(MVH)을 형성하는 것을 포함하고, 상기 분리된 적층판 중 하나에 대하여 감광성 레지스트를 도포하여 비아를 형성하여 일괄 적층하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  10. 제8항에 있어서,
    상기 회로 형성 단계는 분리된 적층판 각각에 대하여 마이크로 비아 홀(MVH)을 형성하는 것을 포함하고, 상기 분리된 적층판 중 하나에 대하여 범프를 형성하고 범프가 형성된 적층판이 절연층을 관통하도록 한 후 일괄 적층되도록 하여 전층 내부 비아 홀(IVH)를 구현하는 단계를 더 포함하는 인쇄회로기판 제조방법.
KR1020080111697A 2008-11-11 2008-11-11 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법 KR101058695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080111697A KR101058695B1 (ko) 2008-11-11 2008-11-11 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111697A KR101058695B1 (ko) 2008-11-11 2008-11-11 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100052835A true KR20100052835A (ko) 2010-05-20
KR101058695B1 KR101058695B1 (ko) 2011-08-22

Family

ID=42278031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111697A KR101058695B1 (ko) 2008-11-11 2008-11-11 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101058695B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101218356B1 (ko) * 2010-11-11 2013-01-03 삼성테크윈 주식회사 다단 동박 적층판, 이의 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
US8415200B2 (en) 2010-10-11 2013-04-09 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing semiconductor package
KR20160133164A (ko) 2015-05-12 2016-11-22 삼성전기주식회사 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법
KR20190023561A (ko) * 2017-08-29 2019-03-08 주식회사 코리아써키트 포스트를 구비한 회로기판 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987043B1 (ko) * 2012-07-11 2019-06-10 삼성전기주식회사 인쇄회로기판
KR102093155B1 (ko) * 2019-05-31 2020-03-25 삼성전기주식회사 인쇄회로기판
KR102268392B1 (ko) * 2019-05-31 2021-06-23 삼성전기주식회사 인쇄회로기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266068A (ja) 1998-01-14 1999-09-28 Canon Inc 配線基板及び配線基板の製造方法
JP4489899B2 (ja) 2000-03-08 2010-06-23 イビデン株式会社 多層プリント配線板用両面回路基板の製造方法
KR100843368B1 (ko) 2007-03-02 2008-07-03 삼성전기주식회사 다층 인쇄회로기판의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415200B2 (en) 2010-10-11 2013-04-09 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing semiconductor package
KR101218356B1 (ko) * 2010-11-11 2013-01-03 삼성테크윈 주식회사 다단 동박 적층판, 이의 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR20160133164A (ko) 2015-05-12 2016-11-22 삼성전기주식회사 동박적층판 및 이를 이용한 인쇄회로기판의 제조방법
KR20190023561A (ko) * 2017-08-29 2019-03-08 주식회사 코리아써키트 포스트를 구비한 회로기판 제조방법

Also Published As

Publication number Publication date
KR101058695B1 (ko) 2011-08-22

Similar Documents

Publication Publication Date Title
KR100688826B1 (ko) 리지드-플렉시블 인쇄회로기판 제조방법
KR101058695B1 (ko) 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법
US9532466B2 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
KR100797698B1 (ko) 고밀도 인쇄회로기판 제조방법
US8356405B2 (en) Method of manufacturing printed circuit board
US8435376B2 (en) Carrier for manufacturing substrate and method of manufacturing substrate using the same
KR101022873B1 (ko) 인쇄회로기판의 제조방법
JP2008277737A (ja) 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法
US20110139858A1 (en) Carrier for manufacturing substrate and method of manufacturing substrate using the same
JP2004327510A (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
US8227173B2 (en) Method of manufacturing multi-layer circuit board
CN108834337B (zh) 一种pcb的制作方法和pcb
TW201424501A (zh) 封裝結構及其製作方法
JP5165723B2 (ja) 回路基板およびその製造方法
JP2013115136A (ja) 電子部品内蔵基板及びその製造方法
KR20150083424A (ko) 배선 기판의 제조 방법
TWI752834B (zh) 具導通孔之電路板線路結構的製作方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2011171353A (ja) プリント基板の製造方法及びこれを用いたプリント基板
KR100873666B1 (ko) 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법
KR101987043B1 (ko) 인쇄회로기판
KR102093155B1 (ko) 인쇄회로기판
JP2005108941A (ja) 多層配線板及びその製造方法
JP2002335062A (ja) プリント配線板の製造方法
KR20200015675A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9