JPS6341221B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電子部品の配線製造方法に関し、特に
半導体基板上の絶縁層に急峻な凹凸をつけ、その
上に回り込みの良い方法で金属膜を付着させ、そ
れを異方性エツチングによりエツチングをし、凸
部の側面に配線パターンを形成させて高密度な配
線パターンを持つ集積度の高い半導体集積回路の
製造方法に関する。

従来、電子部品特に半導体集積回路の絶縁膜上
に配線層を形成する際、第１図Ａに示すように、
半導体基板１１の上の絶縁膜１２上に金属膜１３
を蒸着又はスパツタ等により付着し、その上から
フオトレジストを被着し露光、現像してフオトレ
ジストのパターン１４を形成する。次に第１図Ｂ
に示すように、フオトレジストのパターン１４の
被着されていない部分の金属膜１３を前記フオト
レジストをマスクとして選択的にウエツト又はド
ライなエツチング法によりエツチングして配線パ
ターン１３′を形成していたが、半導体集積回路
の高集積化に伴ない、配線パターンも高密度化す
るので、第１図Ａに示す様にフオトレジストを露
光、現像してパターンを作成する際に、パターン
が微細化するので通常の紫外線による露光法では
パターンがうまく形成されなかつたり、レジスト
残り又はゴミ等による金属配線間のシヨート及び
オープンが起りやすくなるという結果として半導
体集積回路の歩留りが低下するという欠点があつ
た。

本発明の目的は、上述の欠点を除去した電子部
品の配線製造方法を提供することにある。

本発明によれば、基板上に配線形成部分に端部
を有する第１の絶縁膜を形成する工程と、露出す
る前記基板上および第１の絶縁膜上に第１の金属
膜を連続して形成する工程と、第１の絶縁膜上の
第１の金属膜表面の後に形成する第２の金属膜と
接続すべき部分に第２の絶縁膜を形成する工程
と、その後第１の金属膜を異方性エツチングし
て、第２の絶縁膜下および第１の絶縁膜側面の第
１の金属膜を残す工程と、その後第２の絶縁膜を
除去する工程と、第１の絶縁膜上および第１の絶
縁膜側面に残された第１の金属膜間に表面が第１
の絶縁膜上に残された第１の金属膜の表面を露出
するような平坦な表面を持つ第３の絶縁膜を形成
する工程と、この第３の絶縁膜上に第１の絶縁膜
上の第１の金属膜と接続する第２の金属膜を所望
のパターンで形成する工程とを有する電子部品の
配線製造方法を得る。

次に本発明を図面を参照して詳細に説明する。

本発明の一実施例を第２図Ａ乃至第２図Ｇに示
す。

本実施例では、半導体基板３１上に第１の絶縁
膜３２、その上に第２の絶縁膜３３、その上に第
１導体層３４、第１導体層３４の第２導体層への
接続部３４″、第３の絶縁物３６、第２導体層３
８、第２導体層３８の第１導体層３４への接続部
３８′、第４の絶縁物３７等が形成されている。

まず第２図Ａに示すように、半導体基板３１上
に第１の絶縁物３２を形成しその上に全面に絶縁
物を形成し、フオトリソグラフイーにより、部分
的にサイドエツチングのないエツチングを行ない
急峻な凹凸のパターンを有する第２の絶縁物３３
が形成される。次に第２図Ｂに示すように、導体
薄膜３４′を全面に付着し、さらにフオトリソグ
ラフイーにより、第２導体層３８（第２図Ｇ）へ
の接続部の上にのみフオトレジスト３５を残す。
次に第２図Ｃに示すように、イオンミリング等の
異方性エツチングを全面に行うことにより、第２
の絶縁物３３の側面及び第２導体層３８への接続
部としてフオトレジスト３５の残された部分の下
に第１導体層３４及び接続部分３４″を形成する。
次にフオトレジスト３５を除去した後、表面に絶
縁物をやや厚く付着し、その後表面を全体にエツ
チングし、表面を平らにした第３の絶縁物３６を
形成する。このさい、第２導体層３８への接続部
３４″を表面に出す。その次に絶縁物を全面に付
着し、フオトリソグラフイーにより、サンドエツ
チングのほとんどないエツチングを行ない急峻な
凹凸のパターンを有する第４の絶縁物３７を形成
する（第２図Ｄ）。このとき第２導体層との接続
部分３４″は表面に出るようにする。次に導体薄
膜を全面に付着し、さらにフオトリソグラフイー
により第２導体層との接続部分３４″の上にのみ
フオトレジストを残す。その後イオンミリング等
の異方性エツチングを全面に行うことにより第４
の絶縁物３７の側面及び第１導体層との接続部と
してフオトレジストの残された部分の下に第２導
体層３８及び接続部分３８′を形成する。（第２図
Ｅ）。ここで、第２図Ｅの断面が、第２図Ｄと90゜
異なつている。また、第２図Ｆは第２図Ｃのフオ
トレジスト３５を除去した後の斜視図であり、第
２導体層３８の接続部分３４″の形状をよりよく
理解しえる。第２図Ｇは第２図Ｅの斜視図であ
り、第２導体層３８の第１導体層３４への接続部
３８′の形状をよりよく理解できる。

以上を換言すれば、即ち、半導体基板上に形成
した１層もしくは多層の絶縁膜上にフオトレジス
トを塗布した後、前記フオトレジストを露光、現
像により部分的に除去してパターンを形成し、さ
らに部分的に露出した前記絶縁膜をドライエツチ
ング等の異方性エツチングの方法でエツチングを
行い、サイドエツチングをほとんど無いようにす
る第１の工程（第２図Ａに該当）と、前記第１の
工程によつて凹凸が形成された表面に、スパツタ
リング法等の回わり込みの良い方法で金属膜を付
着させる第２の工程（第２図Ｂに該当）と、フオ
トリソグラフイーにより、この上に形成されるべ
き第２導体層への接続部上にのみフオトレジスト
を残す第３の工程（同じく、第２図Ｂに該当）
と、その後全面にイオンミリング等の異方性エツ
チングを行い絶縁膜の凸部の側面の第１導体層の
配線パターン及び第２導体層への接続部を形成す
る第４の工程（第２図Ｃに該当）と、その後フオ
トレジストを除去し、絶縁膜を全体に形成し、フ
オトリソグラフイーにより急峻な凹凸のパターン
をエツチングで形成し、凹部の表面には第１導体
層への接続部がでるようにする第５の工程（第２
図Ｄに該当）と、その上からスパッタリング法等
の回わり込みの良い方法で金属膜からなる配線パ
ターンを形成する第６の工程と、第６の工程の後
フオトリソグラフイーにより第１導体層への接続
部上にのみフオトレジストを残す第７の工程と、
次に前記第４の工程と同様に、全面をイオンミリ
ング等の異方性エツチングを行ない、その後フオ
トレジストを除去し、絶縁膜の凸部の側面の第２
導体層の配線パターン及び第１導体層への接続部
を形成する第８の工程（第２図Ｅに該当）を含ん
でいる。

このようにして絶縁物の側面に配線パターンを
形成させて高密度な１層又は２層の配線パターン
を持つ集積度の高い特に半導体集積回路を得るこ
とが出来る。

以上、本発明の実施例においては２層配線の場
合について説明したが３層以上の多層配線を持つ
半導体集積回路にも適用できる。

本発明には以上説明したように特に半導体基板
上に絶縁膜に急峻な凹凸のパターンを形成し、そ
の上から回り込みの良い方法で金属薄膜を付着
し、その後全面にイオンミリング等の異方性エツ
チングにより絶縁膜の凸部の側面にのみ金属薄膜
を残し高密度な配線パターンを有する集積度の高
い特に半導体装置を得ることが出来るという効果
がある。尚、本発明の実施例では、半導体装置に
ついてのみ説明したが、これに限定されるもので
はなく、セラミツク基板などにも適用できる。

【図面の簡単な説明】

第１図Ａ、第１図Ｂは従来技術を用いた半導体
装置の製造方法を示した断面図、第２図Ａ乃至第
２図Ｅは本発明の半導体装置の製造方法の一実施
例を工程順に示した断面図、第２図Ｆ、第２図Ｇ
は前記一実施例の１部の工程を示した斜視図であ
る。 １１，３１……半導体基板、１２……絶縁膜、
１３……金属膜、３２……第１の絶縁物、３３…
…第２の絶縁物、３４……第１導体層、３４″…
…第１導体層のうち第２導体層との接続部分、１
４……フオトレジストのパターン、３５……フオ
トレジスト、３６……第３の絶縁物、３７……第
４の絶縁物、３８……第２導体層、３８′……第
２導体層のうち第１導体層との接続部分。

Claims (1)

【特許請求の範囲】
1. １ 基板上に配線形成部分に端部を有する第１の
   絶縁膜を形成する工程と、露出する前記基板上お
   よび前記第１の絶縁膜上に第１の金属膜を連続し
   て形成する工程と、前記第１の絶縁膜上の前記第
   １の金属膜表面の後に形成する第２の金属膜と接
   続すべき部分に第２の絶縁膜を形成する工程と、
   その後前記第１の金属膜を異方性エツチングし
   て、前記第２の絶縁膜下および前記第１の絶縁膜
   側面の前記第１の金属膜を残す工程と、その後第
   ２の絶縁膜を除去する工程と、前記第１の絶縁膜
   上および前記第１の絶縁膜側面に残された前記第
   １の金属膜間に表面が前記第１の絶縁膜上に残さ
   れた前記第１の金属膜の表面を露出するような平
   坦な表面を持つ第３の絶縁膜を形成する工程と、
   該第３の絶縁膜上に前記第１の絶縁膜上の前記第
   １の金属膜と接続する前記第２の金属膜を所望の
   パターンで形成する工程とを有することを特徴と
   する電子部品の配線製造方法。