JPH088302B2 - 多層配線における相互接続部およびその形成方法 - Google Patents

多層配線における相互接続部およびその形成方法

Info

Publication number
JPH088302B2
JPH088302B2 JP2514578A JP51457890A JPH088302B2 JP H088302 B2 JPH088302 B2 JP H088302B2 JP 2514578 A JP2514578 A JP 2514578A JP 51457890 A JP51457890 A JP 51457890A JP H088302 B2 JPH088302 B2 JP H088302B2
Authority
JP
Japan
Prior art keywords
organic material
material layer
opening
thickness
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2514578A
Other languages
English (en)
Other versions
JPH05502138A (ja
Inventor
チャング、ケネス
チョローユ、ジョージ
クマー、アナンダ、エイチ.
ステイメル、ヘインズ、オー.
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH05502138A publication Critical patent/JPH05502138A/ja
Publication of JPH088302B2 publication Critical patent/JPH088302B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143Masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/146Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は基板上に多層配線パターンを形成する方法に
関する。詳細にいえば、配線及び相互接続金属皮膜の両
方を有するポリイミド・オーバーレイヤを製造する自動
整合方法に関する。この態様で製造された各層はその構
造及び完全性の両方の点で独自のものである。
[背景技術] 半導体パッケージ技術は最新のデバイスに要求される
スピード及び寸法上の要件のため、共焼成金属皮膜を有
する単純な焼結無機誘電体以上のものに進んでいる。有
機誘電体の薄金属皮膜層を使用することは、新しい技術
上の要件を対象とした解決策として広く受け入れられる
ようになっている。理想的な場合には、標準的な焼結無
機材料の基礎基板は、パッケージの次のレベル、(たと
えば、ピン)、基本電源配線、及び複数の有機単一配線
層を支持する金属被覆頂面との嵌合するための相互接続
性をもたらす。焼結無機基板の頂面に関連する単一の金
属皮膜を備えた5枚程度の薄有機層を有する構造が提案
されている。しかしながら、半導体及びパッケージ処理
産業において標準的な処理技法を使用した多層金属皮膜
有機構造の製造は、達成するのが困難である。
金属皮膜はリフトオフ技法の制限から困難なものであ
る。リフトオフの場合、基板は重合放射線感受性層(レ
ジスト層)でコーティングされ、その後、金属皮膜を付
着させることが望まれる領域の下地基板を露出させるよ
うな態様でパターン化される。次いで、金属皮膜が露出
された基板領域及びレジスト・パターン上に付着され
る。「リフトオフ」はパターン化されたレジスト材料
を、望ましくない金属皮膜とともに溶解または除去し、
所望する金属パターンを残す場合に行われる。次いで、
残留した金属の周囲への所望の誘電体の付着、及びこれ
の平坦化が必要とされる。この製造技法の欠点として
は、特に所望の金属皮膜の線幅がきわめて細い場合に、
所望の金属皮膜が、レジスト及び所望しない金属皮膜と
ともに除去される可能性が高いことが挙げられる。さら
に、パターン化には、基板の下地領域への金属の付着、
及びこれによる下地領域との接続を達成するために、正
確な整合が必要である。
化学−機械的研磨という金属付着除去技法は、所望の
金属皮膜の不必要な除去の問題に適切に対処したもので
あり、同時に形成された金属パターンの周囲に所望の誘
電体を付着するステップを省略できるようにする可能性
を有するものであった。化学−機械的研磨において、重
合放射線感受性レジスト層が実際に、電子デバイスのた
めの適切な絶縁材として機能できる場合に、これを誘電
体として残すことができる。しかしながら、下地基板を
接触させるための適切な整合が困難なことに、化学−機
械的方法は対処していない。整合は処理が困難であるだ
けでなく、最終的な構造も制限する。整合の問題に対す
る共通した解決策は、下になる形状を確保するために、
以降の各層によって徐々に大きな形状を付着することに
よって過度に補償することである。結果として、この機
構の「成長」及び電気的な短絡の問題から、層の数が制
限されることになる。
多層有機構造の製造に関するその他の問題には、関連
した金属皮膜と重合体の以降に付着された層の両方の、
重合体への接着が含まれている。有機層の接着、機械的
完全性及び電気的完全性は、有機層に対して行われる処
理の量及びタイプの影響を受ける。したがって、金属皮
膜の処理を最小限とし、材料の特性で妥協をし、これに
よって構造の機械的及び電気的完全性に妥協をすること
のないようにすることが望ましい。
従来、本明細書で配線層ならびにバイア/相互接続層
と定義するようなあるレベルの有機パッケージを製造す
るのに必要なステップは、下記のステップを包含してい
る。
(a) 第1有機レジスト層の付着、 (b) 微細な形状を設けたマスクによる第1有機レジ
スト層のパターン化(パターン化の技法によっては、付
加的な除去ステップを含むこともある)、 (c) 第1パターン化レジスト層上、及びその周囲へ
の配線金属皮膜の付着、 (d) 所望の金属パターンを残した、レジスタ層及び
過剰な下地金属の除去、 (e) 所望の配線金属パターン上、及びその周囲への
第1絶縁材の付着、 (f) 配線金属上の過剰な第1絶縁材の除去、 (g) 第2有機レジスト層の付着、 (h) 他の微細な形状を設けたマスクによる第2有機
レジスト層のパターン化(この場合も、付加的な除去ス
テップが必要となることがある)、 (i) 第2パターン化レジスト層上、及びその周囲へ
のバイア金属皮膜の付着、 (j) 第2レジスト層及び下地バイア金属皮膜の除
去、 (k) バイア金属皮膜上、及びその周囲への第2絶縁
材の付着、ならびに (l) バイア金属皮膜の表面からの過剰な第2絶縁材
の除去。
上述し、またチョウ(Chow)他の特許明細書第470279
2号で教示されているような化学−機械的研磨の発明
は、プロセスのいくつかのステップを省き、プロセスは
次のように統合された。
(a) 第1パターン化可能絶縁層の付着、 (b) 微細形状マスクによる第1パターン化可能絶縁
層のパターン化(パターン化及び除去両方のステップを
含むこともある)、 (c) 第1絶縁層上、及びその周囲への配線金属皮膜
の付着、 (d) 第1絶縁層の表面に付着した過剰な金属皮膜の
化学−機械的研磨による除去、 (e) 第2パターン化可能絶縁層の付着、 (f) 微細形状マスクによる第2パターン化可能絶縁
層のパターン化(この場合も、パターン化及び除去のス
テップを含むこともある)、 (g) 第2パターン化絶縁層上、及びその周囲へのバ
イア金属皮膜の付着、ならびに (h) 化学−機械的研磨による、第2絶縁層の表面か
らの過剰なバイア金属皮膜の除去。
処理には依然、各パターン化ステップにおける細かな
マスク、及び2回の厳密な研磨ステップが必要である。
製造方法をさらに単純化し、結果として得られる構造の
容易性及び完全性の両方を確保する必要がある。
したがって、本発明の目的は、多層金属皮膜有機層を
製造する方法を提供し、良好な機械的及び電気的完全性
を有する、結果として得られる構造を提供することであ
る。
本発明の他の目的は、多層金属皮膜有機構造の製造の
ための処理要件を軽減することである。
本発明のさらに他の目的は、多層金属及び有機構造を
製造する「自動整合」方法を提供し、整合の問題を軽減
することである。
本発明のさらにまた他の方法は、整合の問題による形
状の「成長」を回避することである。
[発明の開示] これら及び他の目的は本発明において実現されるもの
であって、金属皮膜を2回施した有機材料のレベルを製
造するものである。配線及びバイア/相互接続金属皮膜
を、最初に付着した有機層のパターン開口に順次付着す
る。微細形状への接続のため、有機物上の配線金属皮膜
は後で付着される場合金属皮膜に対する自動整合マスク
として働き、配線金属皮膜とバイア金属皮膜を組み合わ
せた高さは、最初に付着された有機物の高さと同じであ
る。より大きな下地の金属皮膜との接続のために、ブラ
ンケット第2有機層を大きな配線形状上に付着し、パタ
ーン化して、後で付着されるバイア金属皮膜のためのバ
イア・ホールを設ける。第2有機層をこれらの大きな形
状の領域を除いて、すべて除去してから、バイア金属皮
膜を付着する。平坦な構造を得るための研磨ないし機械
加工を、バイア金属の付着後に行う。結果として、バイ
ア層が少なくとも配線層と同程度の微細な形状を備えて
いる。配線層とバイア層からなるレベルが得られる。し
たがって、整合の問題による形状の望ましくない「成長
が」回避される。有機層間の界面がほとんどなく、また
有機物が関連する金属皮膜と充分に接着するので、有機
層の「層剥離」ないし分離も排除される。
本発明を添付図面を参照して詳細に説明する。
第1図は、第1パターン化重合体層上、及びその周囲
への第1すなわち配線金属皮膜の付着を示す図である。
第2図は、第1重合体層及び第1金属皮膜付着上のブ
ランケット付着の図である。
第3図は、パターン化後の第2重合体層の図である。
第4図は、相互接続ないしバイア金属層の付着後の構
造の図である。
第5図は、本発明によって作成され、配線レベル及び
相互接続レベルの両方の金属皮膜を包含するレベルの最
終構造の図である。
[発明の詳細な説明] 本発明によれば、第1図のパターン化可能有機材料の
第1層13が基板12上に付着される。基板は上述の下地無
機材料であっても、前もって付着した金属皮膜有機層で
あってもよい。有機材料はデバイスで必要とされる電気
絶縁標準に合致しなければならない。さらに、有機材料
はパターン化が容易で、かつ以降の金属付着技法に耐え
ることができなければならない。イミド前駆体の感光性
ポリイミドは本発明の要件によく適合したものである。
ポリイミドをスプレーまたはスピニングによって塗布
し、半導体の分野で周知のような均一の層を達成するこ
とができる。硬化層の厚さは配線層の厚さT1と、あるレ
ベルの配線層と次のレベルの配線層の間に最低限必要な
絶縁材の厚さT2の合計よりも若干大きなものとなる。
(T1+T2)は第5図にもっともよく示されており、この
図において、T1は配線層18の厚さであり、T2は領域16に
おける下地配線層18上の第2の有機層19の厚さである。
連続した層における配線層の間の絶縁層の最低限必要な
厚さT2は、最終構造の電気的要件及び使用される材料の
特性を与えた場合に、当分野の技術者によって容易に決
定される。上述の感光性ポリイミドを使用する場合、所
与のレベルの加硫された総厚(T1+T2)は10−20ミクロ
ンの範囲となる。本発明の方法及び構造を広範囲の材料
で利用できる。したがって、本明細書を完全なものとす
るために参照する寸法に限定する必要はない。
説明上感光性ポリイミドとする有機材料の付着された
最初の層は次いで、形状マスクを通して露光する事によ
ってパターン化される。当分野で周知のように、ポリイ
ミドを照射し、次いで照射された部分または照射されて
いない部分のいずれかを溶解できる溶剤に露出すること
によって現像されるように、重合体を選択し、ポジ型ま
たはネガ型いずれかのレジストとすることができる。必
要なのは、配線を行い、かつ所々で、金属皮膜を下地の
基板に接触させることの両方を行うために金属皮膜を付
着するのが望まれる領域の基板表面から重合体を除去す
ることである。チバ・ガイギー412などの事前イミド化
感光性ポリイミドを使用した場合、ポリイミドを広帯域
紫外線露光によって照射し、照射されたレジストを、キ
シレン中のガンマブチルラクタンという現像材で1−5
分間現像することによって、パターン化が達成される。
ポリイミド以外の有機材料を本発明で考えることができ
るが、ただし、これらがデバイスに望まれる絶縁特性を
有していること、及び選択された材料が容易にパターン
化できることを条件とする。レーザ・アブレーションは
その高い指向性を考えた場合、本発明に適したパターン
化方法である。
さらに、誘電体マスクを通したレーザ・アブレーショ
ンは有機材料及び下地基板を化学現像剤または溶剤に長
時間露出させることを必要としないパターン化手段であ
る。当分野の技術者には、重合体層にパターン開口を得
るための他の方法が明かであろうが、この方法自体は本
発明に重要ではないのであるから、特許の範囲に影響を
及ぼすものではない。
第1重合体層13をパターン化し、エッチングして、下
地基板12の第1図の配線金属皮膜を希望する箇所の領域
14、15及び16を露出すると、配線金属皮膜18が付着され
る。配線パターンは最終製品に対する要件によって左右
されるが、おそらくは下地の金属皮膜に第1図において
17で示すように少なくとも1カ所で接触する。関連する
材料、すなわち下地基板ないしレベル、及び製造中のレ
ベルの第1有機層によって画定される制約を与えれば、
この場合も、任意適当な金属皮膜を付着することができ
る。有用な金属皮膜はCr−Cu−Crのサンドイッチであ
り、この場合、最初と最後に付着されるクロムが無機基
板、下地または以降に付着される有機層、及びその他の
金属皮膜に対して優れた接着をもたらす。銅は必然的に
優れた導電性をもたらす。金属の好ましい付着方法は蒸
着であり、高い指向性を与える。垂直形状及び平坦な水
平表面にスパイクがないことである。スパッタリングは
不適当な手段であるが、その他の周知の技法はこれらが
所望の垂直で、平坦な形状をもたらすのであれば、適当
なものである。配線層18は完成した構造の一部として領
域14、15及び16に残る。しかし、従来の方法と異なり、
パターン化されたポリイミドの表面に付着されている過
剰な金属18′は、製造のこの段階では除去されない。実
際には、ポリイミド上にある18′の金属は、以降の処理
のための自動整合マスクとして働く。
第2図の第2のブランケット有機層19がここで、配線
層及び金属皮膜の付着した第1のポリイミド・パターン
13上に付着される。第2の有機材料は第1の有機層のも
のと同じものであっても、異なるものであってもよい。
第2の有機層を塗布する上述のスプレーやスピニングな
どの付着技法を任意に選択し、第1有機層ならびにその
上の配線金属皮膜の厚さをカバーするのに充分な厚さの
比較的一様なブランケット層をもたらす。層19の厚さは
したがって、第1の有機層13の厚さ以上となる。
第2の有機層のパターン化が次の製造ステップとな
る。説明のため、設計要件は以下の通りとする。配線レ
ベルの線と同じ線幅を有するバイアが、領域14及び15に
必要である。また、領域16において幅の広い金属配線形
状(たとえば、パッド)に接触するために、領域14及び
15におけるものと同じ断面を有するバイアが必要であ
る。これらの設計の基本原則を使用した場合、従来は、
各形状を有する詳細なマスクが必要であり、また各部分
の整合はきびしいものであった。しかしながら、第1の
配線金属18′が第1の有機層に残されるのであるから、
第1の有機層全体を、下地金属と同じ断面を有するバイ
アを希望するこれらの領域14及び15から除去することが
できる。したがって、要約すると、配線層とバイア層の
断面が同一である場合、中間構造は第2のバイア金属皮
膜と自動整合する。したがって、第2の有機層をパター
ン化する際に、多くの領域に必要なものは、全体マスク
だけとなる。バイア層の形状が下地の配線層の形状より
も小さい断面を有している領域16においては、下地配線
層の面積、すなわち目標領域、が大きい限り、整合要件
が緩和され、余り問題にならない。第2の有機層19のバ
イア・ホール20は下にある配線形状と接触するバイア金
属皮膜を付着するために設けられている。実際には、本
発明を使用すると、マスクの機能がほぼ逆のものとさ
れ、かつマスクの要件が全体的に緩和される。バイア層
を露出するために使用されるマスクは本質的に、目標領
域が小さく、整合がきびしい領域14及び15において「ブ
ロックアウト」マスクとして働き、目標が大きく、製造
の要件がきびしくない領域16において「形状」マスクと
して働く。
パターン化された第2有機層のエッチングが次に行わ
れる。O2反応性イオン・エッチング(RIE)などの指向
性が高いエッチング法を使用して、希望しない第2の有
機材料を除去するのが好ましい。指向性エッチングはバ
イアの外形20の精度だけでなく、第1の有機層へのエッ
チングを回避するためにも好ましい。上述のように、第
1及び第2の有機層は同じ材料である必要はない。異な
る材料を選択した場合、第2の材料に対するエッチング
の制約は緩和され、希望するバイアの外形を得ることが
できる。この場合も、指向性の高いレーザ・アブレーシ
ョン技法がここで有用であることに留意するのが適当で
ある。
第2の有機材料が希望する領域以外のすべての領域か
ら除去されたら、バイア金属皮膜を付着することができ
る。研磨がこのステップの後で行われるので、バイア金
属皮膜に対する付着の要件は緩和される。しかしなが
ら、付着層の均一性から、ならびに蒸着が他の関連する
材料に有害ではないことから、蒸着は依然好ましい方法
である。Cr−Cu−Crはバイア・レベルならびに配線レベ
ルに適切で、好ましい金属皮膜である。バイア金属の付
着をエッチング・ステップに先行させ、Crを表面から除
去し、金属の界面における抵抗を最小限とするのが有利
なことがある。バイア金属皮膜21は平坦化後の次のレベ
ルへの接続を行うのに充分な厚さ、すなわち本質的に、
連続したレベルの配線層間の最小絶縁厚さと同じ厚さT2
まで付着される。
最後のステップは、構造の表面を平坦化することであ
る。機械加工または化学−機械的研磨、あるいはその両
方を用いて、領域14及び15のバイア層金属皮膜の頂面ま
での過剰なバイア金属皮膜、第2の有機層、及び過剰な
配線層金属皮膜を除去することができる。平坦化を機械
加工によって達成する場合、機械加工をきわめて高い精
度の態様で行わなければならない。領域14及び15のバイ
ア層金属皮膜の表面は第1有機層の頂面と同じ深さでな
ければならない。第5図に示す、結果として得られる構
造は関連する誘電体とともに配線層及びバイア層を組み
込んだ1レベルからなっている。上記のプロセスを反復
して、連続したレベルを製造する。次のレベルに対する
有機材料の接着を促進するため、各レベルの頂面にある
有機物を処理することが望ましいことがある。しかしな
がら、特に好ましいCr及びポリイミドを利用した場合、
金属対有機物の接着が優れているので、所与のレベル内
の接着は、問題ではない。さらに、所与のレベル内に
は、有機物対有機物の界面の点はあまりない。したがっ
て、この構造には、従来技術の構造の剥離が困難である
という問題がない。微細な形状が見いだされる領域にお
いて単一の有機層を使用することは本発明独自のもので
あって、剥離の問題を排除することだけではなく、自動
整合の機能でも有利である。さらに、連続したレベルを
製造する場合、バイア/相互接続金属皮膜を徐々に大き
くして、下にある金属形状を確保する必要がない。した
がって、より多くのレベルを達成できるい。
本発明を好ましい実施例を参照して説明したが、当分
野の技術者には、方法及び細部の上記及びその他の変更
が本発明の精神及び範囲を逸脱することなく行えること
が理解されよう。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/46 E 6921−4E (72)発明者 クマー、アナンダ、エイチ. アメリカ合衆国ニューヨーク州ホープウエ ル・ジャンクション、グレン・リッジ・ロ ード2番地 (72)発明者 ステイメル、ヘインズ、オー. アメリカ合衆国ニューヨーク州フィシュキ ル、ラッジュ・ロード25番地 (56)参考文献 特開 昭59−119852(JP,A) 特開 昭64−77143(JP,A) 特開 昭61−252648(JP,A) 特開 昭51−134588(JP,A)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】第1の有機材料層を基板表面上に第1の厚
    さに形成する工程、 上記基板表面に達する実質的に垂直な内側壁で規定され
    た開口を上記第1の有機材料層の表面に形成して上記基
    板表面の一部を露出する工程、 上記開口を含む上記第1の有機材料層の露出表面全体に
    わたつて一様に、第1の金属被膜を、上記開口内側壁の
    上部が露出するような第2の厚さに、付着する工程、 上記第1の金属被膜の露出表面全体にわたつて一様に、
    第2の有機材料を、上記第1の厚さ以上の厚さに付着し
    て上記開口を完全に充填する連続的な第2の有機材料層
    を上記露出表面に形成する工程、 上記開口よりも小さい断面のバイア開口を上記開口位置
    の上記第2の有機材料層に形成する工程、 上記バイア開口を含む上記第2の有機材料層の表面全体
    にわたつて一様に第2の金属被膜を付着する工程、 上記第1の有機材料層の頂面が露出するレベルまで、第
    2の金属被膜、第2の有機材料層および第1の金属被膜
    の過剰部分を除去して表面を平坦化する工程、 とより成る多層配線における相互接続部の形成方法。
  2. 【請求項2】第1の有機材料層を基板表面上に第1の厚
    さに形成する工程、 上記基板表面に達する実質的に垂直な内側壁で規定され
    た大開口およひび小開口を上記第1の有機材料層の表面
    に形成して上記基板表面の一部を露出する工程、 上記開口を含む上記第1の有機材料層の露出表面全体に
    わたつて一様に、第1の金属被膜を、上記開口内側壁の
    上部が露出するような第2の厚さに、付着する工程、 上記第1の金属被膜の露出表面全体にわたつて一様に、
    第2の有機材料を、上記第1の厚さ以上の厚さに付着し
    て上記両開口を完全に充填する連続的な第2の有機材料
    層を上記露出表面に形成する工程、 上記小開口よりも大きな断面のブロツクアウト・マスク
    開口を上記小開口位置に重畳して、かつ上記大開口より
    も小さい断面の形状マスク開口としてのバイア開口を上
    記大開口位置において上記第2の有機材料層に形成する
    工程、 上記第2の有機材料層の表面全体にわたつて一様に第2
    の金属被膜を付着して上記小開口位置においては該小開
    口と同一断面積の第2の金属被膜を形成する一方、上記
    大開口位置においては上記バイア開口と同一断面積の第
    2の金属被膜を形成する工程、 上記第1の有機材料層の頂面が露出するレベルまで、第
    2の金属被膜、第2の有機材料層および第1の金属被膜
    の過剰部分を除去して表面を平坦化する工程、 とより成る多層配線における相互接続部の形成方法
  3. 【請求項3】各レベルが垂直状開口を有する所定の厚さ
    の第1の有機材料層から成り、上記各開口は、その下部
    が第1の金属被膜で充填され、その上部が小断面積のバ
    イア開口を有する第2の有機材料層で充填されており、
    上記各バイア開口は、第2の金属被膜で充填されてお
    り、該第2の金属被膜は、その断面積が第1の金属被膜
    よりも小さく、かつその厚さが上記第2の有機材料層の
    厚さに等しく、上記第1および第2の金属被膜の厚さの
    総和が上記第1の有機材料層の厚さに等しい複数のレベ
    ルから構成されている多層配線における相互接続部。
JP2514578A 1990-04-26 1990-10-10 多層配線における相互接続部およびその形成方法 Expired - Lifetime JPH088302B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US514,982 1990-04-26
US07/514,982 US5130229A (en) 1990-04-26 1990-04-26 Multi layer thin film wiring process featuring self-alignment of vias
PCT/US1990/005802 WO1991016725A1 (en) 1990-04-26 1990-10-10 Multilayer thin film wiring process featuring self-alignment of vias

Publications (2)

Publication Number Publication Date
JPH05502138A JPH05502138A (ja) 1993-04-15
JPH088302B2 true JPH088302B2 (ja) 1996-01-29

Family

ID=24049507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2514578A Expired - Lifetime JPH088302B2 (ja) 1990-04-26 1990-10-10 多層配線における相互接続部およびその形成方法

Country Status (4)

Country Link
US (1) US5130229A (ja)
EP (1) EP0526450A1 (ja)
JP (1) JPH088302B2 (ja)
WO (1) WO1991016725A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
US5879866A (en) * 1994-12-19 1999-03-09 International Business Machines Corporation Image recording process with improved image tolerances using embedded AR coatings
US5611941A (en) * 1995-07-17 1997-03-18 Rainbow Display Serivices Method for forming a ferroelectric liquid crystal spatial light modulator utilizing a planarization process
DE19715501C1 (de) * 1997-04-14 1998-06-25 Fraunhofer Ges Forschung Verfahren zur Strukturierung von dünnen Metallschichten
US6027858A (en) * 1997-06-06 2000-02-22 International Business Machines Corporation Process for tenting PTH's with PID dry film
US5935766A (en) * 1997-08-07 1999-08-10 Advanced Micro Devices, Inc. Method of forming a conductive plug in an interlevel dielectric
KR100339183B1 (ko) 1998-07-13 2002-05-31 포만 제프리 엘 접착제 번짐이 감소된 다이 부착법
US6169024B1 (en) * 1998-09-30 2001-01-02 Intel Corporation Process to manufacture continuous metal interconnects
US7557433B2 (en) 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134588A (en) * 1975-05-01 1976-11-22 Ibm Method of forming interconnected metallized structure
JPS59119852A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
JPS61252648A (ja) * 1985-04-30 1986-11-10 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 導電体パタ−ンの形成方法
JPS6477143A (en) * 1987-09-18 1989-03-23 Toshiba Corp Formation of copper thin film wiring

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
JPS61108195A (ja) * 1984-11-01 1986-05-26 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 基板上に電気的に連続した層を形成する方法
US4786569A (en) * 1985-09-04 1988-11-22 Ciba-Geigy Corporation Adhesively bonded photostructurable polyimide film
US4702792A (en) * 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
EP0286854A1 (de) * 1987-04-13 1988-10-19 Oerlikon-Contraves AG Verfahren zum Herstellen einer mehrlagigen Dünnschichstschaltung
US4774127A (en) * 1987-06-15 1988-09-27 Tektronix, Inc. Fabrication of a multilayer conductive pattern on a dielectric substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134588A (en) * 1975-05-01 1976-11-22 Ibm Method of forming interconnected metallized structure
JPS59119852A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
JPS61252648A (ja) * 1985-04-30 1986-11-10 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 導電体パタ−ンの形成方法
JPS6477143A (en) * 1987-09-18 1989-03-23 Toshiba Corp Formation of copper thin film wiring

Also Published As

Publication number Publication date
WO1991016725A1 (en) 1991-10-31
EP0526450A1 (en) 1993-02-10
JPH05502138A (ja) 1993-04-15
US5130229A (en) 1992-07-14

Similar Documents

Publication Publication Date Title
US4367119A (en) Planar multi-level metal process with built-in etch stop
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
US5266446A (en) Method of making a multilayer thin film structure
US5436504A (en) Interconnect structures having tantalum/tantalum oxide layers
US4259367A (en) Fine line repair technique
US4770897A (en) Multilayer interconnection system for multichip high performance semiconductor packaging
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
US5112448A (en) Self-aligned process for fabrication of interconnect structures in semiconductor applications
EP0257277A2 (en) Method for simultaneously forming a interconnection level and via studs
EP0190490B1 (en) Thin-film electrical connections for integrated circuits
US4447824A (en) Planar multi-level metal process with built-in etch stop
JPS63104425A (ja) バイアの形成方法
US4536249A (en) Integrated circuit processing methods
EP0455032B1 (en) Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions
US5102506A (en) Zinc-based microfuse
JPH088302B2 (ja) 多層配線における相互接続部およびその形成方法
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
US5200300A (en) Methods for forming high density multi-chip carriers
EP0557278B1 (en) A method of making a multilayer thin film structure
US5219669A (en) Layer thin film wiring process featuring self-alignment of vias
KR100363642B1 (ko) 반도체 소자의 접촉부 형성 방법
JP3215542B2 (ja) 多層薄膜配線基板の製造方法
JPS6341221B2 (ja)
JPH11145280A (ja) 半導体装置の製造方法
JPH06188317A (ja) 半導体装置の製造方法