JPS61252648A - 導電体パタ−ンの形成方法 - Google Patents

導電体パタ−ンの形成方法

Info

Publication number
JPS61252648A
JPS61252648A JP61015985A JP1598586A JPS61252648A JP S61252648 A JPS61252648 A JP S61252648A JP 61015985 A JP61015985 A JP 61015985A JP 1598586 A JP1598586 A JP 1598586A JP S61252648 A JPS61252648 A JP S61252648A
Authority
JP
Japan
Prior art keywords
layer
polyimide
polyimide layer
photoresist
high temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61015985A
Other languages
English (en)
Inventor
ドナ・ジーン・クロツジヨ
ローズマリー・アン・プレヴイテイ−ケリー
エリツク・グレゴリー・ウオルトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS61252648A publication Critical patent/JPS61252648A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は高温状態下で基板上に金属層を形成するための
方法に関する。
Ｂ、開示の概要 基板に形成した第１のポリイミド層の上に、高いイミド
化温度を有する第２のポリイミド層を設け、フォトレジ
スト・マスクを介してこれらのポリイミド層に開孔を異
方性エッチする。金属層を付着し、第２のポリイミド層
をリフト・オフし、第１のポリイミド層をパッシベーシ
ョン層として残す。
Ｃ０従来の技術 基板上に、パターン付けした導電層を形成する方法とし
て種々のものが知られている。最も一般的な２つの方法
は、サブトラクティブ・エツチング技術およびリフト・
オフ技術である。サブトラクチイブ・エツチング技術で
は、基板上に一面の導体層を付着し、フォトマスクを用
いて不要部を除去する。リフト・オフ技術では、基板上
に層（典型的にはポリイミドのような絶縁層）を付着し
、フォトマスクを用いてパターン付けする。パターン付
けした絶縁層の上に導電層を付着し、不要導電層部分も
ろとも絶縁層を除去する、すなわちリフト・オフする。
これら２つの方法のうちでは、リフト・オフ技術の方が
望ましい、というのは、リフト・オフの際に絶縁層を除
去するのに用いられる溶剤の方が、サブトラクティブ・
エツチングで用いられるエツチング・プロセス（例えば
プラズマ・エツチングまたは反応性イオン・エツチング
）よりも下側の基板に与える損傷が少ないからである。
また、リフト・オフ・プロセスの方が、形成される導体
輪郭形状の点でも好ましい。
このようなリフト・オフ・プロセスの例は米国特許第４
４５１９７１号に開示されている。この米国特許では、
半導体基板の上に、事前イミド化した（ｐｒｅ−ｉｍｉ
ｄｉｚａｄ）ポリイミド層（すなわち、芳香族シフロア
リファティック・ジアミンとジアンハイドライドとの共
重合体）の層を被覆し、このポリイミド層の上に二酸化
シリコン・バリア層を形成している。バリア層はフォト
リソグラフィック・プロセスの期間にポリイミド層を保
護する。
これらの層をフォトレジスト・マスクを介してパターン
付けした後、この構造体に金属層を付着する０次にポリ
イミド層をはがし、不要金属層部分を除去する。開示さ
れている特定のポリイミド共重合体を用いた場合は２５
０℃〜３００℃の温度で金属を付着でき、付着金属の物
理的欠陥を減らすことができる。ポリイミド共重合体の
付着およびリフト・オフの際には塩化メチレンのような
有害な有機溶剤を用いる必要がある。
アイ・イー・イー・イー・トランザクションズ・オン・
エレクトロン・デバイシズ（ＩＥＥＥＴｒａｎｓａｃｔ
ｉｏｎｓ　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ）
　、第ＥＤ−２８巻、第５号、１９８１年５月、第５５
２頁〜第５５６頁、ホンマ（Ｈｏｍｍａ）他による“高
密度ＬＳＩ金属化のためのポリイミド・リフトオフ技術
（Ｐｏｌｙｉｍｉｄｅ　Ｌｉｆｔｏｆｆ　Ｔｅｃｈｎｏ
ｌｏｇｙ　ｆｏｒ　Ｈｉｇｈ−Ｄｅｎｓｉｔｙ　ＬＳＩ
　Ｍｅｔａｌｌｉｚａｔｉｏｎ）”と題する文献には、
日立製作所株式会社から”ＰＩＱ”の商品名で市販され
ている高イミド化温度のポリイミドの上にモリブデン・
バリア層を形成するようにしたリフト・オフ金属化プロ
セスが示されている。ＰＩＱはリフト・オフ層として働
く。
Ｄ０発明が解決しようとする問題点 上述のように、高温のリフト・オフ・プロセスを行なう
ためには特別のポリイミド層が必要であるが、これらの
ポリイミド層は、後のフォトレジスト・マスク処理の際
のエツチングからポリイミドを保護するための上側のバ
リア層との組合せで用いるのが普通である。バリア層の
使用は製造コストを高め、したがってこれらのバリア層
を除去する方が有利である。
したがって本発明の目的は改良された金属リフト・オフ
方法を提供することである。
他の目的は高温の金属付着と適合性を有するリフト・オ
フ技術を提供することである。
他の目的はリフト・オフ構造体としてポリイミドを用い
、且つポリイミド層をバリア層で保護せずに、普通の溶
剤で処理できる改良された金属リフト・オフ方法を提供
することである。
Ｅ１問題点を解決するための手段 本発明の目的は、下側のポリイミド層の上に高温ポリイ
ミド層を付着する金属付着技法によって達成される。こ
れらのポリイミド層は開孔を形成するようにフォトレジ
スト・マスクを介して異方性エッチされる。金属層を付
着した後に、高温ポリイミド層を下側ポリイミド層から
リフト・オフし、下側ポリイミド層はパッシベーション
層として残す、高温ポリイミド層とフォトレジスト・マ
スクとの間にバリア層は存在しない。高温ポリイミド層
は普通の溶剤で処理できる。
Ｆ、実施例 第１図を参照して、本発明の第１の実施例について説明
する。基板１０はスピン・コーティングしたポリイミド
層１４を有する。この例では、基板１０は一例として裸
のシリコン基板であるものとしているが、現在業界で製
造されている半導体構造体あるいは装置（例えば、ＦＥ
Ｔ、バイポーラ・トランジスタ、記憶キャパシタ、抵抗
など）の任意のものを基板１０上に形成したり、あるい
はこれらの構造体に対する電気接点として、これから述
べるパターン付けした導体層を設けることもできること
は勿論である。
ポリイミド層１４は３５０℃の温度まで安定な、知られ
ているポリアミック酸／イミドの任意のものでつくるこ
とができる１例えば、Ｄ　ｕ　Ｐ　ｏｎｔ社から商品名
”　Ｐ　Ｍ　Ｄ　Ａ　−ＯＤ　Ａ　”およびＤｕＰｏｎ
ｔ２５５５”で市販されているポリイミドを使用しうる
。ポリイミド層１４は付着される金属層とほぼ同じ厚さ
にされるべきである。第２レベル、第３レベルなどの金
属層の場合、ポリイミド層１４は略１．８〜２．０μｍ
の厚さにされるのがよい。
この実施例は処理された基板の上に任意のレベルの金属
を形成することに関する。もし第ルベルの金属層を形成
するのに本発明を使用する場合は、基板１０とポリイミ
ド層１４の間に付加的なパッシベーション層（例えば、
窒化シリコン、二酸化シリコンまたはスパッタ付着した
石英）を形成しうる。この付加的なパッシベーション層
は以下に述べるポリイミド層のエツチングとは別に、す
なわち別のマスクを用いてエッチする必要がある。更に
、もし本発明を、基板上に形成した構造体または他の金
属層に対する貫通導電スタッドを形成するのに使用する
場合は、ポリイミド層と同じマスクを用いて（エツチン
グの雰囲気あるいはプラズマだけを変えて）パターン付
けされる同様のパッシベーション層を使用しうる。いず
れにせよ、ポリイミド層１４と付加的パッシベーション
層との組合せの厚さは付着される金属層とほぼ等しくさ
れるのがよい、第ルベルの導電体層では組合せの厚さは
１．０〜１．２μｍ、第２レベル、第３レベルなどの導
電体層での組合せの厚さは１゜８〜２．０μｍにされる
のがよい、付加的パッシベーション層は下側導電層のア
ニール温度よりも低い温度で形成できるものであれば任
意の絶縁材で形成できる。これらの付加的パッシベーシ
ョン層は信頼性を改善する点で好ましいが、もし希望す
るならば１本発明のプロセスから除去することもできる
。
下側ポリイミド層１４の表面には、高温ポリイミド層１
６をスピン・コーティングする。ポリイミド層１６は略
２５０℃〜２８０℃以下の温度では十分にイミド化しな
い、知られている″高温”ポリイミドの任意のものでつ
くりうる。このようなポリイミドは高温の金属付着と適
合性を有する。
このようなポリイミドの一例はＤ　ｕ　Ｐ　ｏｎｔ社か
ら商品名“Ｐｙｒａｌｉｎ　ＰＩ−２５６６”で市販さ
れている。“Ｐ　ｙｒａｌｉｎ”はＤ　ｕ　Ｐ　ｏｎｔ
社の商標である。
もう１つのこのようなポリイミドは日立製作所から商品
名″Ｐ　Ｉ　Ｑ”で売られているものである。
これらの高温ポリイミドは事前イミド化されず。
そして業界で普通に用いられている溶剤を用いて処理で
きるという点で、前述の米国特許第４４５１９７１号に
開示されているポリイミド共重合体と区別できる。これ
らの２つの高温ポリイミドのどちらを用いた場合でも、
ポリイミド層１６は少なくとも、付着される金属層と同
程度の厚さを持つのがよい。
ポリイミド１６は続くエツチングを容易にするため、そ
の最終硬化温度よりも低い温度に加熱されるべきである
。具体的にいうと、硬化するためには少なくとも１２０
℃に加熱すべきであり、好ましくは、余分な溶剤を駆除
するために約２００℃に加熱すべきである０例えば、２
μｍのＰＩ−２５６６ポリイミド層を約２０分間２００
”Ｃに加熱する。２００℃の加熱で、ポリイミド層１４
は十分にイミド化すべきである。
次に高温ポリイミド層１６の表面にフォトレジスト層１
８を付着する。フォトレジスト層は、開孔をエッチする
ときに下側のポリイミド層が侵されない程度の厚さく例
えば３μｍ）にされるべきである、すなわち、フォトレ
ジスト層を十分に厚くすれば、エツチングによって除去
されないポリイミド層１６の部分を保護するためのバリ
ア層を用いる必要はない、フォトレジストは任意のノボ
ラック樹脂ベースのポジ型フォトレジストでよい。
好ましくは、フォトレジストは普通の処理で露光し現像
できる（すなわち、メタ珪酸ナトリウム（Ｎａ、５ｉＯ
ａ）のような水溶性塩基でエッチできる）ように選ばれ
る。
フォトレジスト１８を露光し現像した後、酸素プラズマ
中で高温ポリイミド層１６および下側ポリイミド層１４
を反応性イオン・エツチング（ＲＩＥ）により異方性エ
ッチする。このエッチ期間にフォトレジスト１８の大部
分または全部がなくなる。このようにして、はぼ垂直な
側壁を有する開孔がポリイミド層１４の中に形成される
。
次に第１図（Ｂ）に示すように、１．８〜２゜０μｍの
厚さの導電体層２０（第ルベルの導電体層では１．０〜
１．２μｍの厚さ）を基板上に付着し、ポリイミド層１
４の開孔を満たす、導電層２０は半導体プロセスにおい
てパターン付は相互接続層を形成するのに使用される任
意の導電材（例えば、アルミニウム、銅のような金属、
あるいはタングステン、チタン、モリブデンの珪化物な
ど）でよい。本発明の１つの特徴は、導電層２Ｏの付着
期間に基板１０を加熱でき、したがって、結果として得
られる相互接続層の物理的欠陥（ひび割れなど）を最小
にできることである。基板は略２００℃〜２８０℃の温
度に加熱できる。これらの付着温度に関する唯一の制限
はこれらの温度がポリイミド層１６の“全°”イミド化
温度を超えないことである。換言すれば、高温の金属付
着期間にポリイミド層１６は実質的でない範回あるいは
無視しつる程度の範囲（２〜５％）を超えてイミド化さ
れるべきではない。
最後に、第１図（Ｃ）に示すように、高温ポリイミド層
１６を下側ポリイミド層１４からリフト・オフする。こ
のリフト・オフは基板を約８０〜９０℃のＮメチル・ピ
ロリドン（ＮＭＰ）溶液に３０分以下の時間浸漬するこ
とにより行なわれる。
したがって導体層２０の不要部分が一緒に除去される。
残りのポリイミド層１４は導体層を安定化するパッシベ
ーション層として働く。ポリイミド層１６は完全にはイ
ミド化されないから、ポリイミド層１４に影響を与える
ことなくポリイミド層１６を除去できる。
第２図は本発明の第２の実施例を示している。
この実施例は基板上の最終金属化レベルと、チップ・パ
ッド（すなわちはんだ球あるいははんだパッド）または
チップ外の源から信号を受取るワイヤ結合部との間の電
気接点を与えるパターン付は接点層（すなわち″パット
金属化”）の形成に関する。この接点層はチップ・パッ
ドまたはワイヤ結合部の形成期間に金属化用の導電体と
チップ・パッドまたはワイヤ結合部との混合を防止する
バリア層としても働く。
先ず、処理した基板１０Ａにパッシベーション絶縁層３
０を付着する。パッシベーション絶縁層３０の上に最終
レベルの導電体層３２を形成し、そしてパターン付けし
、後で形成するはんだ球またはワイヤ結合部に対する電
気接点を与える細長い領域を形成する。パターン付けさ
れた導体３２は絶縁層３０に形成された開孔を満たし、
半導体構造体あるいは基板１０Ａ上に前に形成したパタ
ーン付は導体層と接触する。図では、簡明化のため、こ
れらの下側の構造体あるいは導体層は省略している。絶
縁層３０および相互接続層３２は第１の実施例と同様に
形成できるが、これに限られるわけではなく、他の材料
および他の技術を用いて形成してもよい。
次に基板１０Ａ上に最終パッシベーション層３４を形成
する。パッシベーション層３４は上述のＰＭＤＡ−ＯＤ
Ａポリイミドまたは同等のポリイミドでつくることがで
きる。ポリイミド層３４は最終パッシベーション層を構
成するから、下側の構造体を保護するために比較的厚く
（８μｍ程度に）されるのがよい。ポリイミド層３４を
基板上にスピン・コーティングした後、１１０℃〜１３
０℃に約１５分間加熱して固化する。
次にポリイミド層３４に高温ポリイミド層３６を付着す
る。高温ポリイミド層３６は前述のＰＩ−２５６６また
はＰＩＱのようなポリイミドでつくられる。高温ポリイ
ミド層３６は次に形成されるパッド導電体と同程度以上
の厚さく２〜３μｍ）にされるべきである、ポリイミド
層３６も１１０〜１３０℃に１５分間加熱することによ
り固化される。
次に高温ポリイミド層３６にフォトレジスト層３８を付
着する。フォトレジストは第１の実施例で述べたように
ポジ型のものである。
フォトレジストを露光し、水酸化カリウム（ＫＯＨ）ま
たは水酸化テトラメチルアンモニウム（ＴＭＡＲ）のよ
うな水溶性塩基を用いた普通の処理によって現像する。
この実施例の１つの特徴は、ポジ型のフォトレジストお
よび上述のエツチング剤を用いることにより、ポジ型フ
ォトレジストの現像の際に両方のポリイミド層をエッチ
できることである。すなわち、１回の湿式エッチ工程で
フォトレジストをパターン付けすると共に、下側ポリイ
ミド層に開孔をエッチすることができる（第２図（Ｂ）
）。
次に、下側のポリイミドを侵食せずにフォトレジストを
除去するＮブチル・アセテートまたは他の溶剤（例えば
、イソプロピル・アルコールまたはアセトン）を用いて
ポジ型フォトレジスト３８を除去する。しかし、フォト
レジスト層３８はポリイミド層３６をリフト・オフする
ときに除去することも可能であり、この意味では、フォ
トレジスト除去ステップは必ずしも必要でない、フォト
レジストを別々に除去すれば、リフト・オフをより効率
的に行なうことができる。フォトレジストを除去した後
に両方のポリイミド層を約２００℃に加熱する。この加
熱温度はポリイミド層３４を十分にイミド化する（すな
わち少なくとも９８％のイミド化を達成する）のに十分
であるが、高温ポリイミド層３６を実質的でない範囲（
２〜５％の範ＩＩ）でしかイミド化しないような温度で
ある。
次に不純物を除くため、プラズマまたは湿式エッチ技術
を用いてポリイミド層の開孔を短時間エッチする。適当
な湿式エッチ剤はクロム−燐酸、プラズマ・エツチング
のための適当な雰囲気はＣＦ、またはＣＦ、＋Ｏ□であ
る。このエツチング工程も絶対に必要なものではないが
、製造全体の信頼性に寄与する。
次に、第２図（Ｃ）に示すように、導電体層４０を付着
する。この導電体（例えば、クロム、銅および金の組合
せ、またはチタン、銅および金の組合せ）は、パターン
付けした導体層３２と次に形成されるはんだ球またはワ
イヤ結合部との間の接触性を改善すると共に、それらの
間の混合阻止バリヤとして働く。第１の実施例における
ように、基板１０Ａを、パッド金属層の欠陥を最小にす
るために付着期間に２００〜２８０℃に加熱するのがよ
い。ここでは他の金属（例えばアルミニウム）も使用し
ろる。
次に、高温ポリイミド層３６はポリイミド層３４からリ
フト・オフして導体層４０の不要部分を除去し、導電体
パッド４０Ａのみを残す、この場合も、２つのポリイミ
ド層の異なる溶解度特性は前の処理におけるイミド化の
度合によって与えられる、すなわち、ポリイミド３４は
十分にイミド化され、他方高温ポリイミド３６は極くわ
ずかしかイミド化されない。ポリイミド３６は８０〜９
５℃のＮメチル・ピロリドンに３０分間浸漬することに
よって剥離される。
最後に、周知の技術（例えば金属マスクを介してはんだ
を蒸着させる方法）により導電体パッド４０Ａの上に鉛
−錫はんだ球（はんだパッド）４２を付着し、第２図（
Ｄ）の構造体を形成する。
あるいは、普通の技術を用いて、導電体パッド４０Ａの
上にワイヤ結合導電体を付着することもできる。
パッド導電体４０Ａとはんだ球４２との間に十分な接触
を与えるため、導電体パッド４０Ａを第３図のように形
成することもできる。この場合はフォトレジスト除去ス
テップを用いずに、そして。
不純物を除去するための開孔エツチングの直前に、構造
体をＴＭＡＲまたはＫＯＨ溶剤に短時間さらし、ポリイ
ミド層３４の開孔にはほとんど影響を与えずに高温ポリ
イミド層３６の開孔の側壁をエッチバックする。フォト
レジストを除去し、導電体層４０を付着すると、導電体
はポリイミド３６の開孔側壁のエッチバックの大きさに
よって定まる制御可能な量だけポリイミド層３４の開孔
３４の縁部に重なる。
Ｇ８発明の効果 本発明によれば、高温ポリイミド層の使用により、バリ
ア層を用いることなく簡単に且つ経済的にリフト・オフ
法によって導電体パターンを形成することができる。
【図面の簡単な説明】
第１図は本発明の第１の実施例の種々の製造工程におけ
る半導体構造を示す図、第２図は本発明の第２の実施例
の種々の製造工程における半導体構造を示す図、および
第３図は変形構造を示す図である。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） 第２図 第３図

Claims (1)

  1. 【特許請求の範囲】 基板上に第１のポリイミド層を形成する工程と、上記第
    １のポリイミド層上に、上記第１のポリイミド層よりも
    高いイミド化温度を有する第２のポリイミド層を形成す
    る工程と、 上記第２のポリイミド層にフォトレジスト層を形成する
    工程と、 上記フォトレジスト層を所定のパターンに露光、現像す
    る工程と、 上記現像されたフォトレジスト層を介して上記第２およ
    び第１のポリイミド層をエッチングする工程と、 構造体上に導電体層を付着する工程と、 上記第２のポリイミド層をリフト・オフする工程と、 上記リフト・オフの工程よりも前に、上記第１のポリイ
    ミド層を実質的にイミド化するが上記第２のポリイミド
    層を実質的にイミド化しない温度に加熱する工程と、 を含む、導電体パターンの形成方法。
JP61015985A 1985-04-30 1986-01-29 導電体パタ−ンの形成方法 Pending JPS61252648A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/728,072 US4606998A (en) 1985-04-30 1985-04-30 Barrierless high-temperature lift-off process
US728072 1985-04-30

Publications (1)

Publication Number Publication Date
JPS61252648A true JPS61252648A (ja) 1986-11-10

Family

ID=24925304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61015985A Pending JPS61252648A (ja) 1985-04-30 1986-01-29 導電体パタ−ンの形成方法

Country Status (5)

Country Link
US (1) US4606998A (ja)
EP (1) EP0200082B1 (ja)
JP (1) JPS61252648A (ja)
CA (1) CA1223089A (ja)
DE (1) DE3685906T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088302B2 (ja) * 1990-04-26 1996-01-29 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線における相互接続部およびその形成方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1184535B (it) * 1985-05-03 1987-10-28 Gte Telecom Spa Processo di ricavo di linee in film sottile
US4828964A (en) * 1985-08-20 1989-05-09 International Business Machines Corporation Polyimide formulation for forming a patterned film on a substrate
US4890157A (en) * 1986-01-31 1989-12-26 Texas Instruments Incorporated Integrated circuit product having a polyimide film interconnection structure
ZA87922B (en) * 1986-02-28 1987-09-30 Macdermid Inc Photoresist stripper composition
US4943471A (en) * 1986-05-20 1990-07-24 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Patterned thin film and process for preparing the same
US4886573A (en) * 1986-08-27 1989-12-12 Hitachi, Ltd. Process for forming wiring on substrate
GB2212979A (en) * 1987-12-02 1989-08-02 Philips Nv Fabricating electrical connections,particularly in integrated circuit manufacture
US4846929A (en) * 1988-07-13 1989-07-11 Ibm Corporation Wet etching of thermally or chemically cured polyimide
GB2226991A (en) * 1989-01-13 1990-07-18 Ibm Etching organic polymeric materials
US4911786A (en) * 1989-04-26 1990-03-27 International Business Machines Corporation Method of etching polyimides and resulting passivation structure
US4961259A (en) * 1989-06-16 1990-10-09 Hughes Aircraft Company Method of forming an interconnection by an excimer laser
US5006488A (en) * 1989-10-06 1991-04-09 International Business Machines Corporation High temperature lift-off process
SE465193B (sv) * 1989-12-06 1991-08-05 Ericsson Telefon Ab L M Foer hoegspaenning avsedd ic-krets
DE4034868C2 (de) * 1990-11-02 1995-02-16 Itt Ind Gmbh Deutsche Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen
DE69219998T2 (de) * 1991-10-31 1997-12-18 Sgs Thomson Microelectronics Verfahren zur Entfernung von Polymeren aus Sacklöchern in Halbleitervorrichtungen
US5242864A (en) * 1992-06-05 1993-09-07 Intel Corporation Polyimide process for protecting integrated circuits
EP0646959B1 (en) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Metallization and bonding process for manufacturing power semiconductor devices
DE69321966T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica Leistungs-Halbleiterbauelement
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
DE69321965T2 (de) * 1993-12-24 1999-06-02 Cons Ric Microelettronica MOS-Leistungs-Chip-Typ und Packungszusammenbau
US5597983A (en) * 1994-02-03 1997-01-28 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
US5503961A (en) * 1994-11-02 1996-04-02 International Business Machines Corporation Process for forming multilayer lift-off structures
US5474956A (en) * 1995-03-14 1995-12-12 Hughes Aircraft Company Method of fabricating metallized substrates using an organic etch block layer
JP2817664B2 (ja) * 1995-04-24 1998-10-30 日本電気株式会社 半導体装置の製造方法
US6410922B1 (en) 1995-11-29 2002-06-25 Konstantinos Evangelos Spartiotis Forming contacts on semiconductor substrates for radiation detectors and imaging devices
GB2352084B (en) * 1999-07-13 2002-11-13 Simage Oy Forming contacts on semiconductor substrates for radiation detectors and imaging devices
US6136689A (en) * 1998-08-14 2000-10-24 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6998711B1 (en) * 1998-08-14 2006-02-14 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
US6589712B1 (en) * 1998-11-04 2003-07-08 Yi-Ren Hsu Method for forming a passivation layer using polyimide layer as a mask
US6878396B2 (en) * 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
JP4085384B2 (ja) * 2003-06-09 2008-05-14 ミネベア株式会社 薄膜パターンの形成方法
DE102005002550B4 (de) * 2005-01-19 2007-02-08 Infineon Technologies Ag Lift-Off-Verfahren
US7553718B2 (en) * 2005-01-28 2009-06-30 Texas Instruments Incorporated Methods, systems and structures for forming semiconductor structures incorporating high-temperature processing steps
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
KR100633994B1 (ko) * 2005-07-26 2006-10-13 동부일렉트로닉스 주식회사 반도체 소자의 웰 포토레지스트 패턴 및 그 형성 방법
US20070036890A1 (en) * 2005-08-12 2007-02-15 Feng Zhong Method of making a fuel cell component using a mask
CN101501832A (zh) * 2006-08-10 2009-08-05 皇家飞利浦电子股份有限公司 具有塑料基底的有源矩阵显示器和其他电子器件
US7862987B2 (en) * 2007-11-20 2011-01-04 International Business Machines Corporation Method for forming an electrical structure comprising multiple photosensitive materials
CN110098108A (zh) * 2018-01-31 2019-08-06 苏州锐材半导体有限公司 一种聚酰亚胺微掩膜的制作方法
WO2021222582A1 (en) * 2020-04-30 2021-11-04 Dujud Llc Methods and processes for forming electrical circuitries on three-dimensional geometries

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134588A (en) * 1975-05-01 1976-11-22 Ibm Method of forming interconnected metallized structure
JPS6018923A (ja) * 1983-07-13 1985-01-31 Hitachi Ltd ポリイミド系樹脂層のテ−パエツチング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
US4377115A (en) * 1979-12-21 1983-03-22 Kolze Bruce A Furnace for burning particulate wood waste material
US4353778A (en) * 1981-09-04 1982-10-12 International Business Machines Corporation Method of etching polyimide
US4451971A (en) * 1982-08-02 1984-06-05 Fairchild Camera And Instrument Corporation Lift-off wafer processing
US4428796A (en) * 1982-08-02 1984-01-31 Fairchild Camera And Instrument Corporation Adhesion bond-breaking of lift-off regions on semiconductor structures
US4523976A (en) * 1984-07-02 1985-06-18 Motorola, Inc. Method for forming semiconductor devices
US4624740A (en) * 1985-01-22 1986-11-25 International Business Machines Corporation Tailoring of via-hole sidewall slope

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134588A (en) * 1975-05-01 1976-11-22 Ibm Method of forming interconnected metallized structure
JPS6018923A (ja) * 1983-07-13 1985-01-31 Hitachi Ltd ポリイミド系樹脂層のテ−パエツチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088302B2 (ja) * 1990-04-26 1996-01-29 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線における相互接続部およびその形成方法

Also Published As

Publication number Publication date
EP0200082A3 (en) 1988-11-17
US4606998A (en) 1986-08-19
EP0200082A2 (en) 1986-11-05
CA1223089A (en) 1987-06-16
EP0200082B1 (en) 1992-07-08
DE3685906T2 (de) 1993-02-04
DE3685906D1 (de) 1992-08-13

Similar Documents

Publication Publication Date Title
JPS61252648A (ja) 導電体パタ−ンの形成方法
JP4557479B2 (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US6586323B1 (en) Method for dual-layer polyimide processing on bumping technology
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
US6956292B2 (en) Bumping process to increase bump height and to create a more robust bump structure
US6426556B1 (en) Reliable metal bumps on top of I/O pads with test probe marks
US5492235A (en) Process for single mask C4 solder bump fabrication
JP3270909B2 (ja) 絶縁層により覆われている複数の接合パッドが形成される半導体基板の表面を保護する方法
US4029562A (en) Forming feedthrough connections for multi-level interconnections metallurgy systems
US4062720A (en) Process for forming a ledge-free aluminum-copper-silicon conductor structure
US4745089A (en) Self-aligned barrier metal and oxidation mask method
JPS61214538A (ja) 配線構造体の製造方法
JPH0228955A (ja) 多層配線層の形成方法
JP2503292B2 (ja) 半導体装置の製造方法
JPS582451B2 (ja) タソウハイセンコウゾウタイノ セイゾウホウホウ
JP3407500B2 (ja) 半導体装置の製造方法
JPS62210649A (ja) 半導体装置
KR100546287B1 (ko) 구리 패드를 갖는 반도체 소자의 제조방법
KR950005270B1 (ko) 표면실장형 반도체 패키지의 범퍼형성방법
KR100876286B1 (ko) 반도체 소자 및 그 제조 방법
JPH03165515A (ja) コンタクトの形成方法
JPS61141157A (ja) 半導体素子の製造方法
JPH0342493B2 (ja)
JPH11510321A (ja) 単一のマスクでｃ４はんだバンプを形成する方法
KR20100078048A (ko) 반도체 소자 제조 방법