JP2503292B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2503292B2 JP2503292B2 JP2150292A JP15029290A JP2503292B2 JP 2503292 B2 JP2503292 B2 JP 2503292B2 JP 2150292 A JP2150292 A JP 2150292A JP 15029290 A JP15029290 A JP 15029290A JP 2503292 B2 JP2503292 B2 JP 2503292B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- bump
- lower bump
- substrate
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 電極接続パッド上に設けた下部バンプメタルとその上
に形成する金属バンプとに良好なオーミックコンタクト
が得られるようにした半導体装置の製造を目的とし、 基板の素子形成領域上に電極接続パッドを形成後、該
パッド上を開口した絶縁膜で被覆し、 該電極接続パッド上に前記電極接続パッドと、その上
に形成する金属バンプとのバリヤメタルとなる下部バン
プメタルを形成後、 該基板を酸素ガスを混入した不活性ガス中で熱処理し
て前記電極接続パッドと下部バンプメタルとを合金化す
るとともに、前記下部バンプメタルの表面を酸化した
後、 前記基板上にレジスト膜を形成後、前記下部バンプメ
タル上のレジスト膜を選択除去する現像時に、前記酸化
した下部バンプメタルの表面を前記レジスト膜除去剤で
除去して下部バンプメタルの活性状態の表面を露出し、 該活性状態の表面を有する下部バンプメタル上に金属
バンプを形成することで前記下部バンプメタルと金属バ
ンプ間にオーミックコンタクトを形成するようにして構
成する。
に形成する金属バンプとに良好なオーミックコンタクト
が得られるようにした半導体装置の製造を目的とし、 基板の素子形成領域上に電極接続パッドを形成後、該
パッド上を開口した絶縁膜で被覆し、 該電極接続パッド上に前記電極接続パッドと、その上
に形成する金属バンプとのバリヤメタルとなる下部バン
プメタルを形成後、 該基板を酸素ガスを混入した不活性ガス中で熱処理し
て前記電極接続パッドと下部バンプメタルとを合金化す
るとともに、前記下部バンプメタルの表面を酸化した
後、 前記基板上にレジスト膜を形成後、前記下部バンプメ
タル上のレジスト膜を選択除去する現像時に、前記酸化
した下部バンプメタルの表面を前記レジスト膜除去剤で
除去して下部バンプメタルの活性状態の表面を露出し、 該活性状態の表面を有する下部バンプメタル上に金属
バンプを形成することで前記下部バンプメタルと金属バ
ンプ間にオーミックコンタクトを形成するようにして構
成する。
本発明は半導体装置の製造方法に係り、特に金属バン
プの製造方法に関する。
プの製造方法に関する。
半導体装置の高密度実装法の一手法として、半導体チ
ップと配線基板、或いは２種類の半導体チップをインジ
ウム（In）等の金属バンプを用いて接続形成することが
行われている。
ップと配線基板、或いは２種類の半導体チップをインジ
ウム（In）等の金属バンプを用いて接続形成することが
行われている。
このような金属バンプを設けた半導体装置の製造方法
の従来の方法について述べる。
の従来の方法について述べる。
まず第２図（ａ）に示すように、Si基板１の素子形成
領域上にアルミニウム（Al）の電極接続パッド２を形成
後、該基板上に蒸着等の方法により二酸化シリコン（Si
O2）の絶縁膜３を形成する。
領域上にアルミニウム（Al）の電極接続パッド２を形成
後、該基板上に蒸着等の方法により二酸化シリコン（Si
O2）の絶縁膜３を形成する。
次いで第２図（ｂ）に示すように、前記電極接続パッ
ド２上に、その上に形成する金属バンプと前記したAlの
下部バンプメタルのAl原子が吸い出されるのを防止する
ためのバリヤと成るバリヤメタルのニッケル−チタン
（Ni−Ti）合金の下部バンプメタル４を蒸着により形成
する。
ド２上に、その上に形成する金属バンプと前記したAlの
下部バンプメタルのAl原子が吸い出されるのを防止する
ためのバリヤと成るバリヤメタルのニッケル−チタン
（Ni−Ti）合金の下部バンプメタル４を蒸着により形成
する。
次いでこの基板を窒素ガス雰囲気内の加熱炉内に設置
し、該加熱炉を400℃の温度に加熱して熱処理して前記
下部バンプメタル４と電極接続パッド２間を合金化して
接続している。
し、該加熱炉を400℃の温度に加熱して熱処理して前記
下部バンプメタル４と電極接続パッド２間を合金化して
接続している。
次いで第２図（ｃ）に示すように、該基板上にレジス
ト膜５を塗布後、選択的に露光、現像の処理をして前記
下部バンプメタル４上が開口されたレジスト膜５を形成
する。
ト膜５を塗布後、選択的に露光、現像の処理をして前記
下部バンプメタル４上が開口されたレジスト膜５を形成
する。
次いで第２図（ｄ）に示すように、該基板上に蒸着、
或いはメッキ方法により金属バンプ６を直径と同程度の
厚さに形成する。
或いはメッキ方法により金属バンプ６を直径と同程度の
厚さに形成する。
次いで第２図（ｅ）に示すように、前記したホトレジ
スト膜を除去すると共に、その上の不用な金属バンプを
除去する所謂リフトオフ法により前記バリヤメタルとな
る下部バンプメタル４上に金属バンプ６を形成してい
る。
スト膜を除去すると共に、その上の不用な金属バンプを
除去する所謂リフトオフ法により前記バリヤメタルとな
る下部バンプメタル４上に金属バンプ６を形成してい
る。
〔発明が解決しようとする課題〕 ところで上記した下部バンプメタル４は、その下のAl
の電極接続パッド２と合金化するための窒素ガス雰囲気
内の加熱処理によって、その下部バンプメタルの表面が
変質し、その下部バンプメタル上に形成する金属バンプ
６と充分なオーミックコンタクトが形成されない不都合
が生じる。
の電極接続パッド２と合金化するための窒素ガス雰囲気
内の加熱処理によって、その下部バンプメタルの表面が
変質し、その下部バンプメタル上に形成する金属バンプ
６と充分なオーミックコンタクトが形成されない不都合
が生じる。
そのため、金属バンプを用いて接続する半導体素子間
に接続不良が生じ、半導体装置の歩留まりが低下する問
題がある。
に接続不良が生じ、半導体装置の歩留まりが低下する問
題がある。
本発明は上記した下部バンプメタルと、その上に形成
する金属バンプ間に確実なオーミックコンタクトが得ら
れるようにした半導体装置の製造方法の提供を目的とす
る。
する金属バンプ間に確実なオーミックコンタクトが得ら
れるようにした半導体装置の製造方法の提供を目的とす
る。
上記目的を達成する本発明の半導体装置の製造方法
は、基板上に電極接続パッドを形成後、該パッド上を開
口した絶縁膜で被覆し、 該電極接続パッド上にバリヤメタルとなる下部バンプ
メタルを形成後、該基板を酸素ガスを混入した不活性ガ
ス中で熱処理して前記下部バンプメタルの表面を僅かに
酸化した後、 前記基板上にレジスト膜を塗布して前記下部バンプメ
タル上のレジスト膜を選択除去する工程時に、 前記酸化した下部バンプメタルの表面をレジスト膜除
去液で除去し、下部バンプメタルの活性化表面を露出す
るようにしたことを特徴とする。
は、基板上に電極接続パッドを形成後、該パッド上を開
口した絶縁膜で被覆し、 該電極接続パッド上にバリヤメタルとなる下部バンプ
メタルを形成後、該基板を酸素ガスを混入した不活性ガ
ス中で熱処理して前記下部バンプメタルの表面を僅かに
酸化した後、 前記基板上にレジスト膜を塗布して前記下部バンプメ
タル上のレジスト膜を選択除去する工程時に、 前記酸化した下部バンプメタルの表面をレジスト膜除
去液で除去し、下部バンプメタルの活性化表面を露出す
るようにしたことを特徴とする。
本発明の半導体装置の製造方法は、下部バンプメタル
形成後、酸素ガスを容量で0.1〜0.5％程度、極く僅か窒
素ガスに混合した混合ガスを用いて加熱処理すること
で、下部バンプメタルの表面を極く僅か酸化して保護し
ながら、下部バンプメタルと電極接続パッド間を合金化
する。そして、その後の工程のホトレジスト膜のレジス
ト膜除去剤による選択現像の工程で、その下部バンプメ
タル表面に極く僅か形成された酸化膜を前記レジスト膜
除去剤で除去することで、酸化膜の下の活性状態の下部
バンプメタルを露出させる。そしてこの露出した活性状
態の下部バンプメタルと、その上に形成する金属バンプ
との間でオーミックコンタクトが確実に形成できる。
形成後、酸素ガスを容量で0.1〜0.5％程度、極く僅か窒
素ガスに混合した混合ガスを用いて加熱処理すること
で、下部バンプメタルの表面を極く僅か酸化して保護し
ながら、下部バンプメタルと電極接続パッド間を合金化
する。そして、その後の工程のホトレジスト膜のレジス
ト膜除去剤による選択現像の工程で、その下部バンプメ
タル表面に極く僅か形成された酸化膜を前記レジスト膜
除去剤で除去することで、酸化膜の下の活性状態の下部
バンプメタルを露出させる。そしてこの露出した活性状
態の下部バンプメタルと、その上に形成する金属バンプ
との間でオーミックコンタクトが確実に形成できる。
以下、図面を用いて本発明の一実施例につき詳細に説
明する。
明する。
第１図（ａ）に示すようにSi基板１の素子形成領域上
にアルミニウム（Al）の電極接続パッド２を形成後、該
基板上にCVD等の方法により二酸化シリコン（SiO2）の
絶縁膜３を形成する。
にアルミニウム（Al）の電極接続パッド２を形成後、該
基板上にCVD等の方法により二酸化シリコン（SiO2）の
絶縁膜３を形成する。
次いで第１図（ｂ）に示すように、前記電極接続パッ
ド２上に、その上に形成する金属バンプとAlの電極接続
パッドとの合金時のバリヤと成るバリヤメタルのニッケ
ル−チタン（Ni−Ti）合金の下部バンプメタル４を蒸着
により形成する。
ド２上に、その上に形成する金属バンプとAlの電極接続
パッドとの合金時のバリヤと成るバリヤメタルのニッケ
ル−チタン（Ni−Ti）合金の下部バンプメタル４を蒸着
により形成する。
次いでこの基板を酸素ガスが容量で0.1〜0.5％の割合
で混合された窒素ガス雰囲気内の加熱炉内に設置し、該
加熱炉を400℃の温度で加熱して第１図（ｃ）に示すよ
うに、下部バンプメタル４の表面に薄い金属酸化膜11を
形成する。本発明に於けるこの工程を有することが従来
の方法と異なる点である。
で混合された窒素ガス雰囲気内の加熱炉内に設置し、該
加熱炉を400℃の温度で加熱して第１図（ｃ）に示すよ
うに、下部バンプメタル４の表面に薄い金属酸化膜11を
形成する。本発明に於けるこの工程を有することが従来
の方法と異なる点である。
またこのような金属酸化膜11は着色しているので、そ
の上に次の工程でレジスト膜を形成した後、露光するた
めのマスク合わせの段階でマスク位置合わせが容易とな
る利点もある。
の上に次の工程でレジスト膜を形成した後、露光するた
めのマスク合わせの段階でマスク位置合わせが容易とな
る利点もある。
次いで第１図（ｄ）に示すように、該基板上にレジス
ト膜５を塗布後、所定のパターンに選択的に露光現像し
て、この現像時のレジスト膜除去剤により、前記下部バ
ンプメタルの表面に形成された金属酸化膜を除去し、活
性状態の下部バンプメタルの表面を露出させる。
ト膜５を塗布後、所定のパターンに選択的に露光現像し
て、この現像時のレジスト膜除去剤により、前記下部バ
ンプメタルの表面に形成された金属酸化膜を除去し、活
性状態の下部バンプメタルの表面を露出させる。
次いで第１図（ｅ）に示すように、該レジストパター
ンを有する基板上に蒸着、或いはメッキ方法により金属
バンプ６を直径と同程度の厚さに形成する。このように
すれば、上記金属バンプは活性状態の表面を有する下部
バンプメタルに確実にオーミックコンタクトされた状態
で接続される。
ンを有する基板上に蒸着、或いはメッキ方法により金属
バンプ６を直径と同程度の厚さに形成する。このように
すれば、上記金属バンプは活性状態の表面を有する下部
バンプメタルに確実にオーミックコンタクトされた状態
で接続される。
次いで第１図（ｆ）に示すように、前記したホトレジ
スト膜をアセトンのようなレジスト膜除去剤で除去する
ことで、その上の不用な金属バンプを除去する。
スト膜をアセトンのようなレジスト膜除去剤で除去する
ことで、その上の不用な金属バンプを除去する。
以上述べたように本発明の方法によれば、下部バンプ
メタルとその上に形成する金属バンプとが確実にオーミ
ックコンタクトできる。
メタルとその上に形成する金属バンプとが確実にオーミ
ックコンタクトできる。
本発明の方法を用いることで、従来の半導体装置の製
造に於いて発生した下部バンプメタルと金属バンプ間に
於ける接続不良が、従来の方法に比較して大幅に減少す
る格別の効果が得られた。
造に於いて発生した下部バンプメタルと金属バンプ間に
於ける接続不良が、従来の方法に比較して大幅に減少す
る格別の効果が得られた。
なお、本実施例では基板にSi基板を用いたが、その他
サファイア基板、或いは化合物半導体基板を用いても良
い。
サファイア基板、或いは化合物半導体基板を用いても良
い。
以上の説明から明らかなように本発明によれば、下部
バンプメタルとその上に形成される金属バンプとが確実
にオーミックコンタクトされるので、接触不良を生じな
い高信頼度の半導体装置が得られ、半導体装置の製造歩
留まりが向上する効果がある。
バンプメタルとその上に形成される金属バンプとが確実
にオーミックコンタクトされるので、接触不良を生じな
い高信頼度の半導体装置が得られ、半導体装置の製造歩
留まりが向上する効果がある。
また上記した下部バンプメタルの金属酸化膜は着色し
ているので、所定パターンに露光する際の露光時のマス
ク合わせが容易となる利点も併せて生じる。
ているので、所定パターンに露光する際の露光時のマス
ク合わせが容易となる利点も併せて生じる。
第１図（ａ）より第１図（ｆ）迄は、本発明の方法の一
実施例を示す断面図、 第２図（ａ）より第２図（ｅ）迄は、従来の半導体装置
の製造方法を示す断面図、 図において、 １はSi基板、２は電極接続パッド、３は絶縁膜、４は下
部バンプメタル、５はレジスト膜、６は金属バンプ、11
は金属酸化膜を示す。
実施例を示す断面図、 第２図（ａ）より第２図（ｅ）迄は、従来の半導体装置
の製造方法を示す断面図、 図において、 １はSi基板、２は電極接続パッド、３は絶縁膜、４は下
部バンプメタル、５はレジスト膜、６は金属バンプ、11
は金属酸化膜を示す。
Claims (1)
- 【請求項１】基板（１）の素子形成領域上に電極接続パ
ッド（２）を形成後、該パッド上を開口した絶縁膜
（３）で被覆し、 該電極接続パッド（２）上に前記電極接続パッド（２）
とその上に形成する金属バンプとのバリヤメタルとなる
下部バンプメタル（４）を形成後、 該基板を酸素ガスを混入した不活性ガス中で熱処理して
前記電極接続パッド（２）と下部バンプメタル（４）と
を合金化するとともに、前記下部バンプメタル（４）の
表面を酸化した後、 前記基板（１）上にレジスト膜（５）を形成後、前記下
部バンプメタル（４）上のレジスト膜を選択除去する現
像時に、 前記酸化した下部バンプメタル（４）の表面を前記レジ
スト膜除去剤で除去して下部バンプメタルの活性状態の
表面を露出し、該活性状態の表面を有する下部バンプメ
タル上に金属バンプを形成することで前記下部バンプメ
タルと金属バンプ間にオーミックコンタクトを形成する
ようにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150292A JP2503292B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150292A JP2503292B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0442539A JPH0442539A (ja) | 1992-02-13 |
| JP2503292B2 true JP2503292B2 (ja) | 1996-06-05 |
Family
ID=15493805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2150292A Expired - Lifetime JP2503292B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503292B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW533521B (en) * | 2002-02-27 | 2003-05-21 | Advanced Semiconductor Eng | Solder ball process |
-
1990
- 1990-06-08 JP JP2150292A patent/JP2503292B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0442539A (ja) | 1992-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5277756A (en) | Post fabrication processing of semiconductor chips | |
| JPS61252648A (ja) | 導電体パタ−ンの形成方法 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| JP2503292B2 (ja) | 半導体装置の製造方法 | |
| US8125083B2 (en) | Protective barrier layer for semiconductor device electrodes | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPS63128648A (ja) | 半導体装置 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPS6348427B2 (ja) | ||
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JPS59107769A (ja) | 半田流れ防止域の形成方法 | |
| JPH02253626A (ja) | 半導体チップの実装方法 | |
| JP2002237500A (ja) | 半導体装置の製造方法 | |
| JPS61251152A (ja) | バンプ形成方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| KR100876286B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPH1084084A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 |