JPH0442539A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0442539A JPH0442539A JP2150292A JP15029290A JPH0442539A JP H0442539 A JPH0442539 A JP H0442539A JP 2150292 A JP2150292 A JP 2150292A JP 15029290 A JP15029290 A JP 15029290A JP H0442539 A JPH0442539 A JP H0442539A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- lower bump
- bump
- substrate
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 239000002184 metal Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 26
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 7
- 150000004706 metal oxides Chemical class 0.000 abstract description 7
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 abstract description 6
- 229910045601 alloy Inorganic materials 0.000 abstract description 6
- 239000000956 alloy Substances 0.000 abstract description 6
- 229910001000 nickel titanium Inorganic materials 0.000 abstract description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 5
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 3
- 239000003795 chemical substances by application Substances 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 101150006573 PAN1 gene Proteins 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要］
半導体装置の製造方法に関し、
電極接続パッド上に設けた下部ハンプメタルとその上に
形成する金属バンプとに良好なオーミックコンタクトが
得られるようにした半導体装置の製造を目的とし、 基板の素子形成領域上に電極接続パッドを形成後、該パ
ッド上を開口した絶縁膜で被覆し、該電極接続パッド上
に前記電極接続パッドと、その上に形成する金属バンプ
とのバリヤメタルとなる下部バンプメタルを形成後、 該基板を酸素ガスを混入した不活性ガス中で熱処理して
前記電極接続パッドと下部バンプメタルとを合金化する
とともに、前記下部バンプメタルの表面を酸化した後、 前記基板上にレジスト膜を形成後、前記下部バンプメタ
ル上のレジスト膜を選択除去する現像時に、前記酸化し
た下部バンプメタルの表面を前記レジスト膜除去剤で除
去して下部バンプメタルの活性状態の表面を露出し、 該活性状態の表面を有する下部バンプメタル上に金属ハ
ンプを形成することで前記下部バンプメタルと金属パン
１間にオーミックコンタクトを形成するようにして構成
する。
形成する金属バンプとに良好なオーミックコンタクトが
得られるようにした半導体装置の製造を目的とし、 基板の素子形成領域上に電極接続パッドを形成後、該パ
ッド上を開口した絶縁膜で被覆し、該電極接続パッド上
に前記電極接続パッドと、その上に形成する金属バンプ
とのバリヤメタルとなる下部バンプメタルを形成後、 該基板を酸素ガスを混入した不活性ガス中で熱処理して
前記電極接続パッドと下部バンプメタルとを合金化する
とともに、前記下部バンプメタルの表面を酸化した後、 前記基板上にレジスト膜を形成後、前記下部バンプメタ
ル上のレジスト膜を選択除去する現像時に、前記酸化し
た下部バンプメタルの表面を前記レジスト膜除去剤で除
去して下部バンプメタルの活性状態の表面を露出し、 該活性状態の表面を有する下部バンプメタル上に金属ハ
ンプを形成することで前記下部バンプメタルと金属パン
１間にオーミックコンタクトを形成するようにして構成
する。
本発明は半導体装置の製造方法に係り、特に金属バンブ
の製造方法に関する。
の製造方法に関する。
半導体装置の高密度実装法の一手法として、半導体チッ
プと配線基板、或いは２種類の半導体チップをインジウ
ム（Ｉｎ）等の金属バンプを用いて接続形成することが
行われている。
プと配線基板、或いは２種類の半導体チップをインジウ
ム（Ｉｎ）等の金属バンプを用いて接続形成することが
行われている。
このような金属バンプを設けた半導体装置の製造方法の
従来の方法に付いて述べる。
従来の方法に付いて述べる。
まず第２図（ａ）に示すように、Ｓｉ基板１の素子形成
領域上にアルミニウム（Ａｆ）の電極接続パッド２を形
成後、該基板上に蒸着等の方法により二酸化シリコン（
Ｓｉ（ｈ）の絶縁膜３を形成する。
領域上にアルミニウム（Ａｆ）の電極接続パッド２を形
成後、該基板上に蒸着等の方法により二酸化シリコン（
Ｓｉ（ｈ）の絶縁膜３を形成する。
次いで第２図（ロ）に示すように、前記電極接続パッド
２上に、その上に形成する金属バンプと前記したＡＩ！
の下部バンプメタルのＡ！原子が吸い出されるのを防止
するためのバリヤと成るバリヤメタルのニッケルーチタ
ン（Ｎｉ−Ｔｉ）合金の下部バンプメタル４を蒸着によ
り形成する。
２上に、その上に形成する金属バンプと前記したＡＩ！
の下部バンプメタルのＡ！原子が吸い出されるのを防止
するためのバリヤと成るバリヤメタルのニッケルーチタ
ン（Ｎｉ−Ｔｉ）合金の下部バンプメタル４を蒸着によ
り形成する。
次いでこの基板を窒素ガス雰囲気内の加熱炉内に設置し
、該加熱炉を４００℃の温度に加熱して熱処理して前記
下部バンプメタル４と電極接続パッド２間を合金化して
接続している。
、該加熱炉を４００℃の温度に加熱して熱処理して前記
下部バンプメタル４と電極接続パッド２間を合金化して
接続している。
次いで第２図（Ｃ）に示すように、該基板上にレジスト
膜５を塗布後、選択的に露光、現像の処理をして前記下
部バンプメタル４上が開口されたレジスト膜５を形成す
る。
膜５を塗布後、選択的に露光、現像の処理をして前記下
部バンプメタル４上が開口されたレジスト膜５を形成す
る。
次いで第２図（ｄ）に示すように、該基板上に１ｆＦ、
或いはメツキ方法により金属バンプ６を直径と同程度の
厚さに形成する。
或いはメツキ方法により金属バンプ６を直径と同程度の
厚さに形成する。
次いで第２図（ｅ）に示すように、前記したホトレジス
ト膜を除去すると共に、その上の不用な金属バンプを除
去する所謂リフトオフ法により前記バリヤメタルとなる
下部バンプメタル４上に金属バンプ６を形成している。
ト膜を除去すると共に、その上の不用な金属バンプを除
去する所謂リフトオフ法により前記バリヤメタルとなる
下部バンプメタル４上に金属バンプ６を形成している。
ところで上記した下部バンプメタル４は、その下の＾ｌ
の電極接続バッド２と合金化するための窒素ガス雰囲気
内の加熱処理によって、その下部バンプメタルの表面が
変質し、その下部バンプメタル上に形成する金属バンプ
６と充分なオーミックコンタクトが形成されない不都合
が生じる。
の電極接続バッド２と合金化するための窒素ガス雰囲気
内の加熱処理によって、その下部バンプメタルの表面が
変質し、その下部バンプメタル上に形成する金属バンプ
６と充分なオーミックコンタクトが形成されない不都合
が生じる。
そのため、金属バンプを用いて接続する半導体素子間に
接続不良が生じ、半導体装置の歩留まりが低下する問題
がある。
接続不良が生じ、半導体装置の歩留まりが低下する問題
がある。
本発明は上記した下部バンプメタルと、その上に形成す
る金属バンブ間に確実なオーミックコンタクトが得られ
るようにした半導体装置の製造方法の提供を目的とする
。
る金属バンブ間に確実なオーミックコンタクトが得られ
るようにした半導体装置の製造方法の提供を目的とする
。
上記目的を達成する本発明の半導体装置の製造方法は、
基板上に電極接続バッドを形成後、該パッド上を開口し
た絶縁膜で被覆し、 該電極接続パッド上にバリヤメタルとなる下部バンプメ
タルを形成後、該基板を酸素ガスを混入した不活性ガス
中で熱処理して前記下部バンプメタルの表面を僅かに酸
化した後、 前記基板上にレジスト膜を塗布して前記下部バンプメタ
ル上のレジスト膜を選択除去する工程時に、 前記酸化した下部バンプメタルの表面をレジスト膜除去
液で除去し、下部バンプメタルの活性化表面を露出する
ようにしたことを特徴とする特〔作 用〕 本発明の半導体装置の製造方法は、下部バンプメタル形
成後、酸素ガスを容量で０．１〜０．５％程度、極く僅
か窒素ガスに混合した混合ガスを用いて加熱処理するこ
とで、下部バンプメタルの表面を掻く僅か酸化して保護
しながら、下部バンプメタルと電極接続パッド間を合金
化する。そして、その後の工程のホトレジスト膜のレジ
スト膜除去剤による選択現像の工程で、その下部バンプ
メタル表面に極く僅か形成された酸化膜を前記レジスト
膜除去剤で除去することで、酸化膜の下の活性状態の下
部バンプメタルを露出させる。そしてこの露出した活性
状態の下部バンプメタルと、その上に形成する金属バン
プとの間でオーミックコンタクトが確実に形成できる。
基板上に電極接続バッドを形成後、該パッド上を開口し
た絶縁膜で被覆し、 該電極接続パッド上にバリヤメタルとなる下部バンプメ
タルを形成後、該基板を酸素ガスを混入した不活性ガス
中で熱処理して前記下部バンプメタルの表面を僅かに酸
化した後、 前記基板上にレジスト膜を塗布して前記下部バンプメタ
ル上のレジスト膜を選択除去する工程時に、 前記酸化した下部バンプメタルの表面をレジスト膜除去
液で除去し、下部バンプメタルの活性化表面を露出する
ようにしたことを特徴とする特〔作 用〕 本発明の半導体装置の製造方法は、下部バンプメタル形
成後、酸素ガスを容量で０．１〜０．５％程度、極く僅
か窒素ガスに混合した混合ガスを用いて加熱処理するこ
とで、下部バンプメタルの表面を掻く僅か酸化して保護
しながら、下部バンプメタルと電極接続パッド間を合金
化する。そして、その後の工程のホトレジスト膜のレジ
スト膜除去剤による選択現像の工程で、その下部バンプ
メタル表面に極く僅か形成された酸化膜を前記レジスト
膜除去剤で除去することで、酸化膜の下の活性状態の下
部バンプメタルを露出させる。そしてこの露出した活性
状態の下部バンプメタルと、その上に形成する金属バン
プとの間でオーミックコンタクトが確実に形成できる。
以下、図面を用いて本発明の一実施例につき詳細に説明
する。
する。
第１図（ａ）に示すようにＳｉ基板１の素子形成領域上
にアルミニウム（ＡＮ）の電極接続パッド２を形成後、
該基板上にＣＶＤ等の方法により二酸化シリコン（Ｓｉ
Ｏ□）の絶縁膜３を形成する。
にアルミニウム（ＡＮ）の電極接続パッド２を形成後、
該基板上にＣＶＤ等の方法により二酸化シリコン（Ｓｉ
Ｏ□）の絶縁膜３を形成する。
次いで第１図ｂ）に示すように、前記電極接続パッド２
上に、その上に形成する金属バンプとＡｆの電橋接続パ
ッドとの合金時のバリヤと成るバリヤメタルのニッケル
ーチタン（Ｎｉ−Ｔｉ）合金の下部バンプメタル４を蒸
着により形成する。
上に、その上に形成する金属バンプとＡｆの電橋接続パ
ッドとの合金時のバリヤと成るバリヤメタルのニッケル
ーチタン（Ｎｉ−Ｔｉ）合金の下部バンプメタル４を蒸
着により形成する。
次いでこの基板を酸素ガスが容量で０．１〜０゜５％の
割合で混合された窒素ガス雰囲気内の加熱炉内に設置し
、該加熱炉を４００ ’Ｃの温度で加熱して第１図（Ｃ
）に示すように、下部バンプメタル４の表面に薄い金属
酸化膜１１を形成する。本発明に於けるこの工程を有す
ることが従来の方法と異なる点である。
割合で混合された窒素ガス雰囲気内の加熱炉内に設置し
、該加熱炉を４００ ’Ｃの温度で加熱して第１図（Ｃ
）に示すように、下部バンプメタル４の表面に薄い金属
酸化膜１１を形成する。本発明に於けるこの工程を有す
ることが従来の方法と異なる点である。
またこのような金属酸化膜１１は着色しているので、そ
の上に次の工程でレジスト膜を形成した後、露光するた
めのマスク合わせの段階でマスク位置合わせが容易とな
る利点もある。
の上に次の工程でレジスト膜を形成した後、露光するた
めのマスク合わせの段階でマスク位置合わせが容易とな
る利点もある。
次いで第１図（ｄ）に示すように、該基板上にレジスト
膜５を塗布後、所定のパターンに選択的に露光現像して
、この現像時のレジスト膜除去剤により、、前記下部バ
ンプメタルの表面に形成された金属酸化膜を除去し、活
性状態の下部バンプメタルの表面を露出させる。
膜５を塗布後、所定のパターンに選択的に露光現像して
、この現像時のレジスト膜除去剤により、、前記下部バ
ンプメタルの表面に形成された金属酸化膜を除去し、活
性状態の下部バンプメタルの表面を露出させる。
次いで第１図（ｅ）に示すように、該レジストパターン
を有する基板上に蒸着、或いはメツキ方法により金属バ
ンプ６を直径と同程度の厚さに形成する。このようにす
れば、上記金属バンプは活性状態の表面を有する下部バ
ンプメタルに確実にオーミックコンタクトされた状態で
接続される。
を有する基板上に蒸着、或いはメツキ方法により金属バ
ンプ６を直径と同程度の厚さに形成する。このようにす
れば、上記金属バンプは活性状態の表面を有する下部バ
ンプメタルに確実にオーミックコンタクトされた状態で
接続される。
次いで第１図（ｆ）に示すように、前記したホトレジス
ト膜をアセトンのようなレジスト膜除去剤で除去するこ
とで、その上の不用な金属バンプを除去する。
ト膜をアセトンのようなレジスト膜除去剤で除去するこ
とで、その上の不用な金属バンプを除去する。
以上述べたように本発明の方法によれば、下部バンプメ
タルとその上に形成する金属バンプとが確実にオーミッ
クコンタクトできる。
タルとその上に形成する金属バンプとが確実にオーミッ
クコンタクトできる。
本発明の方法を用いることで、従来の半導体装置の製造
に於いて発生した下部バンプメタルと金属バンプ間に於
ける接続不良が、従来の方法に比較して大幅に減少する
格別の効果が得られた。
に於いて発生した下部バンプメタルと金属バンプ間に於
ける接続不良が、従来の方法に比較して大幅に減少する
格別の効果が得られた。
なお、本実施例では基板にＳｉ基板を用いたが、その他
サファイア基板、或いは化合物半導体基板を用いても良
い。
サファイア基板、或いは化合物半導体基板を用いても良
い。
以上の説明から明らかなように本発明によれば、下部バ
ンプメタルとその上に形成される金属ハンプとが確実に
オーミックコンタクトされるので、接触不良を生じない
高倍軽度の半導体装置が得られ、半導体装置の製造歩留
まりが向上する効果がある。
ンプメタルとその上に形成される金属ハンプとが確実に
オーミックコンタクトされるので、接触不良を生じない
高倍軽度の半導体装置が得られ、半導体装置の製造歩留
まりが向上する効果がある。
また上記した下部バンプメタルの金属酸化膜は着色して
いるので、所定パターンに露光する際の露光時のマスク
合わせが容易となる利点も併せて生じる。
いるので、所定パターンに露光する際の露光時のマスク
合わせが容易となる利点も併せて生じる。
第１図（ａ）より第１図（ｆ）迄は、本発明の方法の−
実施例を示す断面図、 第２図（ａ）より第２図（ｅ）迄は、 の製造方法を示す断面図、 従来の半導体装置 図において、 １はＳｉ基板、２は電極接続パッド、３は絶縁膜、４は
下部バンプメタル、５はレジスト膜、６は金属バンプ、
１１は金属酸化膜を示す。
実施例を示す断面図、 第２図（ａ）より第２図（ｅ）迄は、 の製造方法を示す断面図、 従来の半導体装置 図において、 １はＳｉ基板、２は電極接続パッド、３は絶縁膜、４は
下部バンプメタル、５はレジスト膜、６は金属バンプ、
１１は金属酸化膜を示す。
Claims (1)
- 【特許請求の範囲】 基板（１）の素子形成領域上に電極接続パッド（２）
を形成後、該パッド上を開口した絶縁膜（３）で被覆し
、 該電極接続パッド（２）上に前記電極接続パッド（２）
とその上に形成する金属バンプとのバリヤメタルとなる
下部バンプメタル（４）を形成後、該基板を酸素ガスを
混入した不活性ガス中で熱処理して前記電極接続パッド
（２）と下部バンプメタル（４）とを合金化するととも
に、前記下部バンプメタル（４）の表面を酸化した後、 前記基板（１）上にレジスト膜（５）を形成後、前記下
部バンプメタル（４）上のレジスト膜を選択除去する現
像時に、 前記酸化した下部バンプメタル（４）の表面を前記レジ
スト膜除去剤で除去して下部バンプメタルの活性状態の
表面を露出し、該活性状態の表面を有する下部バンプメ
タル上に金属バンプを形成することで前記下部バンプメ
タルと金属バンプ間にオーミックコンタクトを形成する
ようにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150292A JP2503292B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2150292A JP2503292B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0442539A true JPH0442539A (ja) | 1992-02-13 |
| JP2503292B2 JP2503292B2 (ja) | 1996-06-05 |
Family
ID=15493805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2150292A Expired - Lifetime JP2503292B2 (ja) | 1990-06-08 | 1990-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503292B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6673711B2 (en) * | 2002-02-27 | 2004-01-06 | Advanced Semiconductor Engineering, Inc. | Solder ball fabricating process |
-
1990
- 1990-06-08 JP JP2150292A patent/JP2503292B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6673711B2 (en) * | 2002-02-27 | 2004-01-06 | Advanced Semiconductor Engineering, Inc. | Solder ball fabricating process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503292B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000133667A (ja) | 突起電極の形成方法 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JPH0442539A (ja) | 半導体装置の製造方法 | |
| US5396702A (en) | Method for forming solder bumps on a substrate using an electrodeposition technique | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPS6348427B2 (ja) | ||
| JPS62166522A (ja) | 半導体装置の製造方法 | |
| JPH01166542A (ja) | 半導体装置の製造方法 | |
| JPS61251152A (ja) | バンプ形成方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPH02253626A (ja) | 半導体チップの実装方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| KR950009887B1 (ko) | 반도체 소자의 범프 제조방법 | |
| KR100212496B1 (ko) | 플립칩용 반도체 장치의 제조방법 | |
| JPH0831836A (ja) | 金属層形成方法 | |
| JPH03268431A (ja) | 半導体装置のウェハバンプ形成方法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS59107769A (ja) | 半田流れ防止域の形成方法 | |
| JPH09191012A (ja) | はんだバンプの形成方法 | |
| KR100876286B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH04250628A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 |