JPH02253626A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH02253626A JPH02253626A JP7537289A JP7537289A JPH02253626A JP H02253626 A JPH02253626 A JP H02253626A JP 7537289 A JP7537289 A JP 7537289A JP 7537289 A JP7537289 A JP 7537289A JP H02253626 A JPH02253626 A JP H02253626A
- Authority
- JP
- Japan
- Prior art keywords
- film
- chip
- solder
- semiconductor chip
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims abstract 5
- 238000000576 coating method Methods 0.000 claims abstract 5
- 238000001514 detection method Methods 0.000 abstract description 8
- 230000001681 protective effect Effects 0.000 abstract description 8
- 230000004907 flux Effects 0.000 abstract description 7
- 238000005476 soldering Methods 0.000 abstract description 5
- 238000007747 plating Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 2
- OEDMOCYNWLHUDP-UHFFFAOYSA-N bromomethanol Chemical compound OCBr OEDMOCYNWLHUDP-UHFFFAOYSA-N 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 3
- 229910004813 CaTe Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- MODGUXHMLLXODK-UHFFFAOYSA-N [Br].CO Chemical compound [Br].CO MODGUXHMLLXODK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000001488 sodium phosphate Substances 0.000 description 1
- RYFMWSXOAZQYPI-UHFFFAOYSA-K trisodium phosphate Chemical compound [Na+].[Na+].[Na+].[O-]P([O-])([O-])=O RYFMWSXOAZQYPI-UHFFFAOYSA-K 0.000 description 1
- 229910000406 trisodium phosphate Inorganic materials 0.000 description 1
- 235000019801 trisodium phosphate Nutrition 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体放射線検出素子アレイ等の半導体チッ
プを基板上に実装する方法に関する。
プを基板上に実装する方法に関する。
〈従来の技術〉
半導体チップの基板への実装方法としては、半導体チッ
プにあらかじめハンダバンプを形成しておき、このチッ
プをフェイスダウンで基板上の導体パターンにハンダ付
けする、いわゆるフリップチップ実装方法がある。
プにあらかじめハンダバンプを形成しておき、このチッ
プをフェイスダウンで基板上の導体パターンにハンダ付
けする、いわゆるフリップチップ実装方法がある。
〈発明が解決しようとする課題〉
ところで、フリップチップ実装方法においては、従来、
ハンダ付は時に、ハンダバンプ表面の酸化物を除去する
ためにフラックスを塗布している。
ハンダ付は時に、ハンダバンプ表面の酸化物を除去する
ためにフラックスを塗布している。
このため、チップ表面がフラックスにより汚染されてし
まい、この汚染が表面リーク電流の増加の原因となって
いた。
まい、この汚染が表面リーク電流の増加の原因となって
いた。
また、放射線検出素子チップ等においては、チップ側壁
面近傍の変質に伴うリーク電流の増加を防止する等のた
めに、側壁面を保護膜により被覆して耐環境性の向上を
はかる必要があるが、フリップチップ実装方法では、保
護膜形成時にハンダバンプ表面に強固な酸化膜が形成さ
れるため、保護膜を形成できないという問題が残されて
いた。
面近傍の変質に伴うリーク電流の増加を防止する等のた
めに、側壁面を保護膜により被覆して耐環境性の向上を
はかる必要があるが、フリップチップ実装方法では、保
護膜形成時にハンダバンプ表面に強固な酸化膜が形成さ
れるため、保護膜を形成できないという問題が残されて
いた。
く課題を解決するための手段〉
本発明は、上記の諸問題点を一挙に解決すべくなされた
もので、その実装方法を実施例に対応する第１図を参照
しつつ説明すると、本発明は、ハンダバンプ３の表面を
Ａｕ製膜８により被覆し、次いで半導体チップ１の側壁
面を酸化膜９により被覆したのちに、半導体チップ１の
基板１０への実装を行うことによって特徴づけられる。
もので、その実装方法を実施例に対応する第１図を参照
しつつ説明すると、本発明は、ハンダバンプ３の表面を
Ａｕ製膜８により被覆し、次いで半導体チップ１の側壁
面を酸化膜９により被覆したのちに、半導体チップ１の
基板１０への実装を行うことによって特徴づけられる。
く作用〉
ハンダバンプの表面は、Ａｕ製膜により保護されるので
酸化することはなく、ハンダ付は時にフラックスが不要
になる。しかも、Ａｕ製膜は、チップ側壁面の保護膜形
成時にハンダバンプの酸化を防ぐ。
酸化することはなく、ハンダ付は時にフラックスが不要
になる。しかも、Ａｕ製膜は、チップ側壁面の保護膜形
成時にハンダバンプの酸化を防ぐ。
〈実施例〉
第１図は本発明の実装方法の手順を説明する図である。
まず、公知の方法により、第１図（ａ）に示すように、
ＣａＴｅウェハＷ上に、Ａｕ製の信号取り出し電極１ａ
・・・１ａおよび共通のバイアス電極１ｂを設けてＸ線
検出素子アレイを形成し、次いで、ウェハＷの片面をガ
ラス製の絶縁膜５により被覆した後、各信号取り出し電
極１ａ上にＣｕ製ピラー２およびハンダバンプ３を形成
しておく。
ＣａＴｅウェハＷ上に、Ａｕ製の信号取り出し電極１ａ
・・・１ａおよび共通のバイアス電極１ｂを設けてＸ線
検出素子アレイを形成し、次いで、ウェハＷの片面をガ
ラス製の絶縁膜５により被覆した後、各信号取り出し電
極１ａ上にＣｕ製ピラー２およびハンダバンプ３を形成
しておく。
次に、フォトリソグラフィ法により、絶縁膜５の表面を
レジスト膜６によって被覆した後、化学エツチングによ
りハンダバンプ３表面の酸化物を除去し、次いで無電解
Ａｕメツキ法によりＡｕ製膜８を形成する（第１図〔ｂ
〕）。なお、化学エツチングのエッチャントとしては第
三リン酸ナトリウムの溶液を用いる。
レジスト膜６によって被覆した後、化学エツチングによ
りハンダバンプ３表面の酸化物を除去し、次いで無電解
Ａｕメツキ法によりＡｕ製膜８を形成する（第１図〔ｂ
〕）。なお、化学エツチングのエッチャントとしては第
三リン酸ナトリウムの溶液を用いる。
次に、リフトオフ法により、Ａｕ製膜８の不要な部分を
除去してハンダバンプ３表面のみにＡｕ製膜８を残す（
第１図〔Ｃ〕）。次いで、ダンシングソーによりウェハ
Ｗから検出素子アレイチップ１を切り出した後（第１図
〔ｄ〕）、ブロムメタノール処理を施してチップ１の側
壁面にＴｅ酸化物の保護膜９を形成する（第１図〔ｅ〕
）。このとき、絶縁膜５およびハンダバンプ３表面のＡ
ｕ製膜８は化学的な影響を受けないので、ハンダバンプ
３が酸化されることはない。
除去してハンダバンプ３表面のみにＡｕ製膜８を残す（
第１図〔Ｃ〕）。次いで、ダンシングソーによりウェハ
Ｗから検出素子アレイチップ１を切り出した後（第１図
〔ｄ〕）、ブロムメタノール処理を施してチップ１の側
壁面にＴｅ酸化物の保護膜９を形成する（第１図〔ｅ〕
）。このとき、絶縁膜５およびハンダバンプ３表面のＡ
ｕ製膜８は化学的な影響を受けないので、ハンダバンプ
３が酸化されることはない。
以上の構造のチップ１を、第１図（ｆ）に示すように、
基板１０上にフェイスダウンにより位置決めし、不活性
ガス雰囲気中で２００″Ｃ程度の加熱を行うことによっ
て、基板１０のバッド１０ａにハンダ付けする。ここで
、ハンダバンプ３表面のＡｕ製膜８は加熱時に、ハンダ
中に拡散するので、融解したハンダは基板のパッド１０
ａに充分に濡れる。
基板１０上にフェイスダウンにより位置決めし、不活性
ガス雰囲気中で２００″Ｃ程度の加熱を行うことによっ
て、基板１０のバッド１０ａにハンダ付けする。ここで
、ハンダバンプ３表面のＡｕ製膜８は加熱時に、ハンダ
中に拡散するので、融解したハンダは基板のパッド１０
ａに充分に濡れる。
以上はＣａＴｅ製のＸ線検出素子アレイチップに本発明
を適用した例について説明したが、本発明はこれに限ら
れることなく、例えばＳｔ製の検出素子等、他の半導体
チップに適用可能であることは勿論である。なお、Ｓｉ
製チップの場合、チップ側壁面の保護膜形成には陽極酸
化法を用いる。
を適用した例について説明したが、本発明はこれに限ら
れることなく、例えばＳｔ製の検出素子等、他の半導体
チップに適用可能であることは勿論である。なお、Ｓｉ
製チップの場合、チップ側壁面の保護膜形成には陽極酸
化法を用いる。
〈発明の効果〉
本発明によれば、実装前のハンダバンプ表面をＡｕ製膜
により被覆したので、ハンダバンプが酸化されることは
なく、実装時のハンダ付けにフラックスが不要になる。
により被覆したので、ハンダバンプが酸化されることは
なく、実装時のハンダ付けにフラックスが不要になる。
従って、フラックスによる汚染がなくなり、半導体チッ
プ表面のリーク電流が低減する。さらに、チップ側壁面
に保護膜を形成することが可能になり、半導体チップの
耐環境性が向上する。特に、放射線検出素子チップ等に
おいて問題とされていた、チップ側壁面近傍の変質に伴
うリーク電流を減少させることができる。
プ表面のリーク電流が低減する。さらに、チップ側壁面
に保護膜を形成することが可能になり、半導体チップの
耐環境性が向上する。特に、放射線検出素子チップ等に
おいて問題とされていた、チップ側壁面近傍の変質に伴
うリーク電流を減少させることができる。
第１図は本発明の実装方法の手順を説明する図である。
Claims (1)
- 半導体チップにあらかじめハンダバンプを形成しておき
、このチップをフェイスダウンで基板上のパッドに位置
合わせした後、ハンダバンプをリフローすることにより
、上記半導体チップを基板に実装する方法において、上
記ハンダバンプの表面をＡｕ製膜により被覆し、次いで
上記半導体チップの側壁面を酸化膜により被覆した後に
、上記実装を行うことを特徴とする、半導体チップの実
装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7537289A JPH02253626A (ja) | 1989-03-27 | 1989-03-27 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7537289A JPH02253626A (ja) | 1989-03-27 | 1989-03-27 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02253626A true JPH02253626A (ja) | 1990-10-12 |
Family
ID=13574312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7537289A Pending JPH02253626A (ja) | 1989-03-27 | 1989-03-27 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02253626A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005093816A1 (en) * | 2004-03-05 | 2005-10-06 | Infineon Technologies Ag | Semiconductor device for radio frequency applications and method for making the same |
| US7135770B2 (en) | 2002-02-07 | 2006-11-14 | Nec Corporation | Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection |
| JP2012104817A (ja) * | 2010-11-05 | 2012-05-31 | Raytheon Co | はんだ上での酸化物の生成を抑制する方法 |
-
1989
- 1989-03-27 JP JP7537289A patent/JPH02253626A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135770B2 (en) | 2002-02-07 | 2006-11-14 | Nec Corporation | Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection |
| US7268438B2 (en) | 2002-02-07 | 2007-09-11 | Nec Corporation | Semiconductor element including a wet prevention film |
| US7449406B2 (en) | 2002-02-07 | 2008-11-11 | Nec Corporation | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same |
| US7749888B2 (en) | 2002-02-07 | 2010-07-06 | Nec Corporation | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same |
| WO2005093816A1 (en) * | 2004-03-05 | 2005-10-06 | Infineon Technologies Ag | Semiconductor device for radio frequency applications and method for making the same |
| US8610266B2 (en) | 2004-03-05 | 2013-12-17 | Infineon Technologies Ag | Semiconductor device for radio frequency applications and method for making the same |
| JP2012104817A (ja) * | 2010-11-05 | 2012-05-31 | Raytheon Co | はんだ上での酸化物の生成を抑制する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861345B2 (en) | Method of disposing conductive bumps onto a semiconductor device | |
| US6300234B1 (en) | Process for forming an electrical device | |
| US6130141A (en) | Flip chip metallization | |
| US5413964A (en) | Photo-definable template for semiconductor chip alignment | |
| KR100510543B1 (ko) | 표면 결함이 제거된 범프 형성 방법 | |
| JP2001223293A (ja) | 半導体装置及びその製造方法 | |
| JPH02253626A (ja) | 半導体チップの実装方法 | |
| US8125083B2 (en) | Protective barrier layer for semiconductor device electrodes | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| KR20010021782A (ko) | 반도체 디바이스와 그 제조 방법 | |
| KR100640576B1 (ko) | 유비엠의 형성방법 및 그에 의해 형성된 반도체 소자 | |
| JP2503292B2 (ja) | 半導体装置の製造方法 | |
| JPS59148352A (ja) | 半導体装置の電極形成方法 | |
| JPH0444233A (ja) | 半導体装置 | |
| JPH07142491A (ja) | 半田バンプ形成方法及びそれによって形成されたバンプを有する半導体装置 | |
| JPH0437586B2 (ja) | ||
| KR100247700B1 (ko) | 반도체장치의 제조방법 | |
| KR100212496B1 (ko) | 플립칩용 반도체 장치의 제조방법 | |
| JPH03139841A (ja) | はんだバンプ構造 | |
| JPH10340923A (ja) | 半導体装置の接続方法 | |
| JPH04252094A (ja) | 電子部品の実装方法 | |
| JPH07336019A (ja) | 導体パターンの形成方法 | |
| JPH06112275A (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JPH0344035A (ja) | バンプ電極を有する半導体装置及びその実装方法 | |
| JPS6341020A (ja) | 半導体装置の製造方法 |