JPH0437586B2 - - Google Patents
Info
- Publication number
- JPH0437586B2 JPH0437586B2 JP58143219A JP14321983A JPH0437586B2 JP H0437586 B2 JPH0437586 B2 JP H0437586B2 JP 58143219 A JP58143219 A JP 58143219A JP 14321983 A JP14321983 A JP 14321983A JP H0437586 B2 JPH0437586 B2 JP H0437586B2
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive resin
- resin layer
- large number
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229920005989 resin Polymers 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 229920006254 polymer film Polymers 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は近年、LSI等半導体集積回路の高密度
実装に用いられているフイルム・キヤリヤ方式の
テープ製造方法に関するものである。
実装に用いられているフイルム・キヤリヤ方式の
テープ製造方法に関するものである。
従来例の構成とその問題点
第１図に従来の突起電極付テープキヤリヤを用
いてLSIをボンデイングした例を示す。第１図に
おいて、１は銅リード、２は銅リードのチツエン
グされた領域、３は銅リード先端に残された突起
で金メツキされている。４は樹脂フイルム、５は
半導体デバイス、６は半導体デバイス上のアルミ
電極である。図からわかるようにリード先端の銅
の突起は、リード１の部分２をエツチングして作
られるが、そのエツチング量は銅リード厚の半分
位である。銅リードはボンデイング時に変形が少
ないため、例え先端の突起が金メツキされている
として接合しにくく、アルミボンデイングパツド
６上に金の蒸着膜を形成する必要がある。
いてLSIをボンデイングした例を示す。第１図に
おいて、１は銅リード、２は銅リードのチツエン
グされた領域、３は銅リード先端に残された突起
で金メツキされている。４は樹脂フイルム、５は
半導体デバイス、６は半導体デバイス上のアルミ
電極である。図からわかるようにリード先端の銅
の突起は、リード１の部分２をエツチングして作
られるが、そのエツチング量は銅リード厚の半分
位である。銅リードはボンデイング時に変形が少
ないため、例え先端の突起が金メツキされている
として接合しにくく、アルミボンデイングパツド
６上に金の蒸着膜を形成する必要がある。
さらに、以上述べたキヤリヤテープを作成する
には複雑な工程と必要とし、歩留り、コストの点
で問題が大きい。
には複雑な工程と必要とし、歩留り、コストの点
で問題が大きい。
発明の目的
本発明の目的はこのような従来の問題に鑑み、
容易かつ歩留り良く突起電極を先端部に有するキ
ヤリヤテープの製造方法を提供することにある。
容易かつ歩留り良く突起電極を先端部に有するキ
ヤリヤテープの製造方法を提供することにある。
発明の構成
本発明は予かじめ別基板に金等の突起電極を形
成しておき、通常のフイルムキヤリヤ方式で使用
するテープキヤリヤのリード先端に前記突起電極
を転写する方式において、主として突起電極を形
成する方法に関するものである。即ち、本発明は
表面に導電層を有する基板上の絶縁膜を形成し、
さらにその上にポジ型感光性樹脂膜を塗布し、し
かる後、前記樹脂膜の所定部に微細光スポツトを
照射し、現像した後に、前記樹脂膜をマスクとし
て前記絶縁膜をエツチングし突起電極形成用の窓
を形成するものである。
成しておき、通常のフイルムキヤリヤ方式で使用
するテープキヤリヤのリード先端に前記突起電極
を転写する方式において、主として突起電極を形
成する方法に関するものである。即ち、本発明は
表面に導電層を有する基板上の絶縁膜を形成し、
さらにその上にポジ型感光性樹脂膜を塗布し、し
かる後、前記樹脂膜の所定部に微細光スポツトを
照射し、現像した後に、前記樹脂膜をマスクとし
て前記絶縁膜をエツチングし突起電極形成用の窓
を形成するものである。
さらに、本発明は単位領域内の窓は微細光スポ
ツトの移動により行ない、単位領域間は基板載置
台を移動させることにより基板全域にわたり効率
よくかつ精度よく突起電極形成用の窓を形成する
方法を含むキヤリヤテープの製造方法である。
ツトの移動により行ない、単位領域間は基板載置
台を移動させることにより基板全域にわたり効率
よくかつ精度よく突起電極形成用の窓を形成する
方法を含むキヤリヤテープの製造方法である。
実施例の説明
第２図は本発明の一実施例に関る製造法を部分
断面図で示したものである。第２図において、２
１は基板、２２は導電層、２３は絶縁層、２４は
感光性樹脂、２５は光を導くガイド、２６は紫外
光（微細光スポツト）、２７は露光された領域、
２８はエツチングにより形成された窓、２９は突
起電極、２９′はリード３１に転写された突起電
極、３０は樹脂フイルム、３１はフイルム３０か
らなるテープキヤリヤのリードである。
断面図で示したものである。第２図において、２
１は基板、２２は導電層、２３は絶縁層、２４は
感光性樹脂、２５は光を導くガイド、２６は紫外
光（微細光スポツト）、２７は露光された領域、
２８はエツチングにより形成された窓、２９は突
起電極、２９′はリード３１に転写された突起電
極、３０は樹脂フイルム、３１はフイルム３０か
らなるテープキヤリヤのリードである。
第２図からわかるように、Ａのごとく基板２１
上に導電層２２を形成する。但し基板が金属でか
つメツキできる場合は特に導電層を設ける必要は
ない。次にＢに示す如く、全面に絶縁層２３を形
成する。前記絶縁層としてはシリコンの酸化膜や
窒化膜あるいは耐熱性樹脂膜等が良い。次にＣに
示す如く、感光性樹脂膜２４を塗布するが、この
場合、ポジ型即ち光が照射された領域が現像処理
により除去されえるものが良い。この状態で、Ｄ
に示す如くガイド２５をリード３１のピツチと等
しいピツチで送りながら感光性樹脂膜２４の所定
位置に紫外光２６を照射する。Ｄにおいて２７は
露光された領域を示している。所定の場所を照射
した後現像処理を行ない、前記感光性樹脂膜をマ
スクとして絶縁層２３をエツチングする(E)。
上に導電層２２を形成する。但し基板が金属でか
つメツキできる場合は特に導電層を設ける必要は
ない。次にＢに示す如く、全面に絶縁層２３を形
成する。前記絶縁層としてはシリコンの酸化膜や
窒化膜あるいは耐熱性樹脂膜等が良い。次にＣに
示す如く、感光性樹脂膜２４を塗布するが、この
場合、ポジ型即ち光が照射された領域が現像処理
により除去されえるものが良い。この状態で、Ｄ
に示す如くガイド２５をリード３１のピツチと等
しいピツチで送りながら感光性樹脂膜２４の所定
位置に紫外光２６を照射する。Ｄにおいて２７は
露光された領域を示している。所定の場所を照射
した後現像処理を行ない、前記感光性樹脂膜をマ
スクとして絶縁層２３をエツチングする(E)。
しかる後感光性樹脂を除去すれば絶縁層２３に
窓２８を有する基板ができる。この状態で導体層
２２を電極として金メツキすれば突起電極２９が
形成される(F)。次にテープキヤリヤのリード３１
の先端を突起電極２９に位置合せしてボンデイン
グすればリード３１の先端に突起電極２９′が転
写される（Ｇ）。ここに、突起電極２９′の材質と
しては銀、鉛−錫半田等が同様に使用できる。
窓２８を有する基板ができる。この状態で導体層
２２を電極として金メツキすれば突起電極２９が
形成される(F)。次にテープキヤリヤのリード３１
の先端を突起電極２９に位置合せしてボンデイン
グすればリード３１の先端に突起電極２９′が転
写される（Ｇ）。ここに、突起電極２９′の材質と
しては銀、鉛−錫半田等が同様に使用できる。
第２図Ｄの工程において、紫外光２６のスポツ
トサイズは突起電極２９の形状を考慮して決めら
れ、紫外光２６の送りピツチはリード３１のピツ
チに一致させて設定される。
トサイズは突起電極２９の形状を考慮して決めら
れ、紫外光２６の送りピツチはリード３１のピツ
チに一致させて設定される。
また、本実施例によるフイルムキヤリヤを用い
て半導体集積回路を実装する場合、第２図Ｄの工
程において半導体集積回路の１チツプ内の突起電
極２９用の窓２８を形成するには紫外光２６を移
動させ、チツプ間の送りには基板２１を搭載した
ステージを移動させることが１チツプ内の突起電
極２９の位置精度確保のために好ましい。
て半導体集積回路を実装する場合、第２図Ｄの工
程において半導体集積回路の１チツプ内の突起電
極２９用の窓２８を形成するには紫外光２６を移
動させ、チツプ間の送りには基板２１を搭載した
ステージを移動させることが１チツプ内の突起電
極２９の位置精度確保のために好ましい。
発明の効果
本発明の製造方法では、紫外光のスポツトサイ
ズを突起電極をメツキするための窓の大きさに設
定しているため、高価なマスク及び高価な露光装
置が不要であり、設計変更に際して紫外光と基板
を載置したテーブルの移動を制御するシステムに
露光位置を入力してやるだけで良く即応性があ
る。本発明の製造方法では第２図Ｄの工程は感光
性樹脂２４を紫外光２６で露光するだけであり装
置が簡便で取扱いが容易かつ安全である。但し絶
縁層２３をエツチングする必要があるが、これは
絶縁層と感光性樹脂のエツチレートをうまくとれ
るよう選択すれば、ドライエツチング化は可能で
あり、特別の装置を必要としない。
ズを突起電極をメツキするための窓の大きさに設
定しているため、高価なマスク及び高価な露光装
置が不要であり、設計変更に際して紫外光と基板
を載置したテーブルの移動を制御するシステムに
露光位置を入力してやるだけで良く即応性があ
る。本発明の製造方法では第２図Ｄの工程は感光
性樹脂２４を紫外光２６で露光するだけであり装
置が簡便で取扱いが容易かつ安全である。但し絶
縁層２３をエツチングする必要があるが、これは
絶縁層と感光性樹脂のエツチレートをうまくとれ
るよう選択すれば、ドライエツチング化は可能で
あり、特別の装置を必要としない。
第１図は従来の突起電極付テープをボンデイン
グした状態の断面図、第２図Ａ〜Ｇは本発明のフ
イルムキヤリヤテープの製造工程の一実施例を示
す断面図である。 ２１……基板、２２……導電層、２３……絶縁
層、２５……紫外光ガイド、２６……紫外光、２
８……開孔、２９……金突起電極、３０……樹脂
フイルム、３１……リード。
グした状態の断面図、第２図Ａ〜Ｇは本発明のフ
イルムキヤリヤテープの製造工程の一実施例を示
す断面図である。 ２１……基板、２２……導電層、２３……絶縁
層、２５……紫外光ガイド、２６……紫外光、２
８……開孔、２９……金突起電極、３０……樹脂
フイルム、３１……リード。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも表面が導電層である基板上に絶縁
層を形成する工程と、前記基板上にポジ型の感光
性樹脂層を形成する工程と、微細光スポツトを順
次位置を変えながら照射して前記微細光スポツト
と略々同程度の大きさの露光部を前記感光性樹脂
層に多数個形成する工程と、前記感光性樹脂層を
現像して前記露光部を除去する工程と、前記感光
性樹脂層をマスクとしてエツチングし前記絶縁層
に窓を形成する工程と、前記感光性樹脂層を除去
した後前記導電層を一方の電極としてメツキし前
記窓に突起電極を形成する工程と、リードを前記
突起電極に位置合わせし加熱、圧接することによ
り前記突起電極を前記リードに転写する工程とを
有するキヤリヤテープの製造方法。 ２ 露光部を感光性樹脂層に多数個形成する工程
が、微細光スポツトを移動して感光性樹脂層の第
１の区画内に多数個の露光部を形成する工程と、
基板を移動して第２の区画内に前記工程をくり返
して多数個の露光部を有する多数個の区画を形成
する工程とからなる特許請求の範囲第１項記載の
キヤリヤテープの製造方法。 ３ 絶縁層がシリコン窒化膜、シリコン酸化膜ま
たは金属酸化膜であることを特徴とする特許請求
の範囲第１項記載のキヤリヤテープの製造方法。 ４ 絶縁層が高分子膜であることを特徴とする特
許請求の範囲第１項記載のキヤリヤテープの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143219A JPS6034048A (ja) | 1983-08-04 | 1983-08-04 | キャリヤテ−プの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143219A JPS6034048A (ja) | 1983-08-04 | 1983-08-04 | キャリヤテ−プの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6034048A JPS6034048A (ja) | 1985-02-21 |
| JPH0437586B2 true JPH0437586B2 (ja) | 1992-06-19 |
Family
ID=15333658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143219A Granted JPS6034048A (ja) | 1983-08-04 | 1983-08-04 | キャリヤテ−プの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6034048A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63212803A (ja) * | 1987-03-02 | 1988-09-05 | Mitsubishi Kasei Corp | 変位計測装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
-
1983
- 1983-08-04 JP JP58143219A patent/JPS6034048A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6034048A (ja) | 1985-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5246880A (en) | Method for creating substrate electrodes for flip chip and other applications | |
| US7579684B2 (en) | Methods for packing microfeature devices and microfeature devices formed by such methods | |
| US6861345B2 (en) | Method of disposing conductive bumps onto a semiconductor device | |
| TW477043B (en) | Flip-chip type semiconductor device with stress-absorbing layer made of thermosetting resin and its manufacturing method | |
| JPH0213949B2 (ja) | ||
| JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
| JPH0783038B2 (ja) | 半田を除去するための方法及び装置 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP2002111148A (ja) | 回路基板及び回路基板の製造方法 | |
| JPH0437586B2 (ja) | ||
| KR100335546B1 (ko) | 지지바에 기초한 반도체 디바이스 제조 방법 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH05291260A (ja) | バンプ形成方法 | |
| JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JPH0917794A (ja) | バンプ形成方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JPH02253626A (ja) | 半導体チップの実装方法 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JPH05183018A (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JPH04323842A (ja) | 回路部品搭載用中間基板の製造法 | |
| JPS6012749A (ja) | キヤリヤテ−プ製造方法 | |
| JPH0685007A (ja) | フィルムキャリアテープ及びその製造方法 | |
| JPH0786287A (ja) | バンプの形成方法 |