JPH0444233A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0444233A JPH0444233A JP14960190A JP14960190A JPH0444233A JP H0444233 A JPH0444233 A JP H0444233A JP 14960190 A JP14960190 A JP 14960190A JP 14960190 A JP14960190 A JP 14960190A JP H0444233 A JPH0444233 A JP H0444233A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- forming
- semiconductor device
- semiconductor substrate
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、半導体装!の電極パッドに関する。
[発明の概要]
この発明は、半導体装置において、電極パッド部以外を
電極パッド部より低くすることにより、半導体装置の回
路基板へのギヤングボンディングを可能にしたものであ
る。
電極パッド部より低くすることにより、半導体装置の回
路基板へのギヤングボンディングを可能にしたものであ
る。
〔従来の技術]
従来、まず第2図(a)に示すように、半導体基板1上
に絶縁層3を形成する0次に、第2図(b)に示すごと
くアルミ等の電極パッド4を形成する0次いで、第2図
(C)に示すように電極パッド部以外に保護[115を
形成することにより電極パッド4を形成している。
に絶縁層3を形成する0次に、第2図(b)に示すごと
くアルミ等の電極パッド4を形成する0次いで、第2図
(C)に示すように電極パッド部以外に保護[115を
形成することにより電極パッド4を形成している。
[発明が解決しようとする課H]
しかし、往来の方法では、ギヤングポンデイン等を行う
際、リード端子又は半導体装置の電極パッド上にバンブ
を必要とするため、複雑な工程を追加しなくてはならな
いという欠点を有していた。
際、リード端子又は半導体装置の電極パッド上にバンブ
を必要とするため、複雑な工程を追加しなくてはならな
いという欠点を有していた。
そこで、この発明は従来のこのような欠点を解決するた
め、?j!雑な工程を追加することなくギヤングボンデ
ィングが可能な半導体装置を提供することを目的として
いる。
め、?j!雑な工程を追加することなくギヤングボンデ
ィングが可能な半導体装置を提供することを目的として
いる。
[課題を解決するための手段1
上;己課題を解決するために、この発明においては、電
極パッド部以外の半導体基板をエツチングすることによ
りギヤングボンディングを可能にした。
極パッド部以外の半導体基板をエツチングすることによ
りギヤングボンディングを可能にした。
(作用]
上記のように、電極パッド部以外の半導体基板をエツチ
ングすることにより、電極パッドはそれ以外の部分より
突起することになり、バンブを形成せずギヤングボンデ
ィングが可能となる。
ングすることにより、電極パッドはそれ以外の部分より
突起することになり、バンブを形成せずギヤングボンデ
ィングが可能となる。
以下に、この発明の半導体装置実施例を図面に基づいて
説明する。第1図(a)に示すように、半導体基板lに
ホトレジスト2を塗布し、露光、現像により電極パッド
となる部分にパターンを形成する0次に第1図(b)に
示すように半導体基板1をエツチングする。この時エツ
チングする深さは、半導体装置を形成する最大の厚み以
上とする0次に、ホトレジスト2を除去した後、第1図
(C)に示すごと(絶縁層3を形成する0次に第1図(
d)に示すようにアルミ等の電極パッド4を形成する0
次いで第1図(e)に示すように電極パッド部以外に保
護膜5を形成することにより電極パッドを形成する。
説明する。第1図(a)に示すように、半導体基板lに
ホトレジスト2を塗布し、露光、現像により電極パッド
となる部分にパターンを形成する0次に第1図(b)に
示すように半導体基板1をエツチングする。この時エツ
チングする深さは、半導体装置を形成する最大の厚み以
上とする0次に、ホトレジスト2を除去した後、第1図
(C)に示すごと(絶縁層3を形成する0次に第1図(
d)に示すようにアルミ等の電極パッド4を形成する0
次いで第1図(e)に示すように電極パッド部以外に保
護膜5を形成することにより電極パッドを形成する。
[発明の効果1
この発明は以上説明したように、複雑なバンブ工程を追
加することなく、突起1i極バツドを形成出来、ギヤン
グボンディング等の実装を可能とする効果がある。
加することなく、突起1i極バツドを形成出来、ギヤン
グボンディング等の実装を可能とする効果がある。
第1図(a)〜(e)はこの発明の半導体装置の製造工
程順断面図、第2図(a)〜(c)は従来の半導体装置
の製造工程順断面図である6・半導体基板 ・ホトレジスト ・絶縁膜 ・電極パッド ・保護膜 以上 出願人 セイコー電子工業株式会社
程順断面図、第2図(a)〜(c)は従来の半導体装置
の製造工程順断面図である6・半導体基板 ・ホトレジスト ・絶縁膜 ・電極パッド ・保護膜 以上 出願人 セイコー電子工業株式会社
Claims (1)
- 電極パッド部以外の半導体基板が、前記電極パッド部
より低いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14960190A JPH0444233A (ja) | 1990-06-07 | 1990-06-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14960190A JPH0444233A (ja) | 1990-06-07 | 1990-06-07 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0444233A true JPH0444233A (ja) | 1992-02-14 |
Family
ID=15478772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14960190A Pending JPH0444233A (ja) | 1990-06-07 | 1990-06-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0444233A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529375A (ja) * | 1991-07-23 | 1993-02-05 | Murata Mfg Co Ltd | 半導体装置 |
-
1990
- 1990-06-07 JP JP14960190A patent/JPH0444233A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529375A (ja) * | 1991-07-23 | 1993-02-05 | Murata Mfg Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH029198A (ja) | 基板上に金属層を付着する方法 | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
JPH01266786A (ja) | 混成集積回路の製造方法 | |
JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
JPH0444233A (ja) | 半導体装置 | |
JPH02253626A (ja) | 半導体チップの実装方法 | |
JPH08288335A (ja) | 基板接続方法 | |
JP2534496B2 (ja) | 半導体装置の製造方法 | |
JPS58197748A (ja) | 半導体装置の製造方法 | |
JP3400962B2 (ja) | 配線基板の製造方法 | |
KR100212496B1 (ko) | 플립칩용 반도체 장치의 제조방법 | |
JP2020047793A (ja) | 半導体装置の製造方法 | |
JPH04316339A (ja) | 半導体装置の製造方法 | |
JPH06112356A (ja) | バンプ付薄膜多層回路基板 | |
JPH0795556B2 (ja) | テープキャリアの製造方法 | |
JPH0463434A (ja) | 半導体装置 | |
JPH05327179A (ja) | プリント配線基板の製造方法 | |
JPS6015928A (ja) | パタ−ン形成方法 | |
JPH0437586B2 (ja) | ||
JPS63160330A (ja) | マスクアライメントの方法 | |
JPS61100981A (ja) | 半導体装置の製造方法 | |
JPH03127827A (ja) | 半導体装置の製造法 | |
JPS6046049A (ja) | 半導体装置の製造方法 | |
JPH01292893A (ja) | プリント配線基板の製造方法 | |
JPH0342498B2 (ja) |