JPH05502138A - 多層配線における相互接続部およびその形成方法 - Google Patents

多層配線における相互接続部およびその形成方法

Info

Publication number
JPH05502138A
JPH05502138A JP2514578A JP51457890A JPH05502138A JP H05502138 A JPH05502138 A JP H05502138A JP 2514578 A JP2514578 A JP 2514578A JP 51457890 A JP51457890 A JP 51457890A JP H05502138 A JPH05502138 A JP H05502138A
Authority
JP
Japan
Prior art keywords
thickness
organic
metal
organic material
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2514578A
Other languages
English (en)
Other versions
JPH088302B2 (ja
Inventor
チャング、ケネス
チョローユ、ジョージ
クマー、アナンダ、エイチ.
ステイメル、ヘインズ、オー.
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH05502138A publication Critical patent/JPH05502138A/ja
Publication of JPH088302B2 publication Critical patent/JPH088302B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143Masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/146Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】
バイアの自動整合を特徴とする 多層薄膜配線方法 [技術分野] 本発明は基板上に多層配線パターンを形成する方法に関する。詳細にいえば、配 線及び相互接続金属皮膜の両方を有するポリイミド・オーバーレイヤを製造する 自動整合方法に関する。この態様で製造された各層はその構造及び完全性の両方 の点で独自のものである。 [背景技術] 半導体パッケージ技術は最新のデバイスに要求されるスピード及び寸法上の要件 のため、共焼成金属皮膜を有する単純な焼結無機誘電体以上のものに進んでいる 。有機誘電体の薄金属皮膜層を使用することは、新しい技術上の要件を対象とし た解決策として広(受は入れられるようになっている。理想的な場合には、標準 的な焼結無機材料の基礎基板は、パッケージの次のレベル(たとえば、ピン)、 基本電源配線、及び複数の有機単一配線層を支持する金属被覆頂面との嵌合する ための相互接続性をもたらす。焼結無機基板の頂面に関連する単一の金属皮膜を 備えた5枚程度の薄有機層を有する構造が提案されている。しかしながら、半導 体及びパッケージ処理産業において標準的な処理技法を使用した多層金属皮膜有 機構造の製造は、達成するのが困難である。 金属皮膜はりフトオフ技法の制限から困難なものである。 リフトオフの場合、基板は重合放射線感受性層(レジスト層)でコーティングさ れ、その後、金属皮膜を付着させることが望まれる領域の下地基板を露出させる ような態様でパターン化される。次いで、金属皮膜が露出された基板領域及びレ ジスト・パターン上に付着される。「リフトオフ」はパターン化されたレジスト 材料を、望ましくない金属皮膜とともに溶解または除去し、所望する金属パター ンを残す場合に行われる。次いで、残留した金属の周囲への所望の誘電体の付着 、及びこれの平坦化が必要とされる。この製造技法の欠点としては、特に所望の 金属皮膜の線幅がきわめて細い場合に、所望の金属皮膜が、レジスト及び所望し ない金属皮膜とともに除去される可能性が高いことが挙げられる。さらに、パタ ーン化には、基板の下地領域への金属の付着、及びこれによる下地領域との接続 を達成するために、正確な整合が必要である。 化学−機械的研磨という金属付着除去技法は、所望の金属皮膜の不必要な除去の 問題に適切に対処したものであり、同時に形成された金属パターンの周囲に所望 の誘電体を付着するステップを省略できるようにする可能性を有するものであっ た。化学−機械的研磨において、重合放射線感受性レジスト層が実際に、電子デ バイスのための適切な絶縁材として機能できる場合に、これを誘電体として残す ことができる。しかしながら、下地基板を接触させるための適切な整合が困難な ことに、化学−機械的方法は対処していない。整合は処理が困難であるだけでな く、最終的な構造も制限する。整合の問題に対する共通した解決策は、下になる 形状を確保するために、以降の各層によって徐々に大きな形状を付着することに よって過度に補償することである。結果として、この機構の「成長」及び電気的 な短絡の問題から、層の数が制限されることになる。 多層有機構造の製造に関するその他の問題には、関連した金属皮膜と重合体の以 降に付着された層の両方の、重合体への接着が含まれている。有機層の接着、機 械的完全性及び電気的完全性は、有機層に対して行われる処理の量及びタイプの 影響を受ける。したがって、金属皮膜の処理を最小限とし、材料の特性で妥協を し、これによって構造の機械的及び電気的完全性に妥協をすることのないように することが望ましい。 従来、本明細書で配線層ならびにバイア/相互接続層と定義するようなあるレベ ルの有機パッケージを製造するのに必要なステップは、下記のステップを包含し ている。 (a)第1有機レジスト層の付着、 (b)微細な形状を設けたマスクによる第1有機レジスト層のパターン化(パタ ーン化の技法によっては、付加的な除去ステップを含むこともある)、(C)第 1パターン化レジスト層上、及びその周囲への配線金属皮膜の付着、 (d)所望の金属パターンを残した、レジスト層及び過剰な下地金属の除去、 (e)所望の配線金属パターン上、及びその周囲への第1絶縁材の付着、 (f)配線金属上の過剰な第1絶縁材の除去、(g)第2有機レジスト層の付着 、 (h)他の微細な形状を設けたマスクによる第2有機レジスト層のパターン化( この場合も、付加的な除去ステップが必要となることがある)、 (i)第2パターン化レジスト層上、及びその周囲へのバイア金属皮膜の付着、 (j)第2レジスト層及び下地バイア金属皮膜の除去、(k)バイア金属皮膜上 、及びその周囲への第2絶縁材の付着、ならびに (1)バイア金属皮膜の表面からの過剰な第2絶縁材の除去。 上述し、またチョウ(Chow)他の特許明細書第4702792号で教示され ているような化学−機械的研磨の発明は、プロセスのいくつかのステップを省き 、プロセスは次のように統合された。 (a)第1パターン化可能絶縁層の付着、(b)微細形状マスクによる第1パタ ーン化可能絶縁層のパターン化(パターン化及び除去両方のステップを含むこと もある)、 (c)第1絶縁層上、及びその周囲への配線金属皮膜の付着、 (d)第1絶縁層の表面に付着した過剰な金属皮膜の化学−機械的研磨による除 去、 (e)第2パターン化可能絶縁層の付着、(f)微細形状マスクによる第2パタ ーン化可能絶縁層のパターン化(この場合も、パターン化及び除去のステップを 含むこともある)、 (g)第2パターン化絶縁層上、及びその周囲へのバイア金属皮膜の付着、なら びに (h)化学−機械的研磨による、第2絶縁層の表面からの過剰なバイア金属皮膜 の除去。 処理には依然、各パターン化ステップにおける細かなマスク、及び2回の厳密な 研磨ステップが必要である。製造方法をさらに単純化し、結果として得られる構 造の容易性及び完全性の両方を確保する必要がある。 したがって、本発明の目的は、多層金属皮膜有機層を製造する方法を提供し、良 好な機械的及び電気的完全性を有する、結果として得られる構造を提供すること である。 本発明の他の目的は、多層金属皮膜有機構造の製造のための処理要件を軽減する ことである。 本発明のさらに他の目的は、多層金属及び有機構造を製1する「自動整合」方法 を提供し、整合の問題を軽減することである。 本発明のさらにまた他の方法は、整合の問題による形状の「成長」を回避するこ とである。 [発明の開示] これら及び他の目的は本発明において実現されるものであって、金属皮膜を2回 施した有機材料のレベルを製造するものである。配線及びバイア/相互接続金属 皮膜を、最初に付着した有機層のパターン開口に順次付着する。微細形状への接 続のため、有機物上の配線金属皮膜は後で付着される場合金属皮膜に対する自動 整合マスクとして働き、配線金属皮膜とバイア金属皮膜を組み合わせた高さは、 最初に付着された有機物の高さと同じである。より大きな下地の金属皮膜との接 続のために、ブランケット第2有機層を大きな配線形状上に付着し、パターン化 して、後で付着されるバイア金属皮膜のためのバイア・ホールを設ける。第2有 機層をこれらの大きな形状の領域を除いて、すべて除去してから、バイア金属皮 膜を付着する。平坦な構造を得るための研磨ないし機械加工を、バイア金属の付 着後に行う。結果として、バイア層が少なくとも配線層と同程度の微細な形状を 備えている、配線層とバイア層からなるレベルが得られる。したがって、整合の 問題による形状の望ましくない「成長」が回避される。有機層間の界面がほとん どな(、また有機物が一関連する金属皮膜と充分に接着するので、有機層の「層 剥離」ないし分離も排除される。 本発明を添付図面を参照して詳細に説明する。 第1図は、第1パターン化重合体層上、及びその周囲への第1すなわち配線金属 皮膜の付着を示す図である。 第2図は、第1重合体層及び第1金属皮膜付着上のブランケット付着の図である 。 第3図は、パターン化後の第2重合体層の図である。 第4図は、相互接続ないしバイア金属層の付着後の構造の図である。 第5図は、本発明によって作成され、配線レベル及び相互接続レベルの両方の金 属皮膜を包含するレベルの最終構造の図である。 [発明の詳細な説明] 本発明によれば、第1図のパターン化可能有機材料の第1層13が基板12上に 付着される。基板は上述の下地無機材料であっても、前もって付着した金属皮膜 有機層であってもよい。有機材料はデバイスで必要とされる電気絶縁標準に合致 しなければならない。さらに、有機材料はパターン化が容易で、かつ以降の金属 付着技法に耐えることができなければならない。事前イミド化感光性ポリイミド は本発明の要件によく適合したものである。ポリイミドをスプレーまたはスピニ ングによって塗布し、半導体の分野で周知のような均一の層を達成することがで きる。加硫層の厚さは配線層の厚さT1と、あるレベルの配線層と次のレベルの 配線層の間に最低限必要な絶縁材の厚さT2の合計よりも若干大きなものとなる 。(T1+T2)は第5図にもっともよ(示されており、この図において、T1 は配線層18の厚さであり、T2は領域16における下地配線層18上の第2の 有機層19の厚さである。連続した層における配線層の間の絶縁層の最低限必要 な厚さT2は、最終構造の電気的要件及び使用される材料の特性を与えた場合に 、当分野の技術者によって容易に決定される。上述の感光性ポリイミドを使用す る場合、所与のレベルの加硫された総厚(TI+T2)は10−20ミクロンの 範囲となる。本発明の方法及び構造を広範囲の材料で利用できる。したがって、 本明細書を完全なものとするために参照する寸法に限定する必要はない。 説明上感光性ポリイミドとする有機材料の付着された最初の層は次いで、形状マ スクを通して露光する事によってパターン化される。当分野で周知のように、ポ リイミドを照射し、次いで照射された部分または照射されていない部分のいずれ かを溶解できる溶剤に露出することによって現像されるように、重合体を選択し 、ポジ型またはネガ型いずれかのレジストとすることができる。必要なのは、配 線を行い、かつ所々で、金属皮膜を下地の基板に接触させることの両方を行うた めに金属皮膜を付着するのが望まれる領域の基板表面から重合体を除去すること である。チバ・ガイギー412などの事前イミド化感光性ポリイミドを使用した 場合、ポリイミドを広帯域紫外線露光によって照射し、照射されたレジストを、 キシレン中のガンマブチルラフタンという現像材で1−5分間現像することによ って、パターン化が達成される。ポリイミド以外の有機材料を本発明で考えるこ とができるが、ただし、これらがデバイスに望まれる絶縁特性を有していること 、及び選択された材料が容易にパターン化できることを条件とする。レーザ・ア ブレーションはその高い指向性を考えた場合、本発明に適したパターン化方法で ある。 さらに、誘電体マスクを通したレーザ・アブレーションは有機材料及び下地基板 を化学現像剤または溶剤に長時間露出させることを必要としないパターン化手段 である。当分野の技術者には、重合体層にパターン開口を得るための他の方法が 明かであろうが、この方法自体は本発明に重要ではないのであるから、特許の範 囲に影響を及ぼすものではない。 第1重合体層13をパターン化し、エツチングして、下地基板12の第1図の配 線金属皮膜を希望する箇所の領域14.15及び16を露出すると、配線金属皮 膜18が付着される。 配線パターンは最終製品に対する要件によって左右されるが、おそらくは下地の 金属皮膜に第1図において17で示すように少な(とも1カ所で接触する。関連 する材料、すなわち下地基板ないしレベル、及び製造中のレベルの第1有機層に よって画定される制約を与えれば、この場合も、任意適当な金属皮膜を付着する ことができる。有用な金属皮膜はCr−Cu−Crのサンドイッチであり、この 場合、最初と最後に付着されるクロムが無機基板、下地または以降に付着される 有機層、及びその他の金属皮膜に対して優れた接着をもたらす。銅は必然的に優 れた導電性をもたらす。金属の好ましい付着方法は蒸着であり、高い指向性を与 える。垂直形状及び平坦な水平表面にスパイクがないことである。スパッタリン グは不適当な手段であるが、その他の周知の技法はこれらが所望の垂直で、平坦 な形状をもたらすのであれば、適当なものである。配線層18は完成した構造の 一部として領域14.15及び16に残る。しかし、従来の方法と異なり、パタ ーン化されたポリイミドの表面に付着されている過剰な金属18′は、製造のこ の段階では除去されない。実際には、ポリイミド上にある18′ の金属は、以 降の処理のための自動整合マスクとして働く。 第2図の第2のブランケット有機層19がここで、配線層及び金属皮膜の付着し た第1のポリイミド・パターン13上に付着される。第2の有機材料は第1の有 機層のものと同じものであっても、異なるものであってもよい。第2の有機層を 塗布する上述のスプレーやスピニングなどの付着技法を任意に選択し、第1有機 層ならびにその上の配線金属皮膜の厚さをカバーするのに充分な厚さの比較的一 様なブランケット層をもたらす。層19の厚さはしたがって、Tよ十T2以上と なる。 第2の有機層のパターン化が次の製造ステップとなる。説明のため、設計要件は 以下の通りとする。配線レベルの線とと同じ線幅を有するバイアが、領域14及 び15に必要である。また、領域16において幅の広い金属配線形状(たとえば 、パッド)に接触するために、領域14及び15におけるものと同じ断面を有す るバイアが必要である。これらの設計の基本原則を使用した場合、従来は、各形 状を有する詳細なマスクが必要であり、また各部分の整合はきびしいものであっ た。しかしながら、第1の配線金属18′が第1の有機層に残されるのであるか ら、第2の有機層全体を、下地金属と同じ断面を有するバイアを希望するこれら の領域14及び15から除去することができる。したがって、要約すると、配線 層とバイア層の断面が同一である場合、中間構造は第2のバイア金属皮膜と自動 整合する。したがって、第2の有機層をパターン化する際に、多くの領域に必要 なものは、全体マスクだけとなる。バイア層の形状が下地の配線層の形状よりも 小さい断面を有している、16などの領域において、整合は副次的な問題である が、下記のような大きな目標を有している。第2の有機層19のバイア・ホール 20は下にある配線形状と接触するバイア金属皮膜を付着するために設けられて いる。実際には、本発明を使用すると、マスクの機能がほぼ逆のものとされ、か つマスクの要件が全体的に緩和される。 バイア層を露出するために使用されるマスクは本質的に、目標領域が小さく、整 合がきびしい領域14及びISにおいて「ブロックアウト」マスクとして働き、 目標が大きく、製造の要件がきびしくない領域16において「形状Jマスクとし て働く。 パターン化された第2有機層のエツチングが次に行われる。 02反応性イオン・エツチング(RI E)などの指向性が高いエツチング法を 使用して、希望しない第2の有機材料を除去するのが好ましい。指向性エツチン グはバイアの外形20の精度だけでなく、第1の有機層へのエツチングを回避す るためにも好ましい。上述のように、第1及び第2の有機層は同じ材料である必 要はない。異なる材料を選択した場合、第2の材料に対するエツチングの制約は 緩和され、希望するバイアの外形を得ることができる。この場合も、指向性の高 いレーザ・アブレーション技法がここで有用であることに留意するのが適当であ る。 第2の有機材料が希望する領域以外のすべての領域から除去されたら、バイア金 属皮膜を付着することができる。研磨がこのステップの後で行われるので、バイ ア金属皮膜に対する付着の要件は緩和される。しかしながら、付着層の均一性か ら、ならびに蒸着が他の関連する材料に有害ではないことから、蒸着は依然好ま しい方法である。Cr−Cu−Crはバイア・レベルならびに配線レベルに適切 で、好ましい金属皮膜である。バイア金属の付着をエツチング・ステップに先行 させ、Crを表面から除去し、金属の界面における抵抗を最小限とするのが有利 なことがある。バイア金属皮膜21は平坦化後の次のレベルへの接続を行うのに 充分な厚さ、すなわち本質的に、連続したレベルの配線層間の最小絶縁厚さと同 じ厚さT2まで付着される。 最後のステップは、構造の表面を平坦化することである。 機械加工または化学−機械的研磨、あるいはその両方を用いて、領域14及び1 5のバイア層金属皮膜の頂面までの過剰なバイア金属皮膜、第2の有機層、及び 過剰な配線層金属皮膜を除去することができる。平坦化を機械加工によって達成 する場合、機械加工をきわめて高い精度の態様で行わなければならない。領域1 4及び15のバイア層金属皮膜の表面は第1有機層の頂面と同じ深さでなければ ならない。第5図に示す、結果として得られる構造は関連する誘電体とともに配 線層及びバイア層を組み込んだルベルからなっている。上記のプコセスを反復し て、連続したレベルを製造する。次のレベルに対する有機材料の接着を促進する ため、各レベルの頂面にある有機物を処理することが望ましいことがある。しか しながら、特に好ましいCr及びポリイミドを利用した場合、金属対有機物の接 着が優れているので、所与のレベル内の接着は、問題ではない。さらに、所与の レベル内には、有機物対有機物の界面の点はあまりない。したがって、この構造 には、従来技術の構造の剥離が困難であるという問題がない。微細な形状が見い だされる領域において単一の有機層を使用することは本発明独自のものであって 、剥離の問題を排除することだけではなく、自動整合の機能でも有利である。 さらに、連続したレベルを製造する場合、バイア/相互接続金属皮膜を徐々に大 きくして、下にある金属形状を確保する必要がない。したがって、より多くのレ ベルを達成できる。 本発明を好ましい実施例を参照して説明したが、当分野の技術者には、方法及び 細部の上記及びその他の変更が本発明の精神及び範囲を逸脱することな(行える ことが理解されよ
【書類基】 図面
【図1】
【図2】
【図4】
【図5】 国際調査報告 lIIIjfMamMIAI6btjlIInNfiPCT/US9010SR O7−)−国際調査報告

Claims (23)

    【特許請求の範囲】
  1. 1.(a)第1の有機物の層を基板上に所定の厚さで付着し、(b)前記第1有 機物層をパターン化して、所定のアレイに露出した基板及び残余の第1有機物を もたらし、(c)前記露出基板及び前記残余第1有機物上に、前記第1有機物の 前記の所定厚さ未満の厚さの第1金属皮膜を付着し、 (d)前記厚さの第1金属皮膜上に、第2有機物を、第1金属皮膜及び前記第2 有機物の前記厚さが第1有機物の漸愧所定厚さと少なくとも等しいような厚さに 付着し、(e)前記第2有機物をパターン化して、前記第1金属皮膜を選択的に 露出し、 (f)前記第2有機物及び前記露出第1金属皮膜上に第2金属皮膜を付着し、 (g)構造を平坦化して、前記第1有機物層の頂面を露出するステップからなる 、 基板上に半導体パッケージの少なくとも1つのレベルを製造する方法。
  2. 2.第1有機物の前記所定厚さが第1金属皮膜の厚さと第2有機物の最低厚さの 合計であって、前記の製造されたレベルの前記第1金属皮膜と上にあるレベルの ものとの間に絶縁をもたらすのに充分なものである請求項1記載の方法。
  3. 3.前記基板が以前に製造された金属皮膜化有機物レベルである請求項1記載の 方法。
  4. 4.前記有機物の前記パターン化がマスクを通した前記材料のレーザ・アブレー ションからなっている請求項1記載の方法。
  5. 5.前記第1及び第2有機物が感光性重合体であり、前記パターン化が前記重合 体の照射及び現像からなつている請求項1記載の方法。
  6. 6.前記パターン化がさらに前記の照射された重合体を反応性イオン・エッチン グすることを含んでいる請求項5記載の方法。
  7. 7.有機物の前記付着がスプレイを含んでいる請求項1記載の方法。
  8. 8.有機物の前記付着がスピニングを含んでいる請求項1記載の方法。
  9. 9.前記金属皮膜が蒸着を含んでいる請求項1記載の方法。
  10. 10.前記平坦化が化学一機械的研磨によって、前記第1有機物上に残っている 前記第2金属皮膜、第2有機物及び前記第1金属皮膜をエッチングすることを含 んでいる請求項1記載の方法。
  11. 11.(a)第1の厚さの第1有機物のパターンと露出された基板領域を有する 基板と、 (b)前記の第1の厚さよりも小さい第2の厚さで前記基板の露出された領域に 付着された第1の金属皮膜と、(c)前記第1金属皮膜の断面積以下の断面積を 有し、かつ前記の第1の厚さよりも小さい第3の厚さを有しており、該第3及び 第2の厚さが前記の第1の厚さに等しい第2の金属皮膜と、 (d)前記第1の金属皮膜よりも断面積が小さい、前記第2の金属皮膜の周囲に 付着され、厚さが前記第3の厚さに等しい第2の有機物とからなる、 基板上に金属皮膜の2つの層を有する金属皮膜有機パッケージ。
  12. 12.前記第1金属皮膜が信号配線を含んでおり、前記第2金属皮膜がバイア金 属皮膜を含んでいる請求項11記載の構造。
  13. 13.前記第1及び第2金属皮膜がCr−Cu−Crからなっている請求項11 記載の構造。
  14. 14.前記第1有機物がポリイミドからなる請求項11記載の構造。
  15. 15.前記第2有機物がポリイミドからなる請求項11記載の構造。
  16. 16.各レベルが第1の絶縁有機物に配置された第2の金属皮膜の以降に付着さ れるパターンの下になる最初に付着された金属皮膜のパターンからなり、前記の 最初に付着された金属皮膜の厚さプラス前記の第2金属皮膜の厚さが、前記第1 有機物の厚さと等しい複数のレベルからなる、多レベル半導体パッケージ。
  17. 17.第2の金属皮膜の前記パターンの断面積が、最初に付着された金属皮膜の 前記パターンと異なっている、請求項16記載の構造。
  18. 18.断面積の前記相違が、前記の下地の最初に付着された金属皮膜の断面積よ りも小さい断面積を有する第2の金属皮膜からなっている請求項17記載の構造 。
  19. 19.下地の最初に付着された金属皮膜の断面積よりも小さな断面積を有する前 記第2の金属皮膜の周囲に配置された第2の有機物をさらに含んでおり、該第2 の有機物の厚さが前記の第2の金属皮膜と等しい請求項18記載の構造。
  20. 20.前記の第1金属皮膜が信号配線を含んでおり、、前記第2金属皮膜がバイ ア金属皮膜を含んでいる請求項16記載の構造。
  21. 21.前記第1及び第2金属皮膜がCr−Cu−Crからなっている請求項16 記載の構造。
  22. 22.前記第1有機物がポリイミドからなる請求項16記載の構造。
  23. 23.前記第2有機物がポリイミドからなる請求項19記載の構造。
JP2514578A 1990-04-26 1990-10-10 多層配線における相互接続部およびその形成方法 Expired - Lifetime JPH088302B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/514,982 US5130229A (en) 1990-04-26 1990-04-26 Multi layer thin film wiring process featuring self-alignment of vias
US514,982 1990-04-26
PCT/US1990/005802 WO1991016725A1 (en) 1990-04-26 1990-10-10 Multilayer thin film wiring process featuring self-alignment of vias

Publications (2)

Publication Number Publication Date
JPH05502138A true JPH05502138A (ja) 1993-04-15
JPH088302B2 JPH088302B2 (ja) 1996-01-29

Family

ID=24049507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2514578A Expired - Lifetime JPH088302B2 (ja) 1990-04-26 1990-10-10 多層配線における相互接続部およびその形成方法

Country Status (4)

Country Link
US (1) US5130229A (ja)
EP (1) EP0526450A1 (ja)
JP (1) JPH088302B2 (ja)
WO (1) WO1991016725A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
US5879866A (en) 1994-12-19 1999-03-09 International Business Machines Corporation Image recording process with improved image tolerances using embedded AR coatings
US5611941A (en) * 1995-07-17 1997-03-18 Rainbow Display Serivices Method for forming a ferroelectric liquid crystal spatial light modulator utilizing a planarization process
DE19715501C1 (de) * 1997-04-14 1998-06-25 Fraunhofer Ges Forschung Verfahren zur Strukturierung von dünnen Metallschichten
US6027858A (en) * 1997-06-06 2000-02-22 International Business Machines Corporation Process for tenting PTH's with PID dry film
US5935766A (en) * 1997-08-07 1999-08-10 Advanced Micro Devices, Inc. Method of forming a conductive plug in an interlevel dielectric
KR100339183B1 (ko) 1998-07-13 2002-05-31 포만 제프리 엘 접착제 번짐이 감소된 다이 부착법
US6169024B1 (en) * 1998-09-30 2001-01-02 Intel Corporation Process to manufacture continuous metal interconnects
US7557433B2 (en) * 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
JPS59119852A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
JPS61108195A (ja) * 1984-11-01 1986-05-26 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 基板上に電気的に連続した層を形成する方法
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
US4786569A (en) * 1985-09-04 1988-11-22 Ciba-Geigy Corporation Adhesively bonded photostructurable polyimide film
US4702792A (en) * 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
EP0286854A1 (de) * 1987-04-13 1988-10-19 Oerlikon-Contraves AG Verfahren zum Herstellen einer mehrlagigen Dünnschichstschaltung
US4774127A (en) * 1987-06-15 1988-09-27 Tektronix, Inc. Fabrication of a multilayer conductive pattern on a dielectric substrate
JPS6477143A (en) * 1987-09-18 1989-03-23 Toshiba Corp Formation of copper thin film wiring

Also Published As

Publication number Publication date
EP0526450A1 (en) 1993-02-10
JPH088302B2 (ja) 1996-01-29
WO1991016725A1 (en) 1991-10-31
US5130229A (en) 1992-07-14

Similar Documents

Publication Publication Date Title
US5266446A (en) Method of making a multilayer thin film structure
US5098860A (en) Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5254493A (en) Method of fabricating integrated resistors in high density substrates
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
US5120572A (en) Method of fabricating electrical components in high density substrates
US4764485A (en) Method for producing via holes in polymer dielectrics
US4770897A (en) Multilayer interconnection system for multichip high performance semiconductor packaging
US5830533A (en) Selective patterning of metallization on a dielectric substrate
JP2920854B2 (ja) ビィアホール構造及びその形成方法
JP2951215B2 (ja) 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
EP0455032B1 (en) Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions
JPH05502138A (ja) 多層配線における相互接続部およびその形成方法
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
JPH0519818B2 (ja)
US3808108A (en) Semiconductor device fabrication using nickel to mask cathodic etching
US5200300A (en) Methods for forming high density multi-chip carriers
EP0557278B1 (en) A method of making a multilayer thin film structure
US4490457A (en) Cold/dry substrate treatment technique which improves photolithographic limits of resolution and exposure tolerance
US5219669A (en) Layer thin film wiring process featuring self-alignment of vias
JPS58184741A (ja) 半導体装置の製造方法
US4358339A (en) Method of fabrication of bubble domain device structures
JPH01312855A (ja) 空隙分離されたクロスオーバーの製造法および該方法により製造されたクロスオーバ
JPH11119431A (ja) 金属パターンの形成方法
JPS6261334A (ja) パタ−ンの形成方法
JPS63107043A (ja) 半導体装置の導電線路の形成方法