JP3223598B2 - 多層配線構造および多層配線構造の形成方法 - Google Patents
多層配線構造および多層配線構造の形成方法Info
- Publication number
- JP3223598B2 JP3223598B2 JP26042792A JP26042792A JP3223598B2 JP 3223598 B2 JP3223598 B2 JP 3223598B2 JP 26042792 A JP26042792 A JP 26042792A JP 26042792 A JP26042792 A JP 26042792A JP 3223598 B2 JP3223598 B2 JP 3223598B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- via hole
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
間絶縁膜にビアホールを形成する方法に関する。
路基板、半導体デバイス等においては配線の多層化が進
められている。この多層配線における層間絶縁膜の材料
としては、耐熱性、絶縁性、強靱性等の優れたポリイミ
ド樹脂が多く使用されるようになっている。又、配線層
間を電気的に接続するために層間絶縁膜に設ける孔(ビ
アホール)は、後工程で配線用金属を被着する際の被覆
性を向上させるために、正のテーパを有することが望ま
れている。
ルを形成する方法の主な従来例を説明する。
絶縁膜を形成し、開孔のためにフォトレジストを使用す
るものである。先ず下層配線を形成した基板上にポリイ
ミド前駆体ワニスを塗布し、更にその上にフォトレジス
トを塗布し、これらをプリベークして溶媒を蒸発させ、
乾板とする。次にこの乾板をフォトマスクを介して紫外
線露光し、これを現像してフォトレジスト膜をパターニ
ングする(即ち、フォトレジスト膜の所望の位置にビア
ホール相当の孔を開ける)。次にポストベークして現像
液を蒸発させる。次にこのパターニングされたフォトレ
ジスト膜をエッチングマスクとしてポリイミド前駆体の
膜をエッチングし、これを開孔する。その後フォトレジ
スト膜を剥離し、最後に熱処理(キュア)してポリイミ
ド前駆体をイミド化させると、ビアホールを有するポリ
イミド樹脂の絶縁膜が完成する。
縁膜を形成し、開孔のためにフォトレジストを使用しな
いものである。感光性ポリイミドは、ポリイミド前駆体
の分子内に感光性の官能基を付与したものであり、官能
基の導入方法としては共有結合タイプやイオン結合タイ
プのものがあり、種々市販されている。先ず下層配線を
形成した基板上に感光性ポリイミド前駆体ワニスを塗布
し、これをプリベークして溶媒を蒸発させる。次にこの
膜をフォトマスクを介して紫外線露光し、これを現像し
て所望の位置にビアホール相当の孔を開ける。その後ア
ルコール等でリンスし、最後に熱処理(キュア)してポ
リイミド前駆体をイミド化させると、ビアホールを有す
るポリイミド樹脂の絶縁膜が完成する。この際、耐熱性
の悪い感光性の官能基は解重合して除去され、耐熱性の
良いポリイミド部分だけがイミド化される。
の方法では、工程が極めて複雑である上、ポリイミド前
駆体の膜をウエットエッチング法により開孔すると、膜
は等方的にエッチングされて孔には大きな正のテーパが
付き(例えば側壁が下地に対して40°となる)、アスペ
クト比(膜厚/孔径)の大きいビアホールを開ける場合
には上径が著しく大きくなって高密度化の支障となる、
という問題があった。
程がないから工程は簡略化されるが、完成したビアホー
ルにテーパがないために、上層配線用の金属膜を乾式
(真空蒸着法やスパッタ法)で形成する際に、この金属
膜はビアホール内には一様には被着せず、下層配線との
接続が不完全となる、という問題があった。
程が簡単でしかも適度の正テーパを付けることが可能な
ビアホール形成方法を提供することを目的とする。
ば、多層配線構造における層間絶縁膜に正のテーパを有
するビアホールを形成する方法であって、基板上に凹凸
表面を有する配線層を形成する工程と、該配線層上にネ
ガ型感光性樹脂からなる絶縁膜を形成する工程と、前記
凹凸により露光光を乱反射させて、該絶縁膜を選択的に
露光及び現像することにより、正のテーパを有するビア
ホールを開孔する工程とを有する多層配線構造の形成方
法とすることで、また、基板上にスパッタ法により形成
され、表層が柱状構造をなして表面が凹凸化された配線
層と、前記配線層表面を露出させる正のテーパのビアホ
ールを有し、ネガ型感光性樹脂を露光及び現像してなる
層間絶縁膜とを有する多層配線構造とすることで、達成
される。
絶縁膜を形成するから、ビアホール形成のためにフォト
レジスト塗布工程やエッチング工程を必要とせず、工程
が簡略化される。
つ金属膜であるから、この絶縁膜を露光する際、絶縁膜
を透過した光線は下地表面で乱反射し、乱反射した光線
の一部はフォトマスクの遮光パターン直下へも入り込ん
で絶縁膜を露光する。この絶縁膜はネガ型の感光性を持
つものであるから、充分に露光された部分は現像処理で
溶解しなくなる。その結果、得られるビアホールの寸法
は、フォトマスクの遮光パターンより若干小さくなる。
但し、反射光は上に行くほど光路長が長くなって減衰す
るから露光量が減少し、従って現像後のビアホールの形
状は正テーパが付いたものとなる。このテーパは、経験
上、実装密度を損なうほど大きくなることはなく、しか
も上層配線用金属膜の被覆性向上には有効なものとな
る。
図1及び図2を参照しながら説明する。
である。同図において、1はセラミック等(表面の凹凸
は0.5〜1.0μm 程度)からなる基板、2は膜厚5μm
のアルミニウムからなる配線層である。この配線層2は
スパッタ法により形成したものであり、その表面には柱
状構造が形成されて全面に微細な(高さが0.5〜1.5μ
m 程度の)凹凸を生じている。
ミド前駆体ワニス(不揮発分17.5重量%)をスピンコー
ト法で塗布し、これに 100℃で1時間のプリベークを施
して厚さ15μm の絶縁膜3を形成する(図1(a) 参
照)。次に直径50μm の遮光パターン4aを有するフォト
マスク4を介して絶縁膜3を紫外線露光する(図1(b)
参照)。
音波現像を行い、更にイソプロピルアルコールでリンス
して、絶縁膜3にビアホール3aを形成する(図1(c) 参
照)。最後に 350℃で30分間のキュアを行って絶縁膜3
をイミド化する。このようにして得たビアホール3aの断
面を走査型電子顕微鏡で観察したところ、下径35μm、
上径50μm の正テーパ構造が形成されていた。
属を被着した結果を、比較のために従来の方法で形成し
たビアホールに上層配線用の金属を被着した結果と共に
説明する。図2(A) , (B) は上層配線層の被覆性を示す
図であり、(A) はビアホールを本発明の方法(即ち上述
の方法)で形成したもの、(B) はビアホールを従来の方
法で形成したものである。いずれも断面を走査型電子顕
微鏡で観察して図示したものである。同図において、図
1と同じものには同一の符号を付与した。
平滑なものとした以外は上述の本発明の方法と同じとし
た。このビアホールには正のテーパは観察されず、上部
で僅かながら逆テーパが観察されている(図示は省
略)。
ホールを上記の方法で形成した絶縁膜3の表面にスパッ
タ法で4μm の銅を被着するか、或いは真空蒸着法で4
μmのアルミニウムを被着したものである。図2(A) で
は上層配線層5はビアホール3aの内部にも略一様な厚さ
で形成されている。これに対して図2(B) では上層配線
層5はビアホール3aの底部コーナーでは極めて薄く、断
線状態となっている部分も観察されている。
く、更に種々変形して実施することが出来る。例えば、
配線層2の表面に凹凸を形成させる方法として、スパッ
タ時に柱状構造を成長させるのではなく、一旦平滑な表
面の金属膜を形成した後に化学処理等によって粗面化し
ても良い。又、基板1がセラミック以外の場合であって
も、本発明は有効である。
工程が簡単でしかも適度の正テーパを付けることが可能
なビアホール形成方法を提供することが出来、回路基板
等の信頼性向上等に寄与する。
Claims (4)
- 【請求項1】 基板上に凹凸表面を有する配線層を形成
する工程と、 該配線層上にネガ型感光性樹脂からなる絶縁膜を形成す
る工程と、 前記凹凸により露光光を乱反射させて、該絶縁膜を選択
的に露光及び現像することにより、正のテーパを有する
ビアホールを開孔する工程とを有する多層配線構造の形
成方法。 - 【請求項2】 前記配線層は前記基板上に配線材料を被
着する際に柱状構造を成長させることにより表面を凹凸
化するものであることを特徴とする請求項1記載の多層
配線構造の形成方法。 - 【請求項3】 前記感光性樹脂はポリイミド前駆体を含
むものであることを特徴とする請求項1記載の多層配線
構造の形成方法。 - 【請求項4】 基板上にスパッタ法により形成され、表
層が柱状構造をなして表面が凹凸化された配線層と、 前記配線層表面を露出させる正のテーパのビアホールを
有し、ネガ型感光性樹脂を露光及び現像してなる層間絶
縁膜とを有する多層配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26042792A JP3223598B2 (ja) | 1992-09-30 | 1992-09-30 | 多層配線構造および多層配線構造の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26042792A JP3223598B2 (ja) | 1992-09-30 | 1992-09-30 | 多層配線構造および多層配線構造の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06112330A JPH06112330A (ja) | 1994-04-22 |
JP3223598B2 true JP3223598B2 (ja) | 2001-10-29 |
Family
ID=17347788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26042792A Expired - Fee Related JP3223598B2 (ja) | 1992-09-30 | 1992-09-30 | 多層配線構造および多層配線構造の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3223598B2 (ja) |
-
1992
- 1992-09-30 JP JP26042792A patent/JP3223598B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06112330A (ja) | 1994-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2920854B2 (ja) | ビィアホール構造及びその形成方法 | |
US5240878A (en) | Method for forming patterned films on a substrate | |
JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
JPS613411A (ja) | リフトオフ処理方法 | |
JPS6350860B2 (ja) | ||
US4963512A (en) | Method for forming conductor layers and method for fabricating multilayer substrates | |
JPH05502138A (ja) | 多層配線における相互接続部およびその形成方法 | |
JPH0682926B2 (ja) | 多層配線基板の製造方法 | |
JP3223598B2 (ja) | 多層配線構造および多層配線構造の形成方法 | |
JPH08274452A (ja) | 有機エッチング阻止層を使用した金属被覆された基板の製造方法 | |
JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
JPH02142162A (ja) | 半導体装置およびその製造方法 | |
JPH01266746A (ja) | 半導体装置 | |
JPH09260854A (ja) | 多層回路基板およびその製造方法 | |
JP2720511B2 (ja) | ヴィアフィル形成方法 | |
JPH081884B2 (ja) | レジストパタ−ンの形成方法 | |
JPS60154623A (ja) | 半導体装置の製造方法 | |
JP3046114B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH0466950A (ja) | 選択的にポリイミド表面を処理する方法 | |
JPH05190545A (ja) | ビアホール形成方法 | |
JPH04259285A (ja) | 配線基板の製造方法 | |
JPH11251482A (ja) | 半導体装置及びその製造方法 | |
JPH0778819A (ja) | 集積回路装置の製造方法 | |
JPH0590752A (ja) | 多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010724 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |