JPS6244812B2 - - Google Patents
Info
- Publication number
- JPS6244812B2 JPS6244812B2 JP56103497A JP10349781A JPS6244812B2 JP S6244812 B2 JPS6244812 B2 JP S6244812B2 JP 56103497 A JP56103497 A JP 56103497A JP 10349781 A JP10349781 A JP 10349781A JP S6244812 B2 JPS6244812 B2 JP S6244812B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- silicon nitride
- opening
- reactive ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 50
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- 239000012298 atmosphere Substances 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 21
- 238000001020 plasma etching Methods 0.000 claims description 20
- 239000002904 solvent Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims 4
- 238000000576 coating method Methods 0.000 claims 4
- 229920000642 polymer Polymers 0.000 claims 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000002791 soaking Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 39
- 238000005530 etching Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229920002492 poly(sulfone) Polymers 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 13
- 229920001721 polyimide Polymers 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000002952 polymeric resin Substances 0.000 description 5
- 238000009987 spinning Methods 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RAHZWNYVWXNFOC-UHFFFAOYSA-N Sulphur dioxide Chemical compound O=S=O RAHZWNYVWXNFOC-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920001308 poly(aminoacid) Polymers 0.000 description 2
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- -1 aliphatic vinyl compound Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000004984 aromatic diamines Chemical class 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- ZTXONRUJVYXVTJ-UHFFFAOYSA-N chromium copper Chemical compound [Cr][Cu][Cr] ZTXONRUJVYXVTJ-UHFFFAOYSA-N 0.000 description 1
- HQNHVTBKVNIRQT-UHFFFAOYSA-N chromium silver Chemical compound [Cr][Ag][Cr] HQNHVTBKVNIRQT-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- FGTXXYHXUYKXMO-UHFFFAOYSA-N gold molybdenum Chemical compound [Mo][Au][Mo] FGTXXYHXUYKXMO-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002164 ion-beam lithography Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- HNJBEVLQSNELDL-UHFFFAOYSA-N pyrrolidin-2-one Chemical compound O=C1CCCN1 HNJBEVLQSNELDL-UHFFFAOYSA-N 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、１枚の基板上に複数の埋込み金属パ
ターンを形成する方法、特に平らな上表面をもつ
表面安定化層に埋込まれた相互接続金属構造体の
形成方法を使用する半導体装置の製造に関するも
のである。
ターンを形成する方法、特に平らな上表面をもつ
表面安定化層に埋込まれた相互接続金属構造体の
形成方法を使用する半導体装置の製造に関するも
のである。
本発明の一つの目的は、平らな表面をもつ表面
安定化金属相互接続構造体形成の改良方法を提供
することにある。
安定化金属相互接続構造体形成の改良方法を提供
することにある。
本発明のもう一つの目的は、集積回路用相互接
続金属構造体形成の改良リフト・オフ方法を提供
することにある。
続金属構造体形成の改良リフト・オフ方法を提供
することにある。
本発明のさらにもう一つの目的は、半導体装置
形成において製造公差に対する感応度を低下させ
る。多段相互接続金属導体構造体形成の改良方法
を提供することにある。
形成において製造公差に対する感応度を低下させ
る。多段相互接続金属導体構造体形成の改良方法
を提供することにある。
本発明のさらにもう一つの目的は、半導体装置
製造において、オーバ・エツチングによる段間短
絡を少なくした多段金属構造体形成の改良方法を
提供することにある。
製造において、オーバ・エツチングによる段間短
絡を少なくした多段金属構造体形成の改良方法を
提供することにある。
集積回路装置用相互接続金属構造体の従来の形
成方法は、（１枚の基板上に）一つの金属層を全
面付着させ、その金属層上に一つのフオトレジス
ト層を形成し、そのフオトレジスト層を希望の金
属パターンに合わせて露光し、そのフオトレジス
ト層を現像し、次にその下の金属層の露光部分を
エツチングして、相互接続金属構造体を形成する
というものであつた。そのあと、上記パターンを
一つの絶縁層並びに上記パターン上に形成された
もう一つの金属パターンで被覆し、複数の貫通孔
を通して下段層と接触させるという工程をくり返
して希望の相互接続金属構造体を完成させてい
た。しかしながら、特に大規模集積回路において
部品密度の増大化並びに半導体集積回路の小型化
が進むにつれて、金属層はますます小型化し、高
密度化してきた。かくて、相互接続構造体製造に
おいては、この構造体表面の平面性が重大な問題
となつてきた。各表面上に金属パターンを付着さ
せるたびに、その上の絶縁層の表面はますますで
こぼこになり、非平面化する。通常、金属層を３
層付着させると、その表面はひどくでこぼこにな
り、その上に金属層を適切に追加付着させること
ができなくなる。このでこぼこ表面は、形成され
た構造体の歩どまりおよび信頼性に直接関わりの
ある二つの非常に重大な問題を提起する。でこぼ
こ表面に金属層を１層付着せると、その金属層は
その下の支持層の階段部上では他の部分よりも薄
くなる。この薄くなつた部分は、電流密度が極め
て高くなり、エレクトロマイグレーシヨンによる
故障が生ずるおそれがある。もう一つの問題は、
フオトレジスト・パターン形成に関するものであ
る。表面がでこぼこになればなるほど、輪郭のは
つきりした明確な露光および現像が不可能とな
る。
成方法は、（１枚の基板上に）一つの金属層を全
面付着させ、その金属層上に一つのフオトレジス
ト層を形成し、そのフオトレジスト層を希望の金
属パターンに合わせて露光し、そのフオトレジス
ト層を現像し、次にその下の金属層の露光部分を
エツチングして、相互接続金属構造体を形成する
というものであつた。そのあと、上記パターンを
一つの絶縁層並びに上記パターン上に形成された
もう一つの金属パターンで被覆し、複数の貫通孔
を通して下段層と接触させるという工程をくり返
して希望の相互接続金属構造体を完成させてい
た。しかしながら、特に大規模集積回路において
部品密度の増大化並びに半導体集積回路の小型化
が進むにつれて、金属層はますます小型化し、高
密度化してきた。かくて、相互接続構造体製造に
おいては、この構造体表面の平面性が重大な問題
となつてきた。各表面上に金属パターンを付着さ
せるたびに、その上の絶縁層の表面はますますで
こぼこになり、非平面化する。通常、金属層を３
層付着させると、その表面はひどくでこぼこにな
り、その上に金属層を適切に追加付着させること
ができなくなる。このでこぼこ表面は、形成され
た構造体の歩どまりおよび信頼性に直接関わりの
ある二つの非常に重大な問題を提起する。でこぼ
こ表面に金属層を１層付着せると、その金属層は
その下の支持層の階段部上では他の部分よりも薄
くなる。この薄くなつた部分は、電流密度が極め
て高くなり、エレクトロマイグレーシヨンによる
故障が生ずるおそれがある。もう一つの問題は、
フオトレジスト・パターン形成に関するものであ
る。表面がでこぼこになればなるほど、輪郭のは
つきりした明確な露光および現像が不可能とな
る。
金属層全面のサブトラクテイブ・エツチング法
を使用すると、エツチング剤が内側下方に向つて
作用するので、形成された帯状部の側壁が傾斜す
る。それはその帯状部の横断面を小さくし、その
電流搬送容量を制限することになる。
を使用すると、エツチング剤が内側下方に向つて
作用するので、形成された帯状部の側壁が傾斜す
る。それはその帯状部の横断面を小さくし、その
電流搬送容量を制限することになる。
この問題を克服するために「消耗性マスク法」
とか「リフト・オフ法」と呼ばれる技術が開発さ
れた。この方法はまず最初に米国特許第2559389
号において行われた。この基本リフト・オフ法に
は数々の改良が加えられ、例えば米国特許第
3849136号および第3873361号に説明されている通
りである。しかしながら、金属構造体を形成する
リフト・オフ技術は、上述の非平面性問題を克服
するに致つていない。
とか「リフト・オフ法」と呼ばれる技術が開発さ
れた。この方法はまず最初に米国特許第2559389
号において行われた。この基本リフト・オフ法に
は数々の改良が加えられ、例えば米国特許第
3849136号および第3873361号に説明されている通
りである。しかしながら、金属構造体を形成する
リフト・オフ技術は、上述の非平面性問題を克服
するに致つていない。
これらの欠点を克服する方法としては、米国特
許第3985597号で公開された方法がある。この特
許は、基板上に有機熱硬化性重合樹脂材の第１層
を成形し、第１層の樹脂材にさしたる影響を与え
ない溶剤に溶解する材料から成る第２層を第１層
上に形成し、O2中の反応性イオン・エツチング
に耐える第３薄膜層を第２層上に成形し、フオト
レジスト層を付着させ、そのレジスト層を露光し
て希望の金属パターンの反転パターンを形成し、
そのレジスト層を現像し、第３層の露光部を除去
し、第１層と第２層の露光部に反応性イオン・エ
ツチングを施し、第１層の厚さにうまく適合する
厚さをもつ導電金属層を付着形成し、第２層の材
料に応じて選択した溶剤に上記基板を露すことに
よつて、１枚の基板上に埋込み相互接続金属構造
体を成形する方法について説明している。
許第3985597号で公開された方法がある。この特
許は、基板上に有機熱硬化性重合樹脂材の第１層
を成形し、第１層の樹脂材にさしたる影響を与え
ない溶剤に溶解する材料から成る第２層を第１層
上に形成し、O2中の反応性イオン・エツチング
に耐える第３薄膜層を第２層上に成形し、フオト
レジスト層を付着させ、そのレジスト層を露光し
て希望の金属パターンの反転パターンを形成し、
そのレジスト層を現像し、第３層の露光部を除去
し、第１層と第２層の露光部に反応性イオン・エ
ツチングを施し、第１層の厚さにうまく適合する
厚さをもつ導電金属層を付着形成し、第２層の材
料に応じて選択した溶剤に上記基板を露すことに
よつて、１枚の基板上に埋込み相互接続金属構造
体を成形する方法について説明している。
しかしながら、この特許の方法は効果的なもの
ながら、半導体装置の実質的密度増大、特に金属
層の多重化とともに使用上難点が生ずる。装置の
密度がそのように増大すると、特にエツチング工
程において製造公差に対して装置を敏感に感応さ
せ、オーバ・エツチングを生ぜしめ、金属層の段
間短絡問題や段間密度不足問題を伴なう。例え
ば、集積回路設計では４段式金属層が一般的にな
りつつある。金族層が３段だけの集積回路では、
装置の密度が増大するにつれて配線に限界が生ず
る。処理原則を維持しながら、全段に渡つて金属
層と絶縁層を適切に組込むためにも、プレーナ
（平面）は必要である。
ながら、半導体装置の実質的密度増大、特に金属
層の多重化とともに使用上難点が生ずる。装置の
密度がそのように増大すると、特にエツチング工
程において製造公差に対して装置を敏感に感応さ
せ、オーバ・エツチングを生ぜしめ、金属層の段
間短絡問題や段間密度不足問題を伴なう。例え
ば、集積回路設計では４段式金属層が一般的にな
りつつある。金族層が３段だけの集積回路では、
装置の密度が増大するにつれて配線に限界が生ず
る。処理原則を維持しながら、全段に渡つて金属
層と絶縁層を適切に組込むためにも、プレーナ
（平面）は必要である。
本発明は、エツチ・ストツプという利点を備え
た平面多段金属−絶縁体構造の形成技術を提供す
る。この技術は、金属層段間の絶縁体の厚さを希
望の厚さに維持するという大きな利点を有してい
る。第２段以上の金属層形成に進むにつれてオー
バ・エツチングの公差は低下する。また、二重誘
電体の使用により、段間短絡や段間欠陥も少なく
なる。
た平面多段金属−絶縁体構造の形成技術を提供す
る。この技術は、金属層段間の絶縁体の厚さを希
望の厚さに維持するという大きな利点を有してい
る。第２段以上の金属層形成に進むにつれてオー
バ・エツチングの公差は低下する。また、二重誘
電体の使用により、段間短絡や段間欠陥も少なく
なる。
第１図〜第１２図にはこの方法が図示されてい
る。第１段金属層は、前述の米国特許第3985595
号のポリイミド平面法を使用して形成される。ス
タツド段（第６図）のポリイミド層３０はスピン
被覆法により塗布し、完全に硬化するまで焼成し
て形成する。窒化ケイ素SixNyHz（SiN）のプラ
ズマ促進化学蒸着（PECVD）層は、エツチ・ス
トツプ層として（例えば500〜2000Å）形成され
る。ポリスルホン・リフト・オフ層３２（例えば
4000Å）は、スピン被覆法で塗布し、熱板上で硬
化して形成する。約2000ÅのSiOx（またはガラ
ス樹脂）の障壁３４は、そのあと蒸着法、スピニ
ング法およびPECVD法のうちの適切な方法で付
着成形する。貫通孔パターン３６（第７図）は、
レジスト層３５のなかに（光学、Ｅビーム、Ｘ線
またはイオン・ビーム・リソグラフイにより）形
成され、反応性イオン・エツチングは、(a)CF4雰
囲気内でSiOx３４のエツチングをおこなう、(b)
O2雰囲気内でポリスルホン層３２のエツチング
を行う、(c)CF4雰囲気内で窒化ケイ素のエツチン
グを行う、最後にO2内でボリイミド層３０のエ
ツチングを行うために使用される方法である。金
属層３８（第８図）から形成される金属（アルミ
ニウム／銅）スタツド３８Ａと３８Ｂを蒸着する
前に、現場スパツタ・クリーニング段階を採用す
る方がよい。リフト・オフは、60℃のｎメチル・
ピロリドン（NMP）中で行う。この方法をさら
にくり返す。
る。第１段金属層は、前述の米国特許第3985595
号のポリイミド平面法を使用して形成される。ス
タツド段（第６図）のポリイミド層３０はスピン
被覆法により塗布し、完全に硬化するまで焼成し
て形成する。窒化ケイ素SixNyHz（SiN）のプラ
ズマ促進化学蒸着（PECVD）層は、エツチ・ス
トツプ層として（例えば500〜2000Å）形成され
る。ポリスルホン・リフト・オフ層３２（例えば
4000Å）は、スピン被覆法で塗布し、熱板上で硬
化して形成する。約2000ÅのSiOx（またはガラ
ス樹脂）の障壁３４は、そのあと蒸着法、スピニ
ング法およびPECVD法のうちの適切な方法で付
着成形する。貫通孔パターン３６（第７図）は、
レジスト層３５のなかに（光学、Ｅビーム、Ｘ線
またはイオン・ビーム・リソグラフイにより）形
成され、反応性イオン・エツチングは、(a)CF4雰
囲気内でSiOx３４のエツチングをおこなう、(b)
O2雰囲気内でポリスルホン層３２のエツチング
を行う、(c)CF4雰囲気内で窒化ケイ素のエツチン
グを行う、最後にO2内でボリイミド層３０のエ
ツチングを行うために使用される方法である。金
属層３８（第８図）から形成される金属（アルミ
ニウム／銅）スタツド３８Ａと３８Ｂを蒸着する
前に、現場スパツタ・クリーニング段階を採用す
る方がよい。リフト・オフは、60℃のｎメチル・
ピロリドン（NMP）中で行う。この方法をさら
にくり返す。
窒化ケイ素のエツチ・ストツプ層は通常スタツ
ド段にしか使用されないが、必要とする。または
希望するすべての段に使用できる。窒化ケイ素は
第１１図に示す反応性イオン・エツチング段階の
組込みエツチ・ストツプとなる。この技術により
オーバ・エツチングの恐れがなくなり、金属段間
の絶縁層が薄くなることを懸念せずに第２段の金
属層にエツチングを施すことができる（例えば、
スタツド３８Ａおよび３８Ｂを明確に形成す
る）。また、このようにして金属層段と金属層段
の間にポリイミドと窒化ケイ素の二重誘電体が形
成される。
ド段にしか使用されないが、必要とする。または
希望するすべての段に使用できる。窒化ケイ素は
第１１図に示す反応性イオン・エツチング段階の
組込みエツチ・ストツプとなる。この技術により
オーバ・エツチングの恐れがなくなり、金属段間
の絶縁層が薄くなることを懸念せずに第２段の金
属層にエツチングを施すことができる（例えば、
スタツド３８Ａおよび３８Ｂを明確に形成す
る）。また、このようにして金属層段と金属層段
の間にポリイミドと窒化ケイ素の二重誘電体が形
成される。
第６図〜第１３図の工程は、必要となる金属層
段の数だけくり返すことができる（例えば、第２
スタツド／第３金属層、第３スタツド／第４金属
層など）。
段の数だけくり返すことができる（例えば、第２
スタツド／第３金属層、第３スタツド／第４金属
層など）。
窒化ケイ素エツチ・ストツプ層とマスク用
SiOx層の使用を明記したけれども、それら両層
にも、CF4プラズマ中でエツチング可能で、しか
もO2プラズマに抵抗する、TiO2、Ti2O5などのそ
の他適当な無機誘電体にも、窒化ケイ素または酸
化ケイ素を使用することができる。しかしなが
ら、マスキング障壁層（例えば、第５図の３４な
ど）としてSiOxを使用する方が有利である。窒
化ケイ素はレジスト層接着に適する表面を形成し
ないので、SiOxにレジスト層を接着させる方が
良い。また、窒化ケイ素は、CF4内においては、
SiOxの５倍を上回る速度でエツチングされるの
で、SiOxの薄膜層を使用する方がよい。その場
合には、パターン形成に使用するレジスト層を薄
くできる。それはリソグラフイでの重ね合わせに
重要である。
SiOx層の使用を明記したけれども、それら両層
にも、CF4プラズマ中でエツチング可能で、しか
もO2プラズマに抵抗する、TiO2、Ti2O5などのそ
の他適当な無機誘電体にも、窒化ケイ素または酸
化ケイ素を使用することができる。しかしなが
ら、マスキング障壁層（例えば、第５図の３４な
ど）としてSiOxを使用する方が有利である。窒
化ケイ素はレジスト層接着に適する表面を形成し
ないので、SiOxにレジスト層を接着させる方が
良い。また、窒化ケイ素は、CF4内においては、
SiOxの５倍を上回る速度でエツチングされるの
で、SiOxの薄膜層を使用する方がよい。その場
合には、パターン形成に使用するレジスト層を薄
くできる。それはリソグラフイでの重ね合わせに
重要である。
要するに、上述した方法は、エツチ・ストツプ
層組込み式平面多段金属−絶縁体構造の製造方法
である。この方法では、またすべての金属段間に
二重誘電体を挿入し、段間短絡を減少させる。ま
た、この方法は従来の半導体製造技術とも併用で
き、エツチ・ストツプ層のおかげで、プロセス公
差に対する感応度も低下する。
層組込み式平面多段金属−絶縁体構造の製造方法
である。この方法では、またすべての金属段間に
二重誘電体を挿入し、段間短絡を減少させる。ま
た、この方法は従来の半導体製造技術とも併用で
き、エツチ・ストツプ層のおかげで、プロセス公
差に対する感応度も低下する。
本発明の最適実施態様
ここでは、添付図を参照して説明をおこなう
が、特に第１図では、通常単晶シリコンまたはそ
の他の半導体材料の基板１０上に、例えばSiO2
などの誘電体層１２が被覆されている。本発明の
方法の好適実施例における基板１０は、本方法で
製造された能動および受動装置（図示されていな
い）並びにそれら各装置を電気的に絶縁する手段
を有する集積回路装置となる。この場合には、誘
電体層１２には、これら能動および受動装置に電
流を通じさせる接続開口（図示されていない）が
設けられている。この基板は、本方法を使用して
集積回路装置や適当な接続回路を支持するモジユ
ール上に金属層を形成する場合には、絶縁材で形
成することもできる。
が、特に第１図では、通常単晶シリコンまたはそ
の他の半導体材料の基板１０上に、例えばSiO2
などの誘電体層１２が被覆されている。本発明の
方法の好適実施例における基板１０は、本方法で
製造された能動および受動装置（図示されていな
い）並びにそれら各装置を電気的に絶縁する手段
を有する集積回路装置となる。この場合には、誘
電体層１２には、これら能動および受動装置に電
流を通じさせる接続開口（図示されていない）が
設けられている。この基板は、本方法を使用して
集積回路装置や適当な接続回路を支持するモジユ
ール上に金属層を形成する場合には、絶縁材で形
成することもできる。
第２図に示すように、基板１０の上に有機性熱
硬化性重合樹脂材の第１層１４が形成される。第
１層１４の材料は、誘電体層１２に接着する適当
な材料でよい。必要な場合またはそれが望ましい
場合には、誘電体層１２の表面は、第１層１４を
接着できるように表面処理を施こしてもよい。第
１層１４の好適材料はポリイミド・プラスチツク
材である。そのような材料の１例としては、ミズ
リー州セント・ルイス市のモンサント社により商
印Skybond703の下で販売されている市販品を挙
げることができる。
硬化性重合樹脂材の第１層１４が形成される。第
１層１４の材料は、誘電体層１２に接着する適当
な材料でよい。必要な場合またはそれが望ましい
場合には、誘電体層１２の表面は、第１層１４を
接着できるように表面処理を施こしてもよい。第
１層１４の好適材料はポリイミド・プラスチツク
材である。そのような材料の１例としては、ミズ
リー州セント・ルイス市のモンサント社により商
印Skybond703の下で販売されている市販品を挙
げることができる。
ポリイミドは、ポリアミノ酸を生成する芳香族
ジアミンに無水パイロ金属を反応させて生成す
る。ポリアミノ酸は自然に脱水される。第１層１
４の好適形成技術は、基板状に液状の材料を付着
させ、次にスピニングをおこなう。スピニング作
用は、ウエーハ表面全体に材料を比較的均等な厚
さで流す。付着された材料は、そのあと加熱して
脱水または硬化させる。好適ポリイミド材に関す
る硬化は、80℃で20分間加熱して、その材料上の
溶剤を除去する。さらに200℃で10分間加熱する
と、イミド化が行われる。さらに300℃で20分間
加熱すると、材料は交さ結合する。その他の適当
な材料も使用可能である。一般に、使用材料は
400℃以上の温度下で高い安定性を示し、付着工
程中に流動し、硬化サイクル中に少々流動するよ
うな適切な粘度をもつものでなければならない。
第１層１４の厚さは、ウエーハに付着させる材料
の粘度並びに付着工程中のスピン速度によつて調
節される。通常、この厚さは１〜５ミクロンの範
囲にあり、集積回路用相互接続金属として使用す
る場合には、できれば１〜２ミクロンにするのが
良い。
ジアミンに無水パイロ金属を反応させて生成す
る。ポリアミノ酸は自然に脱水される。第１層１
４の好適形成技術は、基板状に液状の材料を付着
させ、次にスピニングをおこなう。スピニング作
用は、ウエーハ表面全体に材料を比較的均等な厚
さで流す。付着された材料は、そのあと加熱して
脱水または硬化させる。好適ポリイミド材に関す
る硬化は、80℃で20分間加熱して、その材料上の
溶剤を除去する。さらに200℃で10分間加熱する
と、イミド化が行われる。さらに300℃で20分間
加熱すると、材料は交さ結合する。その他の適当
な材料も使用可能である。一般に、使用材料は
400℃以上の温度下で高い安定性を示し、付着工
程中に流動し、硬化サイクル中に少々流動するよ
うな適切な粘度をもつものでなければならない。
第１層１４の厚さは、ウエーハに付着させる材料
の粘度並びに付着工程中のスピン速度によつて調
節される。通常、この厚さは１〜５ミクロンの範
囲にあり、集積回路用相互接続金属として使用す
る場合には、できれば１〜２ミクロンにするのが
良い。
第２図に示すように、第１層１４の上に第２層
１６を付着させる。この第２層は、ポリスルホ
ン、ポリ炭酸エステルなどの有機性重合樹脂材で
形成するのがよい。第２層１６の材料としては、
第１層１４の材料にさして影響を与えない溶剤中
で溶けるものを選定する。第２層１６の好適材料
は、二酸化イオウを芳香族または脂肪族ビニール
化合物と反応させて生成されたポリスルホン重合
樹脂である。代表的なポリスルホン樹脂は商印
ICI100−Ｐの下でインペリアル・ケミカル社によ
つて市販されている。ポリスルホン樹脂は、比較
的粘着性のある液体として入手できるので、ウエ
ーハ上に付着させた後、4000rpmの速度でスピニ
ングを行える。できれば、ｎメチル・ピロリドン
溶液中のポリスルホン材を付着させて、低湿度下
またはN2雰囲気内でスピニングを行うのがよ
い。そのあと、この材料を80℃で５分間、さらに
300℃で20分間加熱して硬化させる。第２層１６
の厚さは通常0.3〜2.5ミクロンの範囲内である
が、集積回路用としてはできれば0.3〜1.0ミクロ
ンの範囲にするのがよい。第２層１６の上には、
比較的薄いマスク層１８が付着される。
１６を付着させる。この第２層は、ポリスルホ
ン、ポリ炭酸エステルなどの有機性重合樹脂材で
形成するのがよい。第２層１６の材料としては、
第１層１４の材料にさして影響を与えない溶剤中
で溶けるものを選定する。第２層１６の好適材料
は、二酸化イオウを芳香族または脂肪族ビニール
化合物と反応させて生成されたポリスルホン重合
樹脂である。代表的なポリスルホン樹脂は商印
ICI100−Ｐの下でインペリアル・ケミカル社によ
つて市販されている。ポリスルホン樹脂は、比較
的粘着性のある液体として入手できるので、ウエ
ーハ上に付着させた後、4000rpmの速度でスピニ
ングを行える。できれば、ｎメチル・ピロリドン
溶液中のポリスルホン材を付着させて、低湿度下
またはN2雰囲気内でスピニングを行うのがよ
い。そのあと、この材料を80℃で５分間、さらに
300℃で20分間加熱して硬化させる。第２層１６
の厚さは通常0.3〜2.5ミクロンの範囲内である
が、集積回路用としてはできれば0.3〜1.0ミクロ
ンの範囲にするのがよい。第２層１６の上には、
比較的薄いマスク層１８が付着される。
このマスク層１８は、以下に説明するように、
O2内での反応性イオン・エツチングに抵抗する
ものであれば、いかなる材料で形成することもで
きる。マスク層１８としては、SiO2、SiOx、
Al2O3、Si、SixNyHz、ガラス樹脂および金属層
のうちのずれでもよい。薄膜層１８に適する材料
は、蒸着法またはプラズマ促進CVC法で付着さ
せたSiOxである。しかしながら、特に、O2雰囲
気内、あるいはO2を含む雰囲気内での反応性イ
オン・エツチングに耐える適当な種類のガラス材
または無機材も使用できる。そのあと薄膜層１８
の表面上にフオトレジスト層２０を付着し、希望
の金属パターンの反転パターンを形成するように
露光し、第２図に示すように現像する。この層２
０のフオトレジスト材、その露光および現像は公
知の技術によるものである。
O2内での反応性イオン・エツチングに抵抗する
ものであれば、いかなる材料で形成することもで
きる。マスク層１８としては、SiO2、SiOx、
Al2O3、Si、SixNyHz、ガラス樹脂および金属層
のうちのずれでもよい。薄膜層１８に適する材料
は、蒸着法またはプラズマ促進CVC法で付着さ
せたSiOxである。しかしながら、特に、O2雰囲
気内、あるいはO2を含む雰囲気内での反応性イ
オン・エツチングに耐える適当な種類のガラス材
または無機材も使用できる。そのあと薄膜層１８
の表面上にフオトレジスト層２０を付着し、希望
の金属パターンの反転パターンを形成するように
露光し、第２図に示すように現像する。この層２
０のフオトレジスト材、その露光および現像は公
知の技術によるものである。
第３図に示すように、そのあと、層１４、１６
および１８の露光部を除去して、垂直壁を形成
し、層１４と１６は層１８よりも広く切込んでお
く。層１８の露光部は例えば適当な溶剤中での浸
漬エツチング法またはそれに類する方法など、適
当な技術で除去できる。これら３層の材料を除去
する好適技術は反応性イオン・エツチング法によ
るものである。反応性イオン・エツチング法で
は、RF電源により適当な雰囲気内に発生した反
応性イオン・プラズマに基板を露す。この工程を
実施するのに適する装置は、米国特許第3598710
号に図示されている。層１８の材料がSiOxの場
合、その材料を除去するには、その雰囲気内に少
なくともCF4を含んでいる必要がある。さらに好
適なものとしては、層１８の露光部の除去を、圧
力50ミリトル、電力密度の0.15ワツト／cm2のCF4
から成る雰囲気内で行う方法である。その場合層
１８は２、３分でエツチング除去される。そのあ
と、スパツタ装置内の雰囲気をO2に雰囲気に変
え、層１４と１６の露光部を第３図のように除去
する。その場合のエツチングは、O2気圧100ミリ
トル、電力密度0.25ワツト／cm2で行うのがよい。
またその代りとして、O2とアルゴンまたは窒素
と組合わせた雰囲気を使用することもできる。第
３図に示すように開口部２２の側壁はほぼ垂直
で、層１８の開口部よりも広く切込まれている。
および１８の露光部を除去して、垂直壁を形成
し、層１４と１６は層１８よりも広く切込んでお
く。層１８の露光部は例えば適当な溶剤中での浸
漬エツチング法またはそれに類する方法など、適
当な技術で除去できる。これら３層の材料を除去
する好適技術は反応性イオン・エツチング法によ
るものである。反応性イオン・エツチング法で
は、RF電源により適当な雰囲気内に発生した反
応性イオン・プラズマに基板を露す。この工程を
実施するのに適する装置は、米国特許第3598710
号に図示されている。層１８の材料がSiOxの場
合、その材料を除去するには、その雰囲気内に少
なくともCF4を含んでいる必要がある。さらに好
適なものとしては、層１８の露光部の除去を、圧
力50ミリトル、電力密度の0.15ワツト／cm2のCF4
から成る雰囲気内で行う方法である。その場合層
１８は２、３分でエツチング除去される。そのあ
と、スパツタ装置内の雰囲気をO2に雰囲気に変
え、層１４と１６の露光部を第３図のように除去
する。その場合のエツチングは、O2気圧100ミリ
トル、電力密度0.25ワツト／cm2で行うのがよい。
またその代りとして、O2とアルゴンまたは窒素
と組合わせた雰囲気を使用することもできる。第
３図に示すように開口部２２の側壁はほぼ垂直
で、層１８の開口部よりも広く切込まれている。
第４図に示すように、基板１０の上に生成され
た表面上に１枚の金属層２４を蒸着法で付着さ
せ、層１８の上表面上の１層と開口部２２の層１
２の上にのる部分とを形成する。この金属層２４
の厚さは、層１４と大体同じ厚さにする。導電材
の層２４は、アルミニウム、アルミニウム／銅合
金、モリブテン、タンタル、あるいはクロム−銀
−クロム、モリブデン−金−モリブデン、クロム
−銅−クロムなどの様々の組合わせの積層材など
の適当な種類の材料で形成できる。
た表面上に１枚の金属層２４を蒸着法で付着さ
せ、層１８の上表面上の１層と開口部２２の層１
２の上にのる部分とを形成する。この金属層２４
の厚さは、層１４と大体同じ厚さにする。導電材
の層２４は、アルミニウム、アルミニウム／銅合
金、モリブテン、タンタル、あるいはクロム−銀
−クロム、モリブデン−金−モリブデン、クロム
−銅−クロムなどの様々の組合わせの積層材など
の適当な種類の材料で形成できる。
第５図に示すように、層１６とその上にのつて
いるすべての層は、その基板を層１６の材料用溶
剤に露すことによつて除去する。層１６の好適材
料、すなわち前述のポリスルホン・プラスチツク
材を使用している場合には、その溶剤は60℃のｎ
メチル・ピロリドンとなる。この溶剤浴は、それ
らの層の除去作用を速めるために、超音波装置で
撹拌する方がよい。層１６の材料用として選択さ
れたもので、層１４用として選択された材料にさ
したる影響を与えない適当な溶剤ならば、いかな
るものも使用できる。その結果形成された構造体
は第５図に示す通りであるが、残留金属パターン
２６，２６Ａ，２６Ｂおよび２６Ｃが層１４に取
りまかれ、これらパターンと層によつて形成され
る表面は、事実上同一平面を成している。パター
ン２６と層１４の間に小さな空隙２８が存在する
ことに留意されたい。しかしながら、これらの空
隙は、次の層と金属パターンを形成する第２連続
工程によつて充填される。
いるすべての層は、その基板を層１６の材料用溶
剤に露すことによつて除去する。層１６の好適材
料、すなわち前述のポリスルホン・プラスチツク
材を使用している場合には、その溶剤は60℃のｎ
メチル・ピロリドンとなる。この溶剤浴は、それ
らの層の除去作用を速めるために、超音波装置で
撹拌する方がよい。層１６の材料用として選択さ
れたもので、層１４用として選択された材料にさ
したる影響を与えない適当な溶剤ならば、いかな
るものも使用できる。その結果形成された構造体
は第５図に示す通りであるが、残留金属パターン
２６，２６Ａ，２６Ｂおよび２６Ｃが層１４に取
りまかれ、これらパターンと層によつて形成され
る表面は、事実上同一平面を成している。パター
ン２６と層１４の間に小さな空隙２８が存在する
ことに留意されたい。しかしながら、これらの空
隙は、次の層と金属パターンを形成する第２連続
工程によつて充填される。
第６図に示すように、第５図の構造体は、層１
４の材料と同様の材料を使い、前述したものと同
じ方法で層１４の上に形成された有機熱硬化性重
合樹脂層３０で被覆される。第６図に示すよう
に、本発明により、層３０は、例えばプラズマ促
進化学蒸着（PECVD）法などの従来の低温法に
より、窒化ケイ素の薄膜層２３（例えば約500〜
2000Å）で被覆される。
４の材料と同様の材料を使い、前述したものと同
じ方法で層１４の上に形成された有機熱硬化性重
合樹脂層３０で被覆される。第６図に示すよう
に、本発明により、層３０は、例えばプラズマ促
進化学蒸着（PECVD）法などの従来の低温法に
より、窒化ケイ素の薄膜層２３（例えば約500〜
2000Å）で被覆される。
このPECVD法では、通常、従来の真空処理室
内の加熱テーブル（通常270℃）の上に基板をの
せる。この真空処理室は、RF電源に電気的に接
続している１本の平面電極を備えている。この真
空室にガスが導入されると、基板と反応して、希
望の薄膜を形成する。例えば、使用可能のSiN膜
の生成には次の条件が必要である。
内の加熱テーブル（通常270℃）の上に基板をの
せる。この真空処理室は、RF電源に電気的に接
続している１本の平面電極を備えている。この真
空室にガスが導入されると、基板と反応して、希
望の薄膜を形成する。例えば、使用可能のSiN膜
の生成には次の条件が必要である。
144sccm* SiH4
650sccm N2
480sccm NH3
300ミリトル 総圧力
500ワツト RF電源 50KHz
＊１分間当りの標準立方センチメートル
層３２は層１６に対応し、層３４は層１８に対
応する。さらに、層３４の上にフオトレジスト層
３５が付着され、適当な露光を行つてパターンを
形成し、貫通孔パターン３６を形成する。層３
４，３２，２３および３０のなかに形成された図
示のようなパターン３６は、通常、その下の金属
パターン２６とこれから形成されるパターンとの
間の接続部を形成するための貫通孔パターンであ
る。層３０を付着した時、その表面でスピニング
を行つているうちに、開口部２８は層３０の材料
で充填される。上述のように、SiOx層３４は
CF4雰囲気内における反応性イオン・エツチング
（RIE）によつて除去され、次にこの雰囲気をO2
に切替えてポリスルホン層３２のRIEエツチング
を行う。窒化ケイ素層２３のRIEエツチングで
は、再びCF4雰囲気を利用し、ポリイミド層３０
のRIEエツチングでは再びO2に戻る。そのあと、
基板は、７：１の緩衝HF中で10秒間化学洗浄を
行つてもよい。
応する。さらに、層３４の上にフオトレジスト層
３５が付着され、適当な露光を行つてパターンを
形成し、貫通孔パターン３６を形成する。層３
４，３２，２３および３０のなかに形成された図
示のようなパターン３６は、通常、その下の金属
パターン２６とこれから形成されるパターンとの
間の接続部を形成するための貫通孔パターンであ
る。層３０を付着した時、その表面でスピニング
を行つているうちに、開口部２８は層３０の材料
で充填される。上述のように、SiOx層３４は
CF4雰囲気内における反応性イオン・エツチング
（RIE）によつて除去され、次にこの雰囲気をO2
に切替えてポリスルホン層３２のRIEエツチング
を行う。窒化ケイ素層２３のRIEエツチングで
は、再びCF4雰囲気を利用し、ポリイミド層３０
のRIEエツチングでは再びO2に戻る。そのあと、
基板は、７：１の緩衝HF中で10秒間化学洗浄を
行つてもよい。
第８図には、第１〜５図に図示したものと同じ
第２連続工程後に形成された構造体が図示されて
いる。すなわち、層３０に貫通開口部が形成さ
れ、貫通接続金属パターンまたはスタツド３８Ａ
および３８Ｂが形成されている構造体である。
第２連続工程後に形成された構造体が図示されて
いる。すなわち、層３０に貫通開口部が形成さ
れ、貫通接続金属パターンまたはスタツド３８Ａ
および３８Ｂが形成されている構造体である。
貫通接続スタツド３８Ａおよび３８Ｂは、適当
な導電層３８（例えばAlCu）を全面付着させ、
次に、溶剤可溶性層３２（例えばポリスルホン）
に適する溶剤（例えばｎメチル・ピロリドン）中
で余分の層をリフト・オフすることによつて形成
される。その結果形成された構造体は第９図に示
す通りでるが、基板上に窒化ケイ素層部分２３が
残つていることがわかるであろう。また、２つの
絶縁層２３および３０の下に低段金属部２６Ａお
よび２６Ｂが埋込まれ、それら金属部と上段金属
パターンの間にいかなる相互接続も設計されてい
ない。
な導電層３８（例えばAlCu）を全面付着させ、
次に、溶剤可溶性層３２（例えばポリスルホン）
に適する溶剤（例えばｎメチル・ピロリドン）中
で余分の層をリフト・オフすることによつて形成
される。その結果形成された構造体は第９図に示
す通りでるが、基板上に窒化ケイ素層部分２３が
残つていることがわかるであろう。また、２つの
絶縁層２３および３０の下に低段金属部２６Ａお
よび２６Ｂが埋込まれ、それら金属部と上段金属
パターンの間にいかなる相互接続も設計されてい
ない。
上述の処理工程をくり返して、絶縁層４２（例
えばポリイミド）、溶剤可溶性リフト・オフ層４
３（例えばポリスルホン）および障壁マスク層４
４（列えばSiOx）を順次付着し、さらにその上
にレジスト層４５を被覆し、従来の光学、Ｅビー
ム、Ｘ線またはイオン・ビーム・リングラフイ技
術によつて、第２段金属パターンを形成する開口
部４１を層４５に形成することができる。
えばポリイミド）、溶剤可溶性リフト・オフ層４
３（例えばポリスルホン）および障壁マスク層４
４（列えばSiOx）を順次付着し、さらにその上
にレジスト層４５を被覆し、従来の光学、Ｅビー
ム、Ｘ線またはイオン・ビーム・リングラフイ技
術によつて、第２段金属パターンを形成する開口
部４１を層４５に形成することができる。
第１１図は、各種の層のRIEエツチング、特に
CF4雰囲気内でのマスク層４４（例えばSiOx）
のRIEエツチング、およびO2雰囲気内での溶剤可
溶性層４３（例えばポリスルホン）および絶縁層
４２（例えばポリイミド）の連続RIEエツチング
の結果得られた構造体を示す。第１１図に示すよ
うに、RIEエツチングは、エツチ・ストツプ層２
３によつて停止される。この層２３は、その下の
ポリイミド絶縁層３０の浸食または薄膜化を防止
するものである。窒化ケイ素は、多段金属または
導体パターン相互接続用金属段におけるRIE工程
中のエツチ・ストツプ材として使用される。この
エツチ・ストツプ層は、エツチング工程の処理公
差を緩和し、パターン部分３８Ａおよび３８Ｂま
での完全エツチングを行う時間を充分与え、さら
に段間短絡を発生させるような段間絶縁層３０の
薄膜化の危険をなくす。第２段金属パターン用開
口部４１の形成後、開口部４１を含む構造体上に
導電層（例えばAlCu）４０を全面付着し（例え
ば蒸着法により）、次に溶剤可溶性層４３（ポリ
スルホン）を溶解し、その上の層４４および４０
をも除去して余分の素子をリフト・オフする。そ
の結果、第２段金属パターン５０Ａおよび５０Ｂ
（第１３図）が保留形成される。これらの金属パ
ターン（50A／50B）はそれぞれスタツド３８Ａ
および３８Ｂを介して第１段金属パターン２６／
２６Ｃに連結または相互接続されている。第１３
図に示すように、図示されている構造体は、第１
段金属セグメント２６Ａの上に第２段金属セグメ
ント５０をのせているが、絶縁層３０（ポリイミ
ド）の薄膜化または腐食化を防止するエツチ・ス
トツプ層２３のおかげで段間短絡の危険はない。
絶縁層３０（ポリイミド）とエツチ・ストツプ層
２３（窒化ケイ素）は、金属段間の二重誘電体と
なり、段間密度不足を少なくする。
CF4雰囲気内でのマスク層４４（例えばSiOx）
のRIEエツチング、およびO2雰囲気内での溶剤可
溶性層４３（例えばポリスルホン）および絶縁層
４２（例えばポリイミド）の連続RIEエツチング
の結果得られた構造体を示す。第１１図に示すよ
うに、RIEエツチングは、エツチ・ストツプ層２
３によつて停止される。この層２３は、その下の
ポリイミド絶縁層３０の浸食または薄膜化を防止
するものである。窒化ケイ素は、多段金属または
導体パターン相互接続用金属段におけるRIE工程
中のエツチ・ストツプ材として使用される。この
エツチ・ストツプ層は、エツチング工程の処理公
差を緩和し、パターン部分３８Ａおよび３８Ｂま
での完全エツチングを行う時間を充分与え、さら
に段間短絡を発生させるような段間絶縁層３０の
薄膜化の危険をなくす。第２段金属パターン用開
口部４１の形成後、開口部４１を含む構造体上に
導電層（例えばAlCu）４０を全面付着し（例え
ば蒸着法により）、次に溶剤可溶性層４３（ポリ
スルホン）を溶解し、その上の層４４および４０
をも除去して余分の素子をリフト・オフする。そ
の結果、第２段金属パターン５０Ａおよび５０Ｂ
（第１３図）が保留形成される。これらの金属パ
ターン（50A／50B）はそれぞれスタツド３８Ａ
および３８Ｂを介して第１段金属パターン２６／
２６Ｃに連結または相互接続されている。第１３
図に示すように、図示されている構造体は、第１
段金属セグメント２６Ａの上に第２段金属セグメ
ント５０をのせているが、絶縁層３０（ポリイミ
ド）の薄膜化または腐食化を防止するエツチ・ス
トツプ層２３のおかげで段間短絡の危険はない。
絶縁層３０（ポリイミド）とエツチ・ストツプ層
２３（窒化ケイ素）は、金属段間の二重誘電体と
なり、段間密度不足を少なくする。
技術熟練者にとつては明白なことながら、第６
図〜第１３図の工程をくり返すことによつて相互
接続層を希望する層数だけ形成することができ
る。
図〜第１３図の工程をくり返すことによつて相互
接続層を希望する層数だけ形成することができ
る。
第１図乃至第１３図は本発明に従う製造方法の
各製造工程を示すため各工程における集積回路の
断面を夫々示す図。 １０……基板、１２……SiO2層、１４……有
機樹脂第１層、１６……ポリスルホン層、１８…
…マスク層、２０……フオトレジスト層、２４…
…金属層、２６，２６Ａ，２６Ｂ，２６Ｃ……金
属パターン、３６……貫通孔。
各製造工程を示すため各工程における集積回路の
断面を夫々示す図。 １０……基板、１２……SiO2層、１４……有
機樹脂第１層、１６……ポリスルホン層、１８…
…マスク層、２０……フオトレジスト層、２４…
…金属層、２６，２６Ａ，２６Ｂ，２６Ｃ……金
属パターン、３６……貫通孔。
Claims (1)
- 【特許請求の範囲】 １ 下記の工程(イ)乃至（レ）を有し、基板表面上
に相互接続導電パターンを有する集積回路の製造
方法。 (イ) 上記表面上に電気的絶縁性の重合体の第１層
を形成する工程。 (ロ) 上記第１層を窒化ケイ素の第２層で被覆する
工程。 (ハ) 上記第１層の重合体に対して不活性の溶剤内
において選択的に溶解する重合体から成る第３
層で上記第２層を被覆する工程。 (ニ) 酸素中の反応性イオン・エツチングに耐える
第４層で上記第３層を被覆する工程。 (ホ) 上記導電パターンの一部分に達する少なくと
も１個の貫通開口部を限定するレジスト・マス
クを上記第４層の上に形成する工程。 (ヘ) CF4を含む雰囲気内において上記貫通開口部
内で露出された上記第４層の部分に対して反応
性イオン・エツチングを行う工程。 (ト) O2を含む雰囲気内において上記貫通開口部
内の上記第３層の露出部分に対して反応性イオ
ン・エツチングを行う工程。 (チ) CH4を含む雰囲気内において上記貫通開口部
内の上記窒化ケイ素の露出部分に対して反応性
イオン・エツチングを行う工程。 (リ) 上記導電パターンの一部分を露出させるた
め、O2を含む雰囲気内において上記貫通開口
部内の上記第１層の露出部に対して反応性イオ
ン・エツチングを行う工程。 (ヌ) 上記貫通開口部を含む上記基板を上記第１層
の厚さと略同じ厚さの導電金属層で全面被覆す
る工程。 (ル) 上記窒化ケイ素第２層および上記貫通開口
部内の上記付着金属貫通接続部を露出するため
に、上記第３層およびその上のすべての層を除
去するのに充分な時間だけ上記基板を上記溶剤
につける工程。 (ヲ) 上記窒化ケイ素第２層を、それぞれ上記第
１層、第３層および第４層の組成に対応する組
成から成る第５層、第６層および第７層で順番
に被覆する工程。 (ワ) 上記金属貫通接続部に接続され且つ上記第
２窒化ケイ素層上に延びる金属パターン形成の
ための、上記金属貫通接続部及びこれに続く上
記窒化ケイ素第２層の一部分を露出する開口部
を有する第２レジスト・マスクを形成する工
程。 (カ) CF4を含む雰囲気内において上記第２レジス
ト・マスクの上記開口部内の上記第７層の露出
部に対して反応性イオン・エツチングを行う工
程。 (ヨ) 上記金属貫通接続部および上記窒化ケイ素
第２層の一部分を露出するため、O2を含む雰
囲気内において上記第２レジスト・マスクの開
口部内の上記第６層および第５層の露出部に対
して連続的に反応性イオン・エツチングを行う
工程。 (タ) 上記金属貫通接続部、上記窒化ケイ素第２
層の上記一部分及び上記基板上を導電金属で全
面被覆する工程。 (レ) 上記第６層およびその上のすべての層を除
去するのに充分な時間、上記第６層に対する溶
剤により上記第６層を溶解する工程。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/179,145 US4367119A (en) | 1980-08-18 | 1980-08-18 | Planar multi-level metal process with built-in etch stop |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5745952A JPS5745952A (en) | 1982-03-16 |
| JPS6244812B2 true JPS6244812B2 (ja) | 1987-09-22 |
Family
ID=22655405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56103497A Granted JPS5745952A (en) | 1980-08-18 | 1981-07-03 | Method of producing integrated circuit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4367119A (ja) |
| EP (1) | EP0046525B1 (ja) |
| JP (1) | JPS5745952A (ja) |
| DE (1) | DE3175779D1 (ja) |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176746A (en) * | 1981-04-21 | 1982-10-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit and manufacture thereof |
| US4574177A (en) * | 1982-02-01 | 1986-03-04 | Texas Instruments Incorporated | Plasma etch method for TiO2 |
| DE3234907A1 (de) * | 1982-09-21 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen einer monolithisch integrierten schaltung |
| GB2137808A (en) * | 1983-04-06 | 1984-10-10 | Plessey Co Plc | Integrated circuit processing method |
| JPS59208748A (ja) * | 1983-05-12 | 1984-11-27 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| GB8316477D0 (en) * | 1983-06-16 | 1983-07-20 | Plessey Co Plc | Producing layered structure |
| GB8316476D0 (en) * | 1983-06-16 | 1983-07-20 | Plessey Co Plc | Producing layered structure |
| US4617193A (en) * | 1983-06-16 | 1986-10-14 | Digital Equipment Corporation | Planar interconnect for integrated circuits |
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60120723A (ja) * | 1983-11-30 | 1985-06-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 電子装置 |
| US4656050A (en) * | 1983-11-30 | 1987-04-07 | International Business Machines Corporation | Method of producing electronic components utilizing cured vinyl and/or acetylene terminated copolymers |
| US4470874A (en) * | 1983-12-15 | 1984-09-11 | International Business Machines Corporation | Planarization of multi-level interconnected metallization system |
| JPS60138940A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60142545A (ja) * | 1983-12-27 | 1985-07-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多層複合構造体 |
| US4532002A (en) * | 1984-04-10 | 1985-07-30 | Rca Corporation | Multilayer planarizing structure for lift-off technique |
| US4717449A (en) * | 1984-04-25 | 1988-01-05 | Honeywell Inc. | Dielectric barrier material |
| US4713682A (en) * | 1984-04-25 | 1987-12-15 | Honeywell Inc. | Dielectric barrier material |
| US4523372A (en) * | 1984-05-07 | 1985-06-18 | Motorola, Inc. | Process for fabricating semiconductor device |
| US4584761A (en) * | 1984-05-15 | 1986-04-29 | Digital Equipment Corporation | Integrated circuit chip processing techniques and integrated chip produced thereby |
| US4519872A (en) * | 1984-06-11 | 1985-05-28 | International Business Machines Corporation | Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes |
| US4640738A (en) * | 1984-06-22 | 1987-02-03 | International Business Machines Corporation | Semiconductor contact protection |
| US4560436A (en) * | 1984-07-02 | 1985-12-24 | Motorola, Inc. | Process for etching tapered polyimide vias |
| EP0168509B1 (de) * | 1984-07-16 | 1989-03-22 | Ibm Deutschland Gmbh | Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens |
| US5674648A (en) * | 1984-08-06 | 1997-10-07 | Brewer Science, Inc. | Anti-reflective coating |
| US4599136A (en) * | 1984-10-03 | 1986-07-08 | International Business Machines Corporation | Method for preparation of semiconductor structures and devices which utilize polymeric dielectric materials |
| US4568601A (en) * | 1984-10-19 | 1986-02-04 | International Business Machines Corporation | Use of radiation sensitive polymerizable oligomers to produce polyimide negative resists and planarized dielectric components for semiconductor structures |
| US4541169A (en) * | 1984-10-29 | 1985-09-17 | International Business Machines Corporation | Method for making studs for interconnecting metallization layers at different levels in a semiconductor chip |
| US4612805A (en) * | 1984-12-24 | 1986-09-23 | International Business Machines Corporation | Adhesion characterization test site |
| EP0211888A4 (en) * | 1985-01-29 | 1988-08-04 | Ramtron Corp | METHOD FOR PRODUCING AN INTEGRATED FERROELECTRIC DEVICE, AND DEVICE THUS PRODUCED. |
| US4705606A (en) * | 1985-01-31 | 1987-11-10 | Gould Inc. | Thin-film electrical connections for integrated circuits |
| US4996584A (en) * | 1985-01-31 | 1991-02-26 | Gould, Inc. | Thin-film electrical connections for integrated circuits |
| EP0195977B1 (en) * | 1985-03-15 | 1994-09-28 | Hewlett-Packard Company | Metal interconnection system with a planar surface |
| US5084414A (en) * | 1985-03-15 | 1992-01-28 | Hewlett-Packard Company | Metal interconnection system with a planar surface |
| IT1184535B (it) * | 1985-05-03 | 1987-10-28 | Gte Telecom Spa | Processo di ricavo di linee in film sottile |
| US4742014A (en) * | 1985-05-10 | 1988-05-03 | Texas Instruments Incorporated | Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor |
| US4631806A (en) * | 1985-05-22 | 1986-12-30 | Gte Laboratories Incorporated | Method of producing integrated circuit structures |
| KR870005460A (ko) * | 1985-11-12 | 1987-06-09 | 케이·에이·제노니 | 다층 혼성 집적회로 및 그 제조방법 |
| JPS6319896A (ja) * | 1986-07-14 | 1988-01-27 | 日本電気株式会社 | 多層配線基板 |
| US4778739A (en) * | 1986-08-25 | 1988-10-18 | International Business Machines Corporation | Photoresist process for reactive ion etching of metal patterns for semiconductor devices |
| US4886573A (en) * | 1986-08-27 | 1989-12-12 | Hitachi, Ltd. | Process for forming wiring on substrate |
| US5063175A (en) * | 1986-09-30 | 1991-11-05 | North American Philips Corp., Signetics Division | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material |
| JPS63104425A (ja) * | 1986-10-09 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | バイアの形成方法 |
| US4847674A (en) * | 1987-03-10 | 1989-07-11 | Advanced Micro Devices, Inc. | High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism |
| US5236870A (en) * | 1987-03-12 | 1993-08-17 | Fuji Xerox Co., Ltd. | Method of making a semiconductor integrated circuit utilizing insulators which react distinctly from each other |
| US4770897A (en) * | 1987-05-05 | 1988-09-13 | Digital Equipment Corporation | Multilayer interconnection system for multichip high performance semiconductor packaging |
| US5110712A (en) * | 1987-06-12 | 1992-05-05 | Hewlett-Packard Company | Incorporation of dielectric layers in a semiconductor |
| EP0296707A1 (en) * | 1987-06-12 | 1988-12-28 | Hewlett-Packard Company | Incorporation of dielectric layers in a semiconductor |
| US4876217A (en) * | 1988-03-24 | 1989-10-24 | Motorola Inc. | Method of forming semiconductor structure isolation regions |
| US5008730A (en) * | 1988-10-03 | 1991-04-16 | International Business Machines Corporation | Contact stud structure for semiconductor devices |
| US4997789A (en) * | 1988-10-31 | 1991-03-05 | Texas Instruments Incorporated | Aluminum contact etch mask and etchstop for tungsten etchback |
| US4920072A (en) * | 1988-10-31 | 1990-04-24 | Texas Instruments Incorporated | Method of forming metal interconnects |
| FR2650472A1 (fr) * | 1989-07-27 | 1991-02-01 | Bull Sa | Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant |
| US5198298A (en) * | 1989-10-24 | 1993-03-30 | Advanced Micro Devices, Inc. | Etch stop layer using polymers |
| WO1991007775A1 (en) * | 1989-11-16 | 1991-05-30 | Polycon | Hybrid circuit structure and methods of fabrication |
| FR2656493A1 (fr) * | 1989-12-21 | 1991-06-28 | Bull Sa | Procede d'interconnexion de couches metalliques du reseau multicouche d'une carte electronique, et carte en resultant. |
| US5439763A (en) * | 1991-03-19 | 1995-08-08 | Hitachi, Ltd. | Optical mask and method of correcting the same |
| US5358806A (en) * | 1991-03-19 | 1994-10-25 | Hitachi, Ltd. | Phase shift mask, method of correcting the same and apparatus for carrying out the method |
| US5277749A (en) * | 1991-10-17 | 1994-01-11 | International Business Machines Corporation | Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| JP2934353B2 (ja) * | 1992-06-24 | 1999-08-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| US5612254A (en) * | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
| GB2279804A (en) * | 1993-07-02 | 1995-01-11 | Plessey Semiconductors Ltd | Insulating layers for multilayer wiring |
| DE69424388T2 (de) * | 1993-12-23 | 2000-08-31 | St Microelectronics Inc | Verfahren und Dielektrikumstruktur zur Erleichterung der Metallüberätzung ohne Beschädigung des Zwischendielektrikums |
| US5565384A (en) * | 1994-04-28 | 1996-10-15 | Texas Instruments Inc | Self-aligned via using low permittivity dielectric |
| US5550405A (en) * | 1994-12-21 | 1996-08-27 | Advanced Micro Devices, Incorporated | Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS |
| US5622596A (en) * | 1995-05-08 | 1997-04-22 | International Business Machines Corporation | High density selective SiO2 :Si3 N4 etching using a stoichiometrically altered nitride etch stop |
| US6004875A (en) * | 1995-11-15 | 1999-12-21 | Micron Technology, Inc. | Etch stop for use in etching of silicon oxide |
| US5776805A (en) * | 1995-12-29 | 1998-07-07 | Lg Semicon Co., Ltd. | Method for manufacturing MESFET |
| US6362527B1 (en) * | 1996-11-21 | 2002-03-26 | Advanced Micro Devices, Inc. | Borderless vias on bottom metal |
| US6133628A (en) * | 1997-12-18 | 2000-10-17 | Advanced Micro Devices, Inc. | Metal layer interconnects with improved performance characteristics |
| US6300244B1 (en) * | 1998-05-25 | 2001-10-09 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
| US6174803B1 (en) | 1998-09-16 | 2001-01-16 | Vsli Technology | Integrated circuit device interconnection techniques |
| TW495863B (en) * | 2000-08-11 | 2002-07-21 | Chem Trace Inc | System and method for cleaning semiconductor fabrication equipment |
| US7045072B2 (en) * | 2003-07-24 | 2006-05-16 | Tan Samantha S H | Cleaning process and apparatus for silicate materials |
| US7091132B2 (en) * | 2003-07-24 | 2006-08-15 | Applied Materials, Inc. | Ultrasonic assisted etch using corrosive liquids |
| US7754609B1 (en) | 2003-10-28 | 2010-07-13 | Applied Materials, Inc. | Cleaning processes for silicon carbide materials |
| WO2008057351A2 (en) * | 2006-11-01 | 2008-05-15 | Applied Materials, Inc. | Methods and apparatus for cleaning chamber components |
| US7579232B1 (en) * | 2008-07-11 | 2009-08-25 | Sandisk 3D Llc | Method of making a nonvolatile memory device including forming a pillar shaped semiconductor device and a shadow mask |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3479237A (en) * | 1966-04-08 | 1969-11-18 | Bell Telephone Labor Inc | Etch masks on semiconductor surfaces |
| US4001870A (en) * | 1972-08-18 | 1977-01-04 | Hitachi, Ltd. | Isolating protective film for semiconductor devices and method for making the same |
| US4028155A (en) * | 1974-02-28 | 1977-06-07 | Lfe Corporation | Process and material for manufacturing thin film integrated circuits |
| US3985597A (en) * | 1975-05-01 | 1976-10-12 | International Business Machines Corporation | Process for forming passivated metal interconnection system with a planar surface |
| JPS5922381B2 (ja) * | 1975-12-03 | 1984-05-26 | 株式会社東芝 | ハンドウタイソシノ セイゾウホウホウ |
| US4035276A (en) * | 1976-04-29 | 1977-07-12 | Ibm Corporation | Making coplanar layers of thin films |
| US4070501A (en) * | 1976-10-28 | 1978-01-24 | Ibm Corporation | Forming self-aligned via holes in thin film interconnection systems |
| US4184909A (en) * | 1978-08-21 | 1980-01-22 | International Business Machines Corporation | Method of forming thin film interconnection systems |
-
1980
- 1980-08-18 US US06/179,145 patent/US4367119A/en not_active Expired - Lifetime
-
1981
- 1981-07-03 JP JP56103497A patent/JPS5745952A/ja active Granted
- 1981-08-05 EP EP81106121A patent/EP0046525B1/en not_active Expired
- 1981-08-05 DE DE8181106121T patent/DE3175779D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0046525A2 (en) | 1982-03-03 |
| US4367119A (en) | 1983-01-04 |
| JPS5745952A (en) | 1982-03-16 |
| EP0046525A3 (en) | 1984-07-25 |
| DE3175779D1 (en) | 1987-02-05 |
| EP0046525B1 (en) | 1986-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244812B2 (ja) | ||
| US3985597A (en) | Process for forming passivated metal interconnection system with a planar surface | |
| EP0043458B1 (en) | Process for forming a metallurgy interconnection system | |
| US4396458A (en) | Method for forming planar metal/insulator structures | |
| US4447824A (en) | Planar multi-level metal process with built-in etch stop | |
| US3873361A (en) | Method of depositing thin film utilizing a lift-off mask | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| US4451971A (en) | Lift-off wafer processing | |
| JPS613411A (ja) | リフトオフ処理方法 | |
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JPH0583183B2 (ja) | ||
| AU581110B2 (en) | Method for forming vertical interconnects in polyimide insulating layers | |
| JPH0345895B2 (ja) | ||
| JPH0537158A (ja) | ビイアホール構造及びその形成方法 | |
| JP2553079B2 (ja) | ヴァイア形成方法 | |
| EP0150403B1 (en) | Multilevel metal structure and process for making same | |
| CA1120611A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| JPS63170925A (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JP2515801B2 (ja) | 半導体装置 | |
| JPS63124446A (ja) | 接続孔形成方法 | |
| JPS5946419B2 (ja) | 半導体装置におけるポリイミド膜の形成方法 | |
| JPH04279031A (ja) | 半導体装置の製造方法 | |
| JPH09213796A (ja) | 半導体装置及びその製造方法 |