JPH0537158A - ビイアホール構造及びその形成方法 - Google Patents

ビイアホール構造及びその形成方法

Info

Publication number
JPH0537158A
JPH0537158A JP3192414A JP19241491A JPH0537158A JP H0537158 A JPH0537158 A JP H0537158A JP 3192414 A JP3192414 A JP 3192414A JP 19241491 A JP19241491 A JP 19241491A JP H0537158 A JPH0537158 A JP H0537158A
Authority
JP
Japan
Prior art keywords
via hole
layer
film
layers
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3192414A
Other languages
English (en)
Other versions
JP2920854B2 (ja
Inventor
Motoaki Tani
元昭 谷
Shoichi Miyahara
昭一 宮原
Makoto Sasaki
真 佐々木
Eiji Horikoshi
英二 堀越
Isao Kawamura
勲 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16290927&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0537158(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3192414A priority Critical patent/JP2920854B2/ja
Priority to US07/919,909 priority patent/US5308929A/en
Priority to DE69205239T priority patent/DE69205239T2/de
Priority to EP92307015A priority patent/EP0526243B1/en
Priority to KR1019920013868A priority patent/KR960006986B1/ko
Publication of JPH0537158A publication Critical patent/JPH0537158A/ja
Application granted granted Critical
Publication of JP2920854B2 publication Critical patent/JP2920854B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 絶縁膜中に形成される層間接続用のビィアホ
ールの構造とその形成方法とに関し、多層配線基板等の
絶縁膜に形成されるビィアホールの形状が、その絶縁膜
の上に配線用金属膜を形成した時に金属膜をもって完全
に埋め込まれるように形成されてなるビィアホール構造
とその形成方法とを提供することを目的とする。 【構成】 複数層の樹脂絶縁物膜または感光性樹脂絶縁
物膜２・５よりなる絶縁層８と導電体よりなる配線層13
とが交互に積層されている多層配線基板の前記の複数層
の樹脂絶縁物膜または感光性樹脂絶縁物膜２・５よりな
る絶縁層８に形成されるビィアホール７の口径を、底部
より上部に向かって漸次大きくなるように構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁膜中に形成される
層間接続用のビィアホールの構造とその形成方法とに関
する。さらに詳しくは、多層配線基板、高密度実装用の
印刷回路、プリント板、配線板、電子部品の保護膜、層
間絶縁膜等に形成される層間接続用の微細なビィアホー
ルの形状を、次の工程で実施される配線用金属膜の蒸着
工程においてビィアホール内に金属膜が良好に埋め込ま
れるようにするものである。
【０００２】
【従来の技術】近年、有機物の絶縁膜としてポリイミド
樹脂が注目されている。しかし、耐熱性、絶縁性、強靭
性を有するポリイミドは本来感光性を有していないの
で、ポリイミド膜に微細なビィアホールを形成するには
レジストマスクを使用してエッチングするプロセスが必
要であり、以下に示すように煩雑な工程を伴う。
【０００３】まず、プリント板やシリコンウェーハ等の
基板上にスピンコート法、スプレーコート法、ロールコ
ート法等を使用して感光性の付与されていないポリイミ
ド前駆体を塗布し、その上に同様な方法を使用してフォ
トレジストを塗布した後、プリベークしてポリイミド前
駆体やフォトレジストに含まれる溶媒を蒸発させて乾板
とする。この乾板にビィアホールパターンの形成された
フォトマスクを被せ、その上から紫外線等の光を照射し
て露光・現像し、ビィアホールパターンに対応したレジ
ストパターンを形成する。このフォトレジストの現像に
は通常溶媒処理がなされるので、その後にポストベーク
が必要である。次に、レジストパターンをマスクにして
プラズマエッチングやウェットエッチングをなしてポリ
イミド膜をエッチングし、ポリイミド膜にビィアホール
を形成する。最後に、フォトレジスト膜を剥離し、熱処
理をなしてイミド化させ、ビィアホールの形成されたポ
リイミド膜を完成する。ウェットエッチング時に、ポリ
イミド膜は等方的にエッチングされるため、アスペクト
比（膜厚／ビィアホール径）の大きいビィアホールを形
成する場合には、上部の側壁が削れ、テーパ状となって
高密度化の支障となる。これは、ウェットエッチングの
テーパ角は一義的に決まってしまい、４０°と小さいた
めである。
【０００４】このような問題点を解決するため、また、
煩雑な処理工程を削減するために、フォトレジストの助
けを借りないでポリイミド膜にビィアホールを形成する
ことができる感光性ポリイミドが開発された。この感光
性ポリイミドはポリイミド自体の分子内に感光性の官能
基を付与し、露光された領域のみを光反応させて未露光
領域に比べて溶解性を低くし、溶媒処理による現像によ
ってマスクパターンに対応する露光領域のみを残留させ
るものである。さらに、溶解塵をきれいに除去するた
め、露光部を溶解しないエチルアルコールやイソプロピ
ルアルコールを使用してリンスする。最後に熱処理を施
して耐熱性の悪い感光性の官能基を解重合して除去し、
耐熱性の良いポリイミド部分だけを残留させイミド化さ
せる。なお、材料メーカーによって感光性の官能基の導
入方法が異なっており、共有結合タイプやイオン結合タ
イプ等がある。
【０００５】図９に多層配線基板の断面図を示す。図に
おいて、１は基板であり、８は絶縁層であり、13は配線
層であり、７は層間接続用のビィアホールである。ポリ
イミドは１回の塗布厚さは１０μｍ程度と薄く、絶縁層
８に十分な絶縁性をもたせるためには複数回重ねて塗布
することが必要である。この複数層のポリイミド膜より
なる絶縁層８にビィアホール７を形成する場合、ビィア
ホールの形状を図８（ａ）に示すように、正テーパ状に
することが次の工程で実施される配線用金属膜の形成に
有効である。配線用金属膜の形成には、乾式の場合、通
常、真空蒸着法やスパッタ法が使用されており、ビィア
ホールの形状が図８（ｂ）に示すように側面が垂直にな
っていたり、図８（ｃ）に示すように逆テーパ状になっ
ていると、配線用金属膜がビィアホール内に堆積されに
くゝなったり、あるいは、完全に堆積できなかったりす
る領域が発生する。
【０００６】この問題の解決を計って以下に示すビィア
ホール形成方法が提案されている。図６（ａ）に示すよ
うに、基板１上に第１層目のポリイミド膜２を塗布し、
これを選択的に露光・現像して第１のビィアホール４を
形成する。
【０００７】次に、図６（ｂ）に示すように、第２層目
のポリイミド膜５を塗布する。次に、図６（ｃ）に示す
ように、第１のビィアホール４より大きいビィアホール
パターンの形成されたネガ型のガラスマスク６を第１の
ビィアホール４と中心が一致するようにセットし、露光
する。
【０００８】次に、図７（ａ）に示すように現像処理を
なした後、キュアー処理を施して図７（ｂ）に示すよう
に上層の口径が下層の口径より大きいビィアホール14を
形成する。
【０００９】
【発明が解決しようとする課題】ところで、上記のビィ
アホールの形状は上方に広がってはいるものゝテーパ状
になっていないため、配線用金属膜を堆積したときに金
属膜がビィアホール内に完全に埋め込まれないことがあ
る。
【００１０】本発明の目的は、この欠点を解消すること
にあり、多層配線基板等の絶縁膜に形成されるビィアホ
ールの形状が、その絶縁膜の上に配線用金属膜を形成し
た時に金属膜をもって完全に埋め込まれるように形成さ
れてなるビィアホール構造とその形成方法とを提供する
ことにある。
【００１１】
【課題を解決するための手段】上記の目的のうちビィア
ホール構造は、複数層の樹脂絶縁物膜または感光性樹脂
絶縁物膜（２・５）よりなる絶縁層（８）と導電体より
なる配線層（13）とが交互に積層されている多層配線基
板の前記の複数層の樹脂絶縁物膜または感光性樹脂絶縁
物膜（２・５）よりなる絶縁層（８）に形成されるビィ
アホール（７）の口径が、底部より上部に向かって漸次
大きくされてなることによって達成される。
【００１２】また、ビィアホールの形成方法は、第１層
目の樹脂絶縁物膜または感光性樹脂絶縁物膜（２）を形
成し、この第１層目の樹脂絶縁物膜または感光性樹脂絶
縁物膜（２）に第１のビィアホール（４）を形成し、次
いで、第２層目の樹脂絶縁物膜または感光性樹脂絶縁物
膜（５）を形成し、この第２層目の樹脂絶縁物膜または
感光性樹脂絶縁物膜（５）に第１のビィアホール（４）
より小さい第２のビィアホール（７）を第１のビィアホ
ール（４）と中心が一致するように形成する工程を複数
層の樹脂絶縁物膜または感光性樹脂絶縁物膜のすべての
層に対して順次実行することによって達成される。
【００１３】なお、ビィアホール構造においては、ビィ
アホール（７）の上部口径は３００μｍ以下であり、前
記の樹脂絶縁物または前記の感光性樹脂絶縁物はポリイ
ミドまたはポリイミド前駆体を含むものであることが好
ましく、また、前記のビィアホール（７）には乾式法を
使用して金属膜が形成されるものとし、前記の絶縁層
（８）の厚さは２μｍ〜１００μｍであるものとする。
さらにまた、このビィアホール構造は高密度実装用印刷
回路、プリント板、配線板、電子部品の保護膜または層
間絶縁膜にも形成されるものとする。
【００１４】また、ビィアホールの形成方法において
は、前記の樹脂絶縁物膜または前記の感光性樹脂絶縁物
膜は樹脂絶縁物または感光性樹脂絶縁物を少なくとも１
の溶剤に溶解させた塗液を塗布して形成することが好ま
しく、前記の樹脂絶縁物または前記の感光性樹脂絶縁物
はポリイミドまたはポリイミド前駆体を含むことが好ま
しい。また、前記のビィアホール（７）には乾式法を使
用して金属膜が形成されるものとし、前記の絶縁層
（８）の厚さは２μｍ〜１００μｍであるものとする。
さらにまた、前記のビィアホールの形成方法を使用し
て、高密度実装用印刷回路、プリント板、配線板、電子
部品の保護膜または層間絶縁膜にビィアホールを形成す
ることができる。
【００１５】
【作用】複数の感光性樹脂絶縁物膜２・５よりなる絶縁
層８にビィアホール７を形成するにあたり、まず第１層
目の感光性樹脂絶縁物膜２を形成してこれに第１のビィ
アホール４を形成し、次いで第２層目の感光性樹脂絶縁
物膜５を形成し、これに第１のビィアホール４と中心が
一致するように第１のビィアホール４より小さい第２の
ビィアホール７を形成すれば、口径が底部より上部に向
かって漸次大きくなる正テーパ状のビィアホールが形成
されることを本発明の発明者は見出した。なお、感光性
樹脂絶縁物膜が３層以上の場合には上記工程をさらに上
層の感光性樹脂絶縁物膜に対して順次実行すればよく、
また、ビィアホールのテーパ角は、下層の感光性樹脂絶
縁物膜に形成されるビィアホールの大きさを制御するこ
とによって自由に変えられることを実験により確認し
た。
【００１６】なお、最上層を除いては必ずしも感光性樹
脂絶縁物膜を使用する必要はなく、非感光性樹脂絶縁物
膜を使用してもよいが、前記のように、ビィアホール形
成工程が煩雑になると云う欠点を伴う。また、最上層を
含むすべての層に非感光性樹脂絶縁物膜を使用すること
も可能であるが、同様にビィアホール形成工程が煩雑に
なることゝ、ビィアホールの形状が感光性樹脂絶縁物膜
を使用する場合に比べて多少悪くなる。
【００１７】
【実施例】以下、図面を参照して、本発明に係る三つの
実施例について説明する。第１例 図２（ａ）に示すように、３インチの前処理を施したシ
リコンウェーハ１上に１層目の感光性ポリイミド前駆体
ワニス２（不揮発分１７．５重量％）をスピンコートし
て１１０℃の温度で１時間プリベークする。プリベーク
後の膜厚は１４μｍであった。次いで、直径５０μｍの
ビィアホールパターンの形成されたネガ型のガラスマス
ク３を前記シリコンウェーハ１上にセットし、波長３６
５ｎｍの紫外線を露光量２５０ｍＪ／ｃｍ2 をもって照
射する。
【００１８】図２（ｂ）に示すように、Ｎ−メチル−２
−ピロリドン液を使用して超音波現像をなし、次いで、
エチルアルコール液でリンスすることによって露光され
たパターン領域は残留し、未露光領域であるビィアホー
ル部分は溶出する。次いで、２００℃の温度で３０分間
セミキュアし、第１のビィアホール４の形成された１０
μｍ厚の第１層目のポリイミド膜２を形成する。
【００１９】図２（ｃ）に示すように、２層目の感光性
ポリイミド前駆体ワニス５をスピンコートして１１０℃
の温度で１時間プリベークする。図１（ａ）に示すよう
に、直径２０μｍのビィアホールパターンの形成された
ネガ型のガラスマスク６を１層目に形成された５０μｍ
の第１のビィアホール４と中心が一致するようにセット
し、波長３６５ｎｍの紫外線を露光量３５０ｍＪ／ｃｍ
2 をもって照射する。
【００２０】図１（ｂ）に示すように、Ｎ−メチル−２
−ピロリドン液を使用して超音波現像をなし、次いで、
エチルアルコール液でリンスすることによって露光され
たパターン領域は残留し、未露光領域のビィアホール部
分は溶出して第２のビィアホール７が形成される。
【００２１】図１（ｃ）に示すように、２００℃の温度
で３０分間セミキュアし、次いで、３５０℃の温度で３
０分間キュアすることによって、正テーパ状のビィアホ
ール７の形成された２層のポリイミド膜２・５よりなる
合計膜厚１５μｍの絶縁層８が形成される。
【００２２】２層のポリイミド膜２・５よりなる絶縁層
８に形成されたビィアホール７の断面を走査型電子顕微
鏡（ＳＥＭ）で観察した結果、図５（ａ）に示すよう
に、底部の口径が１８μｍであり、上部の口径が４５μ
ｍである正テーパ構造のビィアホールが形成されている
ことが観察された。
【００２３】このビィアホールにスパッタ法を使用して
銅膜を、また、真空蒸着法を使用してアルミニウム膜を
それぞれ２μｍ厚に形成し、同様に走査型電子顕微鏡
（ＳＥＭ）で断面を観察したところ、いずれも断線部分
は観察されなかった。
【００２４】比較例 比較のために、１層目のポリイミド膜２に形成するビィ
アホールの口径を２０μｍとし、２層目のポリイミド膜
に形成するビィアホールの口径を５０μｍとし、その他
は第１例と同一の条件のもとにビィアホールを形成し
た。
【００２５】絶縁層に形成されたビィアホールの断面を
走査型電子顕微鏡（ＳＥＭ）で観察したところ、正テー
パ構造が形成されているのが観察されなかった。上層の
形状はやゝ逆テーパ構造となっているのが観察された。
【００２６】このビィアホールに、スパッタ法を使用し
て銅膜を、また、真空蒸着法を使用してアルミニウム膜
をそれぞれ２μｍ厚に形成し、走査型電子顕微鏡（ＳＥ
Ｍ）で観察したところ、図５（ｂ）に示すように、いず
れの場合もビィアホールの側面部に断線個所が発生して
いるのが観察された。なお、銅膜またはアルミニウム膜
は図中に13をもって示す。
【００２７】第２例 図２（ａ）に示すように、ベルサイズのセラミック基板
１上に１層目の感光性ポリイミド前駆体ワニス２（不揮
発分１７．５重量％）をスピンコートして１１０℃の温
度で１時間プリベークする。プリベーク後の膜厚は９μ
ｍであった。次いで、直径６０μｍのビィアホールパタ
ーンの形成されたネガ型のガラスマスク３を前記セラミ
ック基板１上にセットし、波長３６５ｎｍの紫外線を露
光量２５０ｍＪ／ｃｍ2 をもって照射する。
【００２８】図２（ｂ）に示すように、Ｎ−メチル−２
−ピロリドン−メタノール混合液を使用して超音波現像
をなし、次いで、エチルアルコール液でリンスすること
によって露光されたパターン領域は残留し、未露光領域
であるビィアホール部分は溶出する。次いで、２００℃
の温度で３０分間セミキュアし、第１のビィアホール４
の形成された５μｍ厚の第１層目のポリイミド膜２を形
成する。
【００２９】図２（ｃ）に示すように、２層目の感光性
ポリイミド前駆体ワニス５をスピンコートして１１０℃
の温度で１時間プリベークする。図１（ａ）に示すよう
に、直径３０μｍのビィアホールパターンの形成された
ネガ型のガラスマスク６を１層目に形成された６０μｍ
の第１のビィアホール４と中心が一致するようにセット
し、波長３６５ｎｍの紫外線を露光量４００ｍＪ／ｃｍ
2 をもって照射する。
【００３０】図１（ｂ）に示すように、Ｎ−メチル−２
−ピロリドン−メタノール混合液を使用して超音波現像
をなし、次いで、エチルアルコール液でリンスすること
によって露光されたパターン領域は残留し、未露光領域
のビィアホール部分は溶出して第２のビィアホール７が
形成される。
【００３１】図１（ｃ）に示すように、２００℃の温度
で３０分間セミキュアし、次いで、３００℃の温度で３
０分間キュアすることによって、正テーパ状のビィアホ
ール７の形成された２層のポリイミド膜２・５よりなる
合計膜厚１０μｍの絶縁層８が形成される。
【００３２】２層のポリイミド膜２・５よりなる絶縁層
８に形成されたビィアホール７の断面を走査型電子顕微
鏡（ＳＥＭ）で観察した結果、図５（ａ）に示すよう
に、底部の口径が３０μｍであり、上部の口径が５０μ
ｍである正テーパ構造のビィアホールが形成されている
ことが観察された。
【００３３】このビィアホールにスパッタ法を使用して
銅膜を、また、真空蒸着法を使用してアルミニウム膜を
それぞれ２μｍ厚に形成し、同様に走査型電子顕微鏡
（ＳＥＭ）で断面を観察したところ、いずれも断線部分
は観察されなかった。
【００３４】第３例 第２例において作製した図３（ａ）に示す２層のポリイ
ミド膜２・５よりなる絶縁層に、図３（ｂ）に示すよう
に、３層目の感光性ポリイミド前駆体ワニス９をスピン
コートして１１０℃の温度で１時間プリベークする。
【００３５】図３（ｃ）に示すように、直径２０μｍの
ビィアホールパターンの形成されたネガ型ガラスマスク
10を２層目のポリイミド膜５に形成された直径３０μｍ
のビィアホール７と中心が一致するようにセットし、波
長３６５ｎｍの紫外線を露光量４００ｍＪ／ｃｍ2 をも
って照射する。
【００３６】図４（ａ）に示すように、Ｎ−メチル−２
−ピロリドン−メタノール混合液を使用して超音波現像
し、次いで、エチルアルコール液でリンスすることによ
って、露光されたパターン領域は残留し、未露光領域で
あるビィアホール部分は溶出して第３のビィアホール11
が形成される。
【００３７】図４（ｂ）に示すように、２００℃の温度
で３０分間セミキュアし、次いで、３００℃の温度で３
０分間キュアすることによって、ビィアホール11の形成
された３層のポリイミド膜２・５・９よりなる合計膜厚
１５μｍの絶縁層12が形成された。
【００３８】３層のポリイミド膜２・５・９よりなる絶
縁層12に形成されたビィアホールの断面を走査型電子顕
微鏡（ＳＥＭ）で観察した結果、図５（ｃ）に示すよう
に底部の口径が１８μｍであり、上部の口径が５０μｍ
である正テーパ構造のビィアホールが形成されているこ
とが観察された。
【００３９】この結果、絶縁層が３層以上の感光性絶縁
物膜をもって形成される場合にも、最上層の感光性絶縁
物膜に形成するビィアホールの口径を下層の感光性絶縁
物膜に形成するビィアホールの口径より小さくすること
によって正テーパ構造のビィアホールを形成しうること
が容易に類推される。
【００４０】
【発明の効果】以上説明したとおり、本発明に係るビィ
アホール構造及びその形成方法においては、絶縁層をな
す複数層の樹脂絶縁物膜または感光性樹脂絶縁物膜に下
層から上層に向かって順次口径の小さいビィアホールを
形成することによって正テーパ形状のビィアホールを形
成することができるので、次の工程で実行される配線用
金属膜の形成において金属膜が良好にビィアホール内に
埋め込まれ、電子部品の信頼性向上に寄与するところ大
である。
【図面の簡単な説明】
【図１】第１及び第２実施例のビィアホール形成工程図
（その２）である。
【図２】第１及び第２実施例のビィアホール形成工程図
（その１）である。
【図３】第３実施例のビィアホール形成工程図（その
１）である。
【図４】第３実施例のビィアホール形成工程図（その
２）である。
【図５】ＳＥＭで観察したビィアホールの断面である。
【図６】従来技術に係るビィアホール形成工程図（その
１）である。
【図７】従来技術に係るビィアホール形成工程図（その
２）である。
【図８】ビィアホールの各種形状を示す断面図である。
【図９】多層配線基板の断面図である。
【符号の説明】
１ 基板 ２ 第１層目の樹脂絶縁物膜または感光性樹脂絶縁物膜 ３ マスク ４ 第１のビィアホール ５ 第２層目の樹脂絶縁物膜または感光性樹脂絶縁物膜 ６ マスク ７ 第２のビィアホール ８ 絶縁層 ９ 第３層目の樹脂絶縁物膜または感光性樹脂絶縁物膜 10 マスク 11 第３のビィアホール 12 絶縁層 13 配線層 14 ビィアホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀越 英二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 川村 勲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数層の樹脂絶縁物膜（２・５）よりな
    る絶縁層（８）と導電体よりなる配線層（13）とが交互
    に積層されてなる多層配線基板の前記複数層の樹脂絶縁
    物膜（２・５）よりなる絶縁層（８）に形成されるビィ
    アホール（７）の口径は、底部より上部に向かって漸次
    大きくされてなることを特徴とする多層配線基板のビィ
    アホール構造。
  2. 【請求項２】 複数層の樹脂絶縁物膜（２・５）よりな
    る絶縁層（８）と導電体よりなる配線層（13）とが交互
    に積層されてなる多層配線基板の前記複数層の樹脂絶縁
    物膜（２・５）よりなる絶縁層（８）にビィアホール
    （７）を形成する工程は、 第１層目の樹脂絶縁物膜（２）を形成し、該第１層目の
    樹脂絶縁物膜（２）に第１のビィアホール（４）を形成
    し、 第２層目の樹脂絶縁物膜（５）を形成し、該第２層目の
    樹脂絶縁物膜（５）に第１のビィアホール（４）より小
    さい第２のビィアホール（７）を第１のビィアホール
    （４）と中心が一致するように形成する工程を複数層の
    樹脂絶縁物膜のすべての層に対して順次実行することを
    特徴とするビィアホールの形成方法。
  3. 【請求項３】 複数層の感光性樹脂絶縁物膜（２・５）
    よりなる絶縁層（８）と導電体よりなる配線層（13）と
    が交互に積層されてなる多層配線基板の前記複数層の感
    光性樹脂絶縁物膜（２・５）よりなる絶縁層（８）に形
    成されるビィアホール（７）の口径は、底部より上部に
    向かって順次大きくされてなることを特徴とする多層配
    線基板のビィアホール構造。
  4. 【請求項４】 複数層の感光性樹脂絶縁物膜（２・５）
    よりなる絶縁層（８）と導電体よりなる配線層（13）と
    が交互に積層されてなる多層配線基板の前記複数層の感
    光性樹脂絶縁物膜（２・５）よりなる絶縁層（８）にビ
    ィアホール（７）を形成する工程は、 第１層目の感光性樹脂絶縁物膜（２）を形成し、該第１
    層目の感光性樹脂絶縁物膜（２）に第１のビィアホール
    （４）を形成し、 第２層目の感光性樹脂絶縁物膜（５）を形成し、該第２
    層目の感光性樹脂絶縁物膜（５）に第１のビィアホール
    （４）より小さい第２のビィアホール（７）を第１のビ
    ィアホール（４）と中心が一致するように形成する工程
    を複数層の感光性樹脂絶縁物膜のすべての層に対して順
    次実行することを特徴とするビィアホールの形成方法。
  5. 【請求項５】 請求項１または３記載のビィアホール構
    造が高密度実装用印刷回路、プリント板、配線板、電子
    部品の保護膜または層間絶縁膜に形成されてなることを
    特徴とするビィアホール構造。
JP3192414A 1991-08-01 1991-08-01 ビィアホール構造及びその形成方法 Expired - Lifetime JP2920854B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP3192414A JP2920854B2 (ja) 1991-08-01 1991-08-01 ビィアホール構造及びその形成方法
US07/919,909 US5308929A (en) 1991-08-01 1992-07-27 Via hole structure and process for formation thereof
DE69205239T DE69205239T2 (de) 1991-08-01 1992-07-31 Via-Loch Struktur und Verfahren.
EP92307015A EP0526243B1 (en) 1991-08-01 1992-07-31 Via hole structure and process
KR1019920013868A KR960006986B1 (ko) 1991-08-01 1992-08-01 통공 구조체 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3192414A JP2920854B2 (ja) 1991-08-01 1991-08-01 ビィアホール構造及びその形成方法

Publications (2)

Publication Number Publication Date
JPH0537158A true JPH0537158A (ja) 1993-02-12
JP2920854B2 JP2920854B2 (ja) 1999-07-19

Family

ID=16290927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3192414A Expired - Lifetime JP2920854B2 (ja) 1991-08-01 1991-08-01 ビィアホール構造及びその形成方法

Country Status (5)

Country Link
US (1) US5308929A (ja)
EP (1) EP0526243B1 (ja)
JP (1) JP2920854B2 (ja)
KR (1) KR960006986B1 (ja)
DE (1) DE69205239T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283993A (ja) * 1986-05-21 1987-12-09 リサ−チ・コ−ポレイション 抗癌および抗肥満剤として有用なステロイド

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414221A (en) * 1991-12-31 1995-05-09 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5973910A (en) * 1991-12-31 1999-10-26 Intel Corporation Decoupling capacitor in an integrated circuit
US5285017A (en) * 1991-12-31 1994-02-08 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5472900A (en) * 1991-12-31 1995-12-05 Intel Corporation Capacitor fabricated on a substrate containing electronic circuitry
DE59403626D1 (de) * 1993-09-29 1997-09-11 Siemens Nv Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
JP2571677B2 (ja) * 1994-11-22 1997-01-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体装置の製造方法
US5960315A (en) * 1997-07-10 1999-09-28 International Business Machines Corporation Tapered via using sidewall spacer reflow
US6054768A (en) * 1997-10-02 2000-04-25 Micron Technology, Inc. Metal fill by treatment of mobility layers
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6569604B1 (en) 1999-06-30 2003-05-27 International Business Machines Corporation Blind via formation in a photoimageable dielectric material
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
US7060624B2 (en) * 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
JP5010948B2 (ja) * 2007-03-06 2012-08-29 オリンパス株式会社 半導体装置
WO2009013826A1 (ja) * 2007-07-25 2009-01-29 Fujitsu Microelectronics Limited 半導体装置
JP2009200356A (ja) * 2008-02-22 2009-09-03 Tdk Corp プリント配線板及びその製造方法
WO2010072246A1 (en) * 2008-12-22 2010-07-01 Interuniversitair Microelektronica Centrum Vzw Method for resist development in narrow high aspect ratio vias
KR101006603B1 (ko) * 2009-01-09 2011-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
EP3833165A4 (en) * 2018-07-31 2022-05-04 Kyocera Corporation CIRCUIT BOARD AND METHOD OF MAKING A CIRCUIT BOARD

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3348990A (en) * 1963-12-23 1967-10-24 Sperry Rand Corp Process for electrically interconnecting elements on different layers of a multilayer printed circuit assembly
US3617613A (en) * 1968-10-17 1971-11-02 Spaulding Fibre Co Punchable printed circuit board base
US4897627A (en) * 1985-06-21 1990-01-30 Magnetek Universal Mfg. Corp. Fluorescent ballast assembly including a strip circuit board
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
JPH0783168B2 (ja) * 1988-04-13 1995-09-06 株式会社日立製作所 プリント板の製造方法
US5001605A (en) * 1988-11-30 1991-03-19 Hughes Aircraft Company Multilayer printed wiring board with single layer vias
JP2551203B2 (ja) * 1990-06-05 1996-11-06 三菱電機株式会社 半導体装置
US5113315A (en) * 1990-08-07 1992-05-12 Cirqon Technologies Corporation Heat-conductive metal ceramic composite material panel system for improved heat dissipation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283993A (ja) * 1986-05-21 1987-12-09 リサ−チ・コ−ポレイション 抗癌および抗肥満剤として有用なステロイド
JP2566574B2 (ja) * 1986-05-21 1996-12-25 リサ−チ・コ−ポレイション 抗癌および抗肥満剤として有用なステロイド

Also Published As

Publication number Publication date
EP0526243B1 (en) 1995-10-04
KR960006986B1 (ko) 1996-05-25
JP2920854B2 (ja) 1999-07-19
DE69205239T2 (de) 1996-03-14
DE69205239D1 (de) 1995-11-09
US5308929A (en) 1994-05-03
EP0526243A1 (en) 1993-02-03

Similar Documents

Publication Publication Date Title
JP2920854B2 (ja) ビィアホール構造及びその形成方法
EP0046525B1 (en) Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure
JPS6350860B2 (ja)
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
US4447824A (en) Planar multi-level metal process with built-in etch stop
US5229257A (en) Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
CA1219835A (en) Metal/semiconductor deposition
US5130229A (en) Multi layer thin film wiring process featuring self-alignment of vias
JPS5968953A (ja) モノリシツク集積回路の製造方法
JPH07212045A (ja) 電子部品及びその製造方法
JP3223598B2 (ja) 多層配線構造および多層配線構造の形成方法
US5219669A (en) Layer thin film wiring process featuring self-alignment of vias
JP3218515B2 (ja) ポリマー・ブレンド膜の表面平坦化方法
JPS6342144A (ja) 多層配線構造体
JP2720511B2 (ja) ヴィアフィル形成方法
KR100252757B1 (ko) 금속패턴 형성방법
JPS60154623A (ja) 半導体装置の製造方法
JPS6378552A (ja) スル−ホ−ルの形成方法
JPS6213836B2 (ja)
JPH04332118A (ja) パターンの形成方法
JPH03110835A (ja) 半導体装置の製造方法
JPH0289318A (ja) 多層配線半導体集積回路装置の製造方法
JPS58145133A (ja) リフトオフパタ−ン形成方法
JPS58142547A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990323