JP2551203B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2551203B2
JP2551203B2 JP2148181A JP14818190A JP2551203B2 JP 2551203 B2 JP2551203 B2 JP 2551203B2 JP 2148181 A JP2148181 A JP 2148181A JP 14818190 A JP14818190 A JP 14818190A JP 2551203 B2 JP2551203 B2 JP 2551203B2
Authority
JP
Japan
Prior art keywords
layer
via hole
buffer layer
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2148181A
Other languages
English (en)
Other versions
JPH0439968A (ja
Inventor
真喜雄 小丸
通博 小引
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2148181A priority Critical patent/JP2551203B2/ja
Priority to US07/700,436 priority patent/US5225707A/en
Priority to GB9111249A priority patent/GB2245424B/en
Priority to FR9106802A priority patent/FR2662854B1/fr
Publication of JPH0439968A publication Critical patent/JPH0439968A/ja
Priority to US08/017,494 priority patent/US5362678A/en
Application granted granted Critical
Publication of JP2551203B2 publication Critical patent/JP2551203B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電界効果トランジスタを具えた半導体装置
に関するものであり、特にバイアホールを具えた半導体
装置の改良に関するものである。
〔従来の技術〕
第３図は従来の半導体装置の例を示す主要部の断面図
である。同図において、半絶縁性の半導体基板７の上面
には第１の導電形（例えばｐ形）のバッファ層６、反対
導電形（ｎ形）の動作層５が積層して形成されており、
また、半導体基板７の裏面にはPHS層（Plated Heat Sin
k）として作用する導電層８が形成されている。導電層
８は一般に接地されている。動作層５の上にはソース電
極１、ゲート電極２、ドレイン電極３からなる電界効果
トランジスタ（FET）20が形成されている。
半導体基板７、バッファ層６、動作層５を貫通してバ
イアホール21が形成されており、該バイアホール21内に
は導電層８に電気的に接触するバイアホール配線９が形
成されている。そして、上記FET20のソース電極１は上
記バイアホール配線９を経て導電層８に接続され、接地
されている。また、ドレイン電極３は配線金属層４を経
て回路の所定部分に接続されている。
〔発明が解決しようとする課題〕
従来の半導体装置は上記のように構成されているの
で、バッファ層６とバイアホール配線９とが直接接触し
ており、このためバッファ層６とバイアホール配線９と
の間に電流が流れ易くなる。例えば、バッファ層６が前
述のようにｐ形、動作層５がｎ形であると、ドレイン電
極３とバイアホール配線９との間に上記動作層５とバッ
ファ層６とにより形成されるｎ−ｐ接合ダイオードが存
在することになり、FET20のバイアス条件によっては、
上記ｎ−ｐ接合ダイオードを経てソース電極−ドレイン
電極間に不所望なリーク電流が流れるという問題があっ
た。
この発明は、上記のような従来の半導体装置の問題点
を解消するためになされたもので、バッファ層６とバイ
アホール配線９とを絶縁して、ソース電極１とドレイン
電極３との間に実質的にリーク電流が流れない半導体装
置を得ることを目的とする。
〔課題を解決するための手段〕
この発明の半導体装置は、半導体基板と、該半導体基
板の表面上に形成された所定の導電形式をもったバッフ
ァ層と、該バッファ層上に形成され、該バッファ層と反
対の導電形式をもった動作層と、該動作層上に形成され
た電界効果トランジスタと、上記半導体基板の裏面に形
成された導電層と、上記半導体基板、バッファ層および
動作層を貫通して形成されたバイアホールと、上記電界
効果トランジスタのソース電極、ドレイン電極のうちの
一方の電極と上記導電層とを電気的に接続するように上
記バイアホール中に形成されたバイアホール配線とを具
備している。そして、上記半導体基板、バッファ層、動
作層のうちの少なくともバッファ層と動作層の上記バイ
アホールの壁面に露出する部分をプロトン、酸素等のイ
オン注入により半絶縁化して上記部分にアイソレーショ
ン部が形成されている。
〔作用〕
この発明の半導体装置は、バッファ層とバイアホール
配線との間が絶縁されて、該バッファ層とバイアホール
配線との間に電流が流れるのが阻止され、従って、FET
のドレイン電極とソース電極との間に動作層とバッファ
層とにより形成されるｎ−ｐ接合を経てリーク電流が流
れるのが防止される。
〔実 施 例〕
第１図はこの発明による半導体装置の第１の実施例の
主要部の断面図である。同図において、例えばGaAsから
なる半絶縁性の半導体基板７の上面には第１の導電形
（例えばｐ形）のバッファ層６、反対導電形（ｎ形）の
動作層５が積層して形成されており、また、半導体基板
７の裏面にはPHS層として作用する例えば金からなる導
電層８が例えばメッキにより形成されている。導電層８
は一般に接地されている。半導体基板７としては厚みが
例えば30μｍ乃至150μｍ程度のものが使用され、バッ
ファ層６は例えば１μｍ程度に形成され、動作層５は例
えば数千オングストロームに形成される。動作層５の上
にはソース電極１、ゲート電極２、ドレイン電極３から
なる電界効果トランジスタ（FET）20が形成されてい
る。
半導体基板７、バッファ層６、動作層５を貫通してバ
イアホール21が形成されている。バイアホール21内には
導電層８に電気的に接触する例えば金からなるバイアホ
ール配線９が例えばメッキにより形成されており、上記
FET20のソース電極１は上記バイアホール配線９を経て
導電層８に接続され、接地されている。また、ドレイン
電極３は例えば金からなる配線金属層４を経て回路の所
定部分に接続されている。この発明の半導体装置では、
動作層５、バッファ層６および半導体基板７の上方部
で、バイアホール21の周辺部にプロトン、酸素等のイオ
ンを注入することによりこの部分を半絶縁化して厚さが
約２μｍ乃至50μｍ程度のアイソレーション部10が形成
されている。
アイソレーション部10を形成するには、バイアホール
21を形成した後、その内壁面にイオンを注入して形成す
る方法も採用できるが、むしろバイアホール21が形成さ
れるべき動作層５、バッファ層６、基板７の部分に予め
プロトン、酸素等のイオンを注入して半絶縁化してお
き、しかる後、該半絶縁化された部分に２μｍ乃至50μ
ｍ程度のアイソレーション部10が残るようにバイアホー
ル21を形成するという方法を採るのがよい。この方法に
よれば、バイアホール21を形成した後、その内壁面の後
からプロトン、酸素等のイオンを注入して上記アイソレ
ーション部10を形成する方法に比して遥かに簡単に且つ
正確にアイソレーション部10を形成することができると
いう利点がある。
上記の構造の半導体装置によれば、アイソレーション
部10の存在により、バッファ層６とバイアホール配線９
との間が実質的に絶縁されているので、いかなるバイア
ス状態のときでも、ドレイン電極３よりｎ形動作層５−
ｐ形バッファ層−バイアホール配線９−ソース電極１に
至るパスを経てリーク電流が流れるのが防止される。
第２図はこの発明による半導体装置の第２の実施例の
主要部の断面図で、半導体基板の裏面からバイアホール
を形成したものである。すなわち、例えばGaAs半導体基
板７の上面には第１の導電形（例えばｐ形）のバッファ
層６、第２の導電形（ｎ形）の動作層５が積層して形成
され、該動作層５上にソース電極１、ゲート電極２、ド
レイン電極３からなるFET20が形成されている。ソース
電極１の上面には例えば金からなるソース配線金属層41
が形成され、ドレイン電極３の上面には例えば金からな
るドレイン配線金属層42が形成されている。また、半導
体基板７の裏面から、該半導体基板７、バッファ層６、
動作層５を貫通してバイアホール22が形成され、該バイ
アホール22内には例えば金からなるバイアホール配線19
が形成され、該バイアホール配線19はソース電極１に接
続されている。半導体基板７の裏面には上記バイアホー
ル配線19と例えば一体的に導電層18が形成されている。
導電層18は一般に接地されている。さらに、第１図の実
施例と同様に上記半導体基板７の上方部、バッファ層
６、動作層５の上記バイアホール22の内壁面の周辺部に
は、プロトン酸素等のイオン注入により、半絶縁性のア
イソレーション部10が形成されている。
この第２の実施例においても、アイソレーション部10
の存在によりバッファ層６とバイアホール配線19との間
が実質的に絶縁されるので、ドレイン電極３とソース電
極１との間に動作層５−バッファ層６−バイアホール配
線19を経由してリーク電流が流れるのが阻止される。
〔発明の効果〕
以上のように、この発明によれば、バイアホールの内
壁面の周辺部にアイソレーション部10が形成されている
ので、バッファ層６とバイアホール配線９または19との
間が実質的に絶縁される。従って、バッファ層６がｐ
形、動作層５がｎ形で、ドレイン電極３とバイアホール
配線９または19との間に上記動作層５とバッファ層６と
の接合によるｎ−ｐ接合のダイオードが形成されていて
も、上記ドレイン電極３とソース電極１との間にリーク
電流が流れるのが阻止される。なお、上記の各実施例
で、ソース電極の代りにドレイン電極がバイアホール配
線９を経て半導体基板７の裏面の導電層８または18に接
続されていてもよい。
【図面の簡単な説明】
第１図はこの発明の半導体装置の第１の実施例の主要部
の断面図、第２図はこの発明の半導体装置の第２の実施
例の主要部の断面図、第３図は従来の半導体装置の一例
を示す主要部の断面図である。 １……ソース電極、２……ゲート電極、３……ドレイン
電極、５……動作層、６……バッファ層、７……半導体
基板、８、18……導電層、９、19……バイアホール配
線、10……アイソレーション部、20……電界効果トラン
ジスタ、21、22……バイアホール。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−206170（ＪＰ，Ａ) 特開 昭62−243370（ＪＰ，Ａ) 特開 平１−293615（ＪＰ，Ａ) 特開 昭53−76676（ＪＰ，Ａ) 特開 昭57−177537（ＪＰ，Ａ) 特開 平２−43742（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板と、該半導体基板の表面上に形
    成された所定の導電形式をもったバッファ層と、該バッ
    ファ層上に形成され、該バッファ層と反対の導電形式を
    もった動作層と、該動作層上に形成された電界効果トラ
    ンジスタと、上記半導体基板の裏面に形成された導電層
    と、上記半導体基板、バッファ層および動作層を貫通し
    て形成されたバイアホールと、上記電界効果トランジス
    タのソース電極、ドレイン電極のうちの一方の電極と上
    記導電層とを電気的に接続するように上記バイアホール
    中に形成されたバイアホール配線とを具備し、上記半導
    体基板、バッファ層、動作層のうちの少なくともバッフ
    ァ層と動作層の上記バイアホールの壁面に露出する部分
    をイオン注入により半絶縁化して上記部分にアイソレー
    ション部を形成したことを特徴とする半導体装置。
JP2148181A 1990-06-05 1990-06-05 半導体装置 Expired - Lifetime JP2551203B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2148181A JP2551203B2 (ja) 1990-06-05 1990-06-05 半導体装置
US07/700,436 US5225707A (en) 1990-06-05 1991-05-15 Insulated via hole structure for semiconductor devices
GB9111249A GB2245424B (en) 1990-06-05 1991-05-24 A semiconductor device and methods for manufacturing semiconductor devices
FR9106802A FR2662854B1 (fr) 1990-06-05 1991-06-05 Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication.
US08/017,494 US5362678A (en) 1990-06-05 1993-02-12 Method of manufacturing insulated via hole structure for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2148181A JP2551203B2 (ja) 1990-06-05 1990-06-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH0439968A JPH0439968A (ja) 1992-02-10
JP2551203B2 true JP2551203B2 (ja) 1996-11-06

Family

ID=15447061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2148181A Expired - Lifetime JP2551203B2 (ja) 1990-06-05 1990-06-05 半導体装置

Country Status (4)

Country Link
US (2) US5225707A (ja)
JP (1) JP2551203B2 (ja)
FR (1) FR2662854B1 (ja)
GB (1) GB2245424B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007296A (ja) * 2012-06-25 2014-01-16 Advanced Power Device Research Association 半導体装置及び半導体装置の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920854B2 (ja) * 1991-08-01 1999-07-19 富士通株式会社 ビィアホール構造及びその形成方法
JP2549795B2 (ja) * 1992-03-17 1996-10-30 株式会社東芝 化合物半導体集積回路及びその製造方法
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
JP2730541B2 (ja) * 1996-02-29 1998-03-25 日本電気株式会社 化合物半導体装置
JP3193867B2 (ja) * 1996-03-26 2001-07-30 シャープ株式会社 半導体ウェハ上への電極形成方法
JPH09260405A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置とその製造方法
GB2317500B (en) * 1996-03-27 1998-08-05 Mitsubishi Electric Corp Semiconductor device manufacture
US5914517A (en) * 1996-07-16 1999-06-22 Nippon Steel Corporation Trench-isolation type semiconductor device
US6046109A (en) * 1997-12-29 2000-04-04 Industrial Technology Research Institute Creation of local semi-insulating regions on semiconductor substrates
US6576113B1 (en) * 1999-10-29 2003-06-10 California Institute Of Technology Method of electroplating of high aspect ratio metal structures into semiconductors
WO2001035465A1 (en) * 1999-11-11 2001-05-17 Koninklijke Philips Electronics N.V. Semiconductor device having a field effect transistor and a method of manufacturing such a device
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US7078743B2 (en) * 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
US7800097B2 (en) * 2004-12-13 2010-09-21 Panasonic Corporation Semiconductor device including independent active layers and method for fabricating the same
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2007184553A (ja) * 2005-12-06 2007-07-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8035223B2 (en) 2007-08-28 2011-10-11 Research Triangle Institute Structure and process for electrical interconnect and thermal management
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP5548426B2 (ja) * 2009-10-29 2014-07-16 株式会社日立製作所 インクジェット塗布装置及び方法
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
KR101729653B1 (ko) * 2013-12-30 2017-04-25 한국전자통신연구원 질화물 반도체 소자

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969745A (en) * 1974-09-18 1976-07-13 Texas Instruments Incorporated Interconnection in multi element planar structures
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
JPS5935187B2 (ja) * 1976-12-17 1984-08-27 日本電気株式会社 電力用高耐圧電界効果トランジスタ
NL8005673A (nl) * 1980-10-15 1982-05-03 Philips Nv Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.
JPS57177537A (en) * 1981-04-24 1982-11-01 Matsushita Electric Ind Co Ltd Isolation of semiconductor element
JPS58206170A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 化合物半導体装置
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
JPS60126861A (ja) * 1983-12-13 1985-07-06 Fujitsu Ltd 半導体記憶装置
KR900001394B1 (en) * 1985-04-05 1990-03-09 Fujitsu Ltd Super high frequency intergrated circuit device
JPS6252969A (ja) * 1985-08-30 1987-03-07 Nippon Texas Instr Kk 絶縁ゲ−ト型電界効果半導体装置
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
JPS62243370A (ja) * 1986-04-15 1987-10-23 Nec Corp 高周波電界効果トランジスタ
US4796070A (en) * 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
JP2681887B2 (ja) * 1987-03-06 1997-11-26 シ−メンス、アクチエンゲゼルシヤフト ３次元１トランジスタメモリセル構造とその製法
JPS6437835A (en) * 1987-08-04 1989-02-08 Nec Corp Formation of layer of semiconductor device through ion implantation
JP2519474B2 (ja) * 1987-09-19 1996-07-31 松下電子工業株式会社 溝形キャパシタの製造方法
JPH01293615A (ja) * 1988-05-23 1989-11-27 Nec Corp 半導体装置の製造方法
JPH0243742A (ja) * 1988-08-04 1990-02-14 Fujitsu Ltd 化合物半導体装置の製造方法
JP2517375B2 (ja) * 1988-12-19 1996-07-24 三菱電機株式会社 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法
US5105253A (en) * 1988-12-28 1992-04-14 Synergy Semiconductor Corporation Structure for a substrate tap in a bipolar structure
JPH02271535A (ja) * 1988-12-28 1990-11-06 Synergy Semiconductor Corp バイポーラ構造における基板タップ及びこの製造方法
US5017999A (en) * 1989-06-30 1991-05-21 Honeywell Inc. Method for forming variable width isolation structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007296A (ja) * 2012-06-25 2014-01-16 Advanced Power Device Research Association 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
GB2245424B (en) 1994-11-23
GB2245424A (en) 1992-01-02
US5225707A (en) 1993-07-06
FR2662854B1 (fr) 1997-10-17
JPH0439968A (ja) 1992-02-10
GB9111249D0 (en) 1991-07-17
FR2662854A1 (fr) 1991-12-06
US5362678A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
JP2551203B2 (ja) 半導体装置
KR920005513B1 (ko) 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법
US6372557B1 (en) Method of manufacturing a lateral fet having source contact to substrate with low resistance
US6787850B1 (en) Dynamic threshold voltage MOS transistor fitted with a current limiter
US5917209A (en) Semiconductor device including via hole and isolating circumferential member
JPH01128568A (ja) 半導体装置
US4771324A (en) Heterojunction field effect device having an implanted region within a device channel
JPS5879773A (ja) 電界効果トランジスタ
JPS62500343A (ja) 低漏洩接合型電界効果トランジスタ
JPH0563202A (ja) 半導体装置
JPS6110268A (ja) 相補型ｍｏｓ半導体装置の製造方法
JP2808882B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH0329326A (ja) 接合型電界効果型トランジスタ
JPH01238172A (ja) Ｍｏｓ型半導体素子の製造方法
JPH03153057A (ja) 半導体装置
JPS58143587A (ja) 半導体装置
KR20010068223A (ko) 반도체소자
JPH0529357A (ja) 電界効果トランジスタ
JPS59181669A (ja) Ｍｏｓ型半導体装置
JPH09181335A (ja) 半導体装置
JPS60116172A (ja) 半導体装置
JPH065751B2 (ja) 絶縁ゲート電界効果トランジスタ
JPS63160280A (ja) 砒化ガリウム半導体デバイス
JPS58201361A (ja) 半導体装置
JPS628571A (ja) 半導体装置