JPS62500343A - 低漏洩接合型電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 低漏洩接合型電界効果トランジスタ 技術分野 本発明はトランジスタに関する。特に、本発明は集積回路（ＩＣ）チップ中に形 成された接合型電界効果トランジスタ（通常ＪＦＥＴとして知られている）に関 する。

背業技術 接合Ｉ！！ｔ＠界効果トランジスタは長年にわたって使用されてきたが、入力イ ンピーダンスが高いために久方信号供給デバイスから流れる電流は非常に小さく 、また雑音が比較的小さいので、一般に有利であると考えられている。従ってＪ ＰＥＴは高性能増幅器の入力段としてしはしば使用される。このような装置にお いて、ＪＦＥＴは一般に、たとえば従来のバイポーラ型デバイスとともにＩＣチ ップ上に集積されている増場合幅器を形成する。

従来のＪＦＥＴデバイスは、典型的には基板中に埋設するように拡散されたコレ クタ」二にエピタキシャル層を成長されてつくられる。ＪＰＥＴデバイスは、エ ビタキャル層と反対の導電型の２つのソース／ドレイン領域を有し、ソースとド レインは同一の導電型（エピタキシャル層の導電型とは反対）のチャネル領域で 結合している。

（「ソース／ドレイン」という用語は、関連する回路の特性に依ってソース又は ドレインのいずれがとして作用する交換可能な領域を意味する。）チャネルを流 れる電流は、チャネルに隣接するゲート領域の電位により制御される。通常のＪ 　ＦＥＴにおいては、トップゲートとバックゲートぬねすなわちチャネルのすぐ 上とすぐ下の２つの領域がある。

ＪＦＥＴのソース／ドレイン領域は、通常標章拡散技術により形成される。しか しながらチャネルは通常ＩＣチップの表面下にわずかに離れ゛て存在する領域に イオン注入することにより形成するのが有利である。チャネル注入層のすぐ−Ｌ には、反対の導電型、すなわちエピタキシャルと同じ導電型の更に浅い注入層が ある。この後者の注入層は遮へい層と呼ばれ、デバイス外部の電荷に対して静電 像を提供する。その外部電荷は、遮へい層がなければチャネル内に静電像を形成 し、チャネル内を流れる７１１流に影響を及ぼす。このような外面電荷は、たと えば静電気から、酸化物層内のナトリウムから、あるいはチップの表面に化学吸 着された極性分子の単分子層から生ずる。遮へい層はデバイスに安定性を与える と共に、ソース／ドレイン領域間のＪＦＥＴチャネルのトップゲートを構成する 。

ＪＦＥＴデバイスのトップゲートは制御された電位に電気的に結合していなけれ ばならない。さもなければデバイスは電気的に不安定となる。このような結合が なければ、デバイスはあたかも安定化層が存在しないように挙動する。しかしな がら、チップの」二がら普通のようにトップゲートに結合すると、すなわちトッ プゲートの上部表面に直接結合すると、遮へい及びチャネル領域が非常に浅いた めにイオン注入を使用したために生ずる問題が生ずる。たとえば、トップゲート への直接結合に通常使用されているアルミウムのような接触冶金術を使用すれば 、金属は浅いトップゲート層を貫通してチャネルに達し、ゲートチャネル短絡を ひきおこすおそれがある。

このような問題を回避するために、従来トップゲ−１・はバックゲートと結合す ることにより、あるいは人力信号をバックゲートに送ることによりトップゲート の電位を直接制御していた。このトップゲート−バックゲート結合は、典型的に は半導体本体の上部からチャネル領域のわずかな面積を通過してエピタキシャル 層へ延びる拡散によりつくられる。このような先行技術のデバイスにおいては、 前述のようなゲートからトツブゲ−１・への電気的接触はなく、２つのゲートは 常に互に結合している。

前述のようにトップ及びバックゲートが互いに結合している場合には、デバイス の漏れ電流にはトップゲート及びバックゲートの双方からの影響も含まれている 。このような場合全漏れ電流は、特にバックゲートの実効面積の見地から比較的 大きい。このような比較的大きな漏れ電流のために、前述の先行技術のＪＦＥＴ の性能は高く評価されなかった。

発明の開示 本発明によれば、トップゲートがボトムゲートと電気的に絶縁されているＪＦＥ Ｔデバイスが提供される。このデバイスにおいては信号結合は一方又は双方のゲ ートに別々に形成されているので、デバイスはニゲートＪＦＥＴと呼ぶことがで きる。トップゲートだけを像幅の信号を受けるのに用いれば、トップ及びボトム ゲートが結合している先行技術の単一ゲート結合デバイスより漏れ電流は少ない 。たとえば、本発明によれば、漏れ電流は０．０１ピコアンペア程度と少ない、 。これに対し、トップゲートがバックゲートと結合しているデバイスにおける猛 れ電流は、バックゲートと基板及び絶縁領域との接合面積が大きいために、１ピ コアンペア以上である。

トップゲートのみを用いるために得られる別の利点は、各ＪＦＥＴの作用が他の ＪＦＥＴのそれとは独立しているので、エピタキシャル層内の単一の絶縁ポケッ ト内に多くのそのようなＪＦＥＴを位置させることが可能となることである。こ のことは、前迎の先行技術の単一ゲート結合デバイスでは不可能である。という のは、すべてのバックゲートがそれぞれのトップゲートと結合しており、同一の ポケット内に位置すればバックゲートは互いに独立して作用できないからである 。

本発明の更に別の特徴は、−のＪＦＥＴで２つの別々の人力信号を取扱うことが でき、一方の信号はトップゲートに、もう一方の信号はバックゲートに適用する ことができるということである。このようなデバイスは、たとえばミキサー回路 等に有用である。

本発明の好ましい実施例においては、以下で詳述するように、包囲形のソース／ ドレイン領域を用いることによりトップ及びバックゲートの電気的絶縁が得られ る。

すなわち、一方のソース／ドレイン領・域が十分に他方のソース／ドレイン領域 を囲む（側面で）。デバイスの構造はまた、トップゲートから下部にＪＦＥＴ本 体、すなわちチャネル領域への導通サラニハチャネル領域を通過してボトムゲー トへの導通を回避するように形成されている。

本明細書に開示の実施例の１つの特徴によれば、トップゲートへの結合は、形成 中の金属層がトップゲート接触領域を貫通するのを防ぐ拡散バリヤーを含む手段 により行うのが有利である。開示の実施例の更に別の特徴によれば、トップゲ− １・の上部表面に非貫通接触層を設けるので、接触層の物質は少しもトップゲー ト領域に侵入しない。

本発明のその他の目的、特徴及び利点は、以下の好ましい実施例の記載及び添付 図面から明らかとなろう。

図面の簡単な説明 第１図は本発明によるＪＦＥＴの平面図であり、第２図は第１図の線２−２によ る断面図である。

発明を実施するための最良の形態 第１図及び第２図には、Ｎ＋の埋設形コレクタ（１２）を拡散により形成した従 来のＰ型基板（１０）と、その上に成長させたわずかにドーピングされているＮ 型エピタキシャル層（１４）が図示されている。エピタキシャル層（１４）は、 通常のように絶縁ポケットを提供するように形成されており、ＪＦＥＴ領域のま わりには深いＰ＋絶縁拡散層（１６）がある。（記載された実施例はＮ型エピタ キシャル層を使用しているが、本発明は反対の４７１ｉ型の材料あるいはわずか にドーピングされた拡散壁中で加工されたデバイスにも等しく適用しうる。）好 ましい実施例によるＪＦＥＴのＰ＋ソース／ドレイン領域（１８）、（２０）は 、通常の方法でエピタキシャル層（１４）内に硼素を拡散させることにより有利 に形成される。ソース／ドレイン領域は包囲形であり、一方の領域（１８）は他 方の領域（２０）に囲まれている。

好ましくは硼素を含む比較的浅いＰチャネル（２２）は、２つのソース／ドレイ ン領域間の領域に、たとえば約０．５μｍの深さにイオン注入することにより形 成される。好ましくは砒素を含む更に浅いＮ型遮へい層（２４）は、チャネル（ ２２）のすぐ」二に約０，１μｍの深さにイオン注入により形成される。

この遮へい層（２４）がチャネル（２２）の全体をおおい、チャネルのドッグゲ ートとじて作用する。エピタキシャル層（，１４）がチャネルのバックゲートと して作用する。包囲形のソース／ドレイン領域（１８）、（２０）がトツブゲ− １・（遮へいｊω（２４））とバックゲート（エピタキシャル層（１４）　）を 電気的に分離している。バックゲートへの電気的接続は、公知の方法に従ってＮ ＋拡散（２６）により成される。

トップゲート（２４）は、別の工程で更に砒素を注入した内部接触セグメント（ ２８）を含む。好ましくは、セグメントの上の接触層とホーム接点を生ずるよう に、セグメント中の砒素が約１０１９／　ｃ　ｍ３以上となる表面濃度を確保す るのに十分なるように、イオン注入を行う。

まわりのトップゲート領域、すなわちセグメント（２８）まわりのピーク濃度は 約１０１８／　ｃ　ｍ３である。セグメント（２８）に砒素を追加注入したもの は比較的低温で熱処理する（シリコン中における拡散と比較したら低い）。

トップゲート接触セグメント（２８）への接続には特別な手段を用いる。特に、 接触セグメントのすぐ上には白金−珪化物の層（３０）があり、これは導電性で あるが実質的に接触セグメント内に侵入しないことを特徴とする。この非侵入層 は、ウニ’＼全体の上に酸化物居を成長又は付着させ、通常の写真平成技術によ り接触セグメント領域（２８）を開け、ウェーッ１の上に白金をスパッタリング し、次いでつｚ／＼を約６００℃の炉の中に置くことにより形成しうる。

この温度においては、白金は露出した接触セグメント領域（２８）内のシリコン と反応し、白金−珪化物の金属化合物層（３０）を形成する。次いでウェーハを 王水のようなエツチング浴中に浸請し、未反応白金を工、ソチングする。またこ の浸漬により、酸化物波膜から白金を取り去る。その際反応は生じない。

トンプゲート接触構造物は更にバリヤ一層（３２）を有する。好ましい実施例に おいては、バリヤ一層はチタン／タングステンの合金で、たとえば約１０％のチ タンと９０％のタングステンを含む。このような合金層をはしめにウェーハ全体 に付着させ、次いでアルミニウム金属化物の層（３４）を合金層の上に付着させ る。その後、電気的接触が必要な場合以外には、すべの領域からチタン／タング ステン及びアルミニウムを従来のエツチング技術により除去する。

チタン／タングステンバリヤ一層は、アルミニウム金属化物が白金−珪化物層（ ３０）に侵入するのを防ぐように作用し、特に接触セグメント（２８）への侵入 を防げる。

本明細書に開示された実施例においては、その他の電気的接続においても、たと えばソース／ドレイン領域（１８）、（２０）及びバックゲート（１４）への接 続においても一般的に（３６）で示されるように、前述のデバイスと同様な多層 接触デバイスを用いる。従って、すべての接触構造物の製造工程は同じであるの で、同時に形成することができる。所望であれば、バックゲート（１４）の接触 はソース／ドレイン領域（］８）又は（２９）のいずれか、あるいはグランドそ の他の制御゛改位源と接続してよい。デバイス入力信号は、信号源（図示せず） からの導線（４０）によりトンプゲート接触金属化物（３４）に接続されている 。

本明細書に記載されているようにして製造されたＪＦＥＴは、トップゲートの漏 れ電流が非常に低く、動作中非常にノイズが少ない。更に、幾つかのこのような トランジスタを、独立のトップ又は制御ゲートを有する単一のアイソレーション ポケットに設置することができる。

本発明の好ましい具体例について前述のように詳細に記載したが、これは本発明 を限定するものではなく、むしろ本発明の詳細な説明するためであることは理解 されよう。当業者は、特定の用途の要求にあうように本発明を修正変更すること ができるであろう。たとえば、場合によっては使用される金属化物は、金、銀又 は銅のようなその他の導電性金属でもよい。その他のバリヤ一層も場合によって は有効であるし、同様に用途によっては浅いオーム接点用に白金−珪化物の代り にその他の材ｌ−ｔも使用しうる。更に、本明細書の請求の範囲に示される本発 明の範囲から逸脱することなく別の修正変更も可能である。

ノイ袷Ｚノ・ 国際調査報告 、ＡＮＮＥＸＴｏＴＨＥｒＮＴ三Ｒ１：ＡＴ工０ＮＡＬＩＥＥＡＲｃＨＲ三？ｔ ）ＲコアＯＮ

Claims (14)

【特許請求の範囲】
1. （１）漏れ電流の少ないＪＦＥＴにおいて、ほぼ平坦な表面を有する１つの導電 型のわずかにドーピングされた層を含む半導体本体と、 前記本体の表面に前記導電型と反対の導電型の第一のソース／ドレイン領域と、 前記第一のソース／ドレイン領域をとり囲む前記１つの導電型と反対の導電型の 第二のソース／ドレイン領域と、 前記第一及び第二のソース／ドレイン領域間において前記表面のすぐ下の浅いと ころに延在する前記反対の導電型のチャネル領域と、 前記チャネル領域の上において前記ＪＦＥＴのトップゲートとして作用する前記 １つの導電型を有する遮へい層とを有し、前記わずかにドーピングされた層が前 記ＪＦＥＴのボトムゲートとして作用し、前記ボトムゲート層が前記トップゲー トから電気的に絶縁されており、前記遮へい層のトップゲート接触手段が前記ト ップゲートに電気的信号を伝達するための端子手段と接続しうる上方部分を有し 、前記トップゲート接触手段が前記トップゲートの少なくとも一部の上に非侵入 接触層を有し、かつ 前記トップゲート接触手段が前記上方部分から前記チャネル領域を経て前記わず かにドーピングされている層まで電気的に接続するのを防止するように作用する ことを特徴とする漏れ電流の少ないＪＦＥＴ。
2. （２）請求の範囲第１項に記載のデバイスにおいて、前記わずかにドーピングさ れている層と接続しているバックゲート接触手段を有することを特徴とするデバ イス。
3. （３）請求の範囲第２項記載のデバイスにおいて、前記トップゲート接触手段が 前記その上方部分として金属層を含むデバイス。
4. （４）請求の範囲第１項に記載のデバイスにおいて、前記チャネル領域及び遮へ い層がイオン注入されていることを特徴とするデバイス。
5. （５）請求の範囲第１項に記載のデバイスにおいて、前記非侵入接触層が珪化物 化合物を含むことを特徴とするデバイス。
6. （６）請求の範囲第５項に記載のデバイスにおいて、前記接触層が白金一珪化物 を含むことを特徴とするデバイス。
7. （７）請求の範囲第１項記載のデバイスにおいて、前記非侵入接触層の上に拡散 バリヤーを有することを特徴とするデバイス。
8. （８）請求の範囲第７項に記載のデバイスにおいて、前記拡散バリヤーがチタン を含むことを特徴とするデバイス。
9. （９）請求の範囲第８項に記載のデバイスにおいて、前記拡散バリヤーがタング ステンを含む合金を含むことを特徴とするデバイス。
10. （１０）請求の範囲第７項に記載のデバイスにおいて、前記拡散バリヤーの上に 金属層を有することを特徴とするデバイス。
11. （１１）請求の範囲第１０項に記載のデバイスにおいて、前記金属がアルミニウ ムからなることを特徴とするデバイス。
12. （１２）請求の範囲第１項に記載のデバイスにおいて、前記ソース／ドレイン領 域用の接触手段を更に有し、前記接触手段のすべてが非侵入接触層を有すること を特徴とするデバイス。
13. （１３）請求の範囲第１２項に記載のデバイスにおいて、前記接触手段のすべて が更に拡散バリヤーを有し、かつ同一であるので、すべての接続の接触手段を同 一加工工程により同時に形成することができることを特徴とするデバイス。
14. （１４）請求の範囲第１項に記載のデバイスにおいて、前記トップゲート接触手 段が、前記トップゲート中に前記１つの導電型の不純物を更に含む内部接触セグ メントを有することを特徴とするデバイス。